KR100221756B1

KR100221756B1 - 버스 드라이버

Info

Publication number: KR100221756B1
Application number: KR1019960035349A
Authority: KR
Inventors: 히로시 가미야
Original assignee: 가네꼬 히사시; 닛본덴기 가부시기가이샤
Priority date: 1995-08-24
Filing date: 1996-08-24
Publication date: 1999-09-15
Also published as: KR970012171A

Abstract

버스 드라이버는 그 출력 파형에서 생성되는 링잉을 감소시킨다. 버스를 통해 이동하는 출력 파형에서는, 다수의 LSI 패키지에서의 출력 파형의 반사로 인해 링잉이 발생되게 된다. 버스 드라이버에서는, 적어도 하나의 다이오드가 신호를 구동하는 트랜지스터와 전원 사이에 접속되어 있다. 이 버스 드라이버의 다이오드는, 버스 상의 소정의 임계값보다 더 높은 전위를 가지는 파형 성분을 클램프하여 버스 드라이버 출력 파형의 링잉을 감소시킨다.

Description

버스 드라이버

본 발명은 버스 드라이버에 관한 것으로, 특히 출력 파형에 생성되는 링잉을 감소시킬 수 있는 버스 드라이버에 관한 것이다.

종래에, 이러한 형태의 버스 드라이버는 다수의 전기 회로 패키지 각각에 제공되었으며, 각 패키지는 버스 드라이버를 통해 버스에 전기적으로 접속된다.

도17은 다수의 전기 회로 패키지와 버스 간의 접속을 도시하고 있다. 도17에서, 버스 B는 다수의 컨넥터 C1,… 및 C7 및 버스 터미네이팅(terminating) 저항기 R1 및 R2를 포함한다. 컨넥터 C1,… 및 C7은 LSI(Large Scale Integration) 패키지, PKG-1… 및 PKG-7등의 전기 회로 패키지에 각각 접속된다. 각각의 컨넥터 C1, … 및 C7은 스터브(stub)를 통해 PKG-1, … 및 PKG-7 각각에 접속된다. 버스 터미네이팅 저항기 R1 및 R2는 버스 B의 양 단부를 종단한다. 각각의 PKG-1, … 및 PKG-7에는 버스 드라이버가 구비된다.

도18에 도시된 바와 같이, 종래의 버스 드라이버는 MOS(Metal Oxide Semiconductor) 트랜지스터(109)를 사용하는 개방 드레인형(open-drain-type) 구조를 갖는다. 즉, MOS 트랜지스터(109)의 소스 단자 S는 접지 레벨에 접속되며, 드레인 단자 D는 출력 단자 T에 접속된다. LSI 패키지로부터 출력되는 신호가 버스 드라이버의 입력 단자 I를 통해 MOS 트랜지스터(109)의 게이트 단자 G에 인가되면, MOS 트랜지스터(109)는 신호의 상태에 따라 턴온 또는 턴오프된다. MOS 트랜지스터(109)가 턴온되면, 출력 단자 T는 접지 레벨이 된다. MOS 트랜지스터(109)가 턴오프되면, 출력 단자 T는 부동 상태가 된다.

도17 및 도18에서, 버스 드라이버(19)의 출력 단자 T는 컨넥터 C1,… 및 C7에 접속된다.

일본국 특개평 2-242313호에 이러한 형태의 버스 드라이버의 한 예가 개시되어 있다.

버스 B의 경우, 컨넥터 C1과 C2 사이의 거리는 1.4인치, 컨넥터 C2와 C3 사이의 거리는 2.0인치, 컨넥터 C3과 C4 사이의 거리는 1.8인치, 컨넥터 C4와 C5 사이의 거리는 1.8인치, 컨넥터 C5와 C6 사이의 거리는 2.0인치, 컨넥터 C6과 C7 사이의 거리는 1.0인치라고 가정한다. 또한, 각각의 LSI 패키지가 컨넥터에 접속되어 있을때 각각의 LSI 패키지의 회로 소자로부터 컨넥터까지의 스터브의 길이를 1.0인치라 가정한다. 또한, 터이네이팅 저항기 R1 및 R2의 저항은 모두 56Ω이며 저항기 R1 및 R2는 1.5V DC 전원 VT에 접속되어 있다고 가정한다. 이 경우, 컨넥터 C3에 접속된 LSI 패키지 PKG-3의 버스 드라이버의 출력 단자로부터의 출력 파형에 의해 얻어진 LSI 패키지 PKG-1, PKG-3,… 및 PKG-7의 버스 드라이버의 출력 단자의 시뮬레이션 파형이 도19에 도시되어 있다.

곡선(73)은 LSI 패키지 PKG-3의 파형, 곡선(74)은 LSI 패키지-4의 파형, 곡선(71)은 LSI 패키지 PKG-1의 파형, 곡선(75)은 LSI 패키지5의 파형, 곡선(76)은 LSI 패키지 PKG-6의 파형, 곡선(77)은 LSI 패키지 PKG-7의 파형이다. 도19에서, x축은 전압값 "볼트"를 나타내며, y축은 시간 "나노세컨드"를 나타낸다.

도19에 도시된 바와 같이, LSI 패키지 PKG-3의 버스 드라이버의 출력 파형의 상승시간, 즉 버스 드라이버 내의 MOS 트랜지스터가 온에서 오프 상태로 변할때의 각 출력 파형에 링잉이 발생된다. 특히, LSI 패키지 PKG-5의 파형인 곡선(75)은 링잉이 많으며 거의 한 범위 내에 지속되지 못한다.

그러므로, 종래의 버스 드라이버는 출력 파형에 링잉이 발생된다는 문제점을 가진다.

이것은 버스를 구성하는 각 라인의 양 단부에서의 반사에 기인할 수도 있다. 곡선(75)에서의 링잉 파형은 터미네이팅 전위인 1.5V 이하로 수직할 수도 있으며, 특히 대략 1.0V인 V1 이하일 수도 있다.

상술된 바와 같이, 종래의 버스 드라이버에서 상당히 큰 링잉이 발생되기 때문에, 좁은 펄스폭 또는 높은 반복 주파수를 가진 신호를 전송하기 어렵다. 그러므로, 고속 버스를 통한 데이타 전송에 종래의 버스 드라이버를 사용할 수 없다는 문제점이 있다.

본 발명의 목적은 출력 파형에 발생되는 링잉을 감소시킬 수 있는 버스 드라이버를 제공하는 것이다.

본 발명의 한 특징에 따르면, 입력 단자, 버스에 접속된 출력 단자, 상기 입력 단자에 인가된 신호를 구동하여 상기 신호를 상기 출력 단자에 출력하는 트랜지스터, 및 상기 트랜지스터와 전원 사이에 접속된 다이오드를 포함하는 버스 드라이버가 제공된다.

본 발명의 다른 특징에 따르면, 입력 단자, 버스에 접속된 출력 단자, 상기 입력 단자에 인가된 신호를 구동하여 상기 신호를 상기 출력 단자에 출력하는 트랜지스터, 및 상기 트랜지스터와 전원 사이에 접속된 다이오드 및 용량성 소자를 갖는 회로를 포함하는 버스 드라이버가 제공된다.

이제, 첨부된 도면을 참조하여 본 발명을 상세히 설명하고자 한다.

먼저, 도1을 참조하여 본 발명의 제1실시예가 상세히 설명될 것이다.

도1에서, 버스 드라이버(10)는 LSI 패키지로부터 출력되는 출력 신호가 인가되는 입력 단자 I, 버스 B에 접속된 출력 단자 T, MOS 트랜지스터(101) 및 다이오드(201)를 포함한다.

MOS 트랜지스터(101)의 게이트 G는 버스 드라이버(10)의 입력 단자 T에 접속되며, 소스 S는 저전위 전원에 접속되며, 드레인 D은 버스 드라이버(10)의 출력 단자 T에 접속된다. 저전위 전원은 이 실시예의 경우 접지 GND이다. 다이오드(201)의 애노드는 MOS 트랜지스터(101)의 드레인 D에 접속되며, 캐소드는 고전위 전원에 접속된다. 고전위 전원은 이 실시예의 경우에 1.5V의 버스 터미네이팅 전위를 가진다. 다이오드(201)로서 쇼트키 다이오드가 사용된다. 이 경우, 다이오드(201)의 순방향 전압 Vf는 0.4V이다. 다이오드(201)는 MOS 트랜지스터(101)의 드레인 D과 버스 트미네이팅 전위 VT 사이에 제공된다.

이하, 본 실시예의 동작을 설명하기로 한다.

도1 및 도2에서, MOS 트랜지스터(101)가 온 상태에서 오프 상태로 변하면, 버스 드라이버(10)의 출력 단자로부터 버스로 전송되는 출력 파형은 먼저 과도 상태가 된 후 1.5V의 버스 터미네이팅 전압으로 모아진다.

버스를 통해 전송되는 출력 파형에서, 링잉 즉 버스 터미네이팅 전압 이상 또는 이하로 스윙하는 진동이 다수의 LSI 패키지에서 출력 파형의 반사에 기인하여 발생된다. 다이오드(201)는 버스 상의 (VT+Vf) 이상의 전위를 가진 파형 성분을 클램프하여 버스 드라이버 출력 파형의 링잉을 감소시킨다. 특히, 버스 상의 (VT+Vf) 이상의 전위를 가진 파형 성분은 다이오드(201)를 통해 고전위 전원 단자로 방전된다.

제2도는 하나의 LSI 패키지 상의 버스 드라이버(10)가 도17의 버스에 접속되는 동안 LSI 패키지의 출력 파형의 시뮬레이션 결과를 나타낸다. 도2에서 분명한 것처럼, 이 실시예의 링잉은 도19에 도시된 종래의 버스 드라이버에서의 링잉보다 더 빨리 모아진다는 것을 알게 된다.

이하, 본 발명의 제2실시예가 설명될 것이다. 제2실시예에서, 제1실시예의 MOS 트랜지스터 대신에 NPN 트랜지스터가 사용된다. 다른 구조적 소자는 제1실시예의 소자와 동일하다.

도3에서, NPN 트랜지스터(401)의 베이스 b는 버스 드라이버(11a)의 입력 단자 I에 접속되며, 에미터 e는 저전위 전원에 접속되며, 콜렉터 c는 버스 드라이버(11a)의 출력 단자 T에 접속된다. 저전위 전원은 이 실시예의 경우에 접지 GND이다. 다이오드(202)의 애노드는 NPN 트랜지스터(401)의 콜렉터 c에 접속되며, 캐소드는 고전위 전원에 접속된다.

도4는 도3에 도시된 실시예의 NPN 트랜지스터 대신에 PNP 트랜지스터를 사용하는 경우를 도시한다. NPN 트랜지스터(402)의 베이스 b는 버스 드라이버(11b)의 입력 단자 I에 접속되며, 콜렉터 c는 저전위 전원에 접속되며, 에미터 e는 버스 드라이버(11b)의 출력 단자 T에 접속된다. 다이오드(203)의 애노드는 PNP 트랜지스터(402)의 에미터 e에 접속되며, 캐소드는 고전위 전원에 접속된다.

이하, 본 발명의 제3실시예가 설명될 것이다. 제3실시예에서는, 다수의 다이오드가 직렬로 접속된다. 다른 구조적 소자는 제1실시예의 소자와 동일하다.

도5의 제3실시예에서, 버스 드라이버(12)는 직렬로 접속된 다수의 다이오드(211,…, 및 212)를 포함한다. 다이오드 그룹(21)은 버스 드라이버의 MOS(102)의 드레인 D과 버스 터미네이팅 전위 사이에 제공된다. 다이오드(211)의 애노드는 MOS 트랜지스터(102)의 드레인 D에 접속되며, 다이오드(212)의 캐소드는 고전위 전원에 접속된다. 이 실시예의 경우, 다이오드(211, …, 및 212)의 수는 N(N은 2 이상의 정수)이며 다이오드의 순방향 전위가 모두 Vf라 가정한다.

이하, 본 실시예의 동작이 설명될 것이다.

도5에서, 다이오드 그룹(21)은 버스 상의 (VT+N Vf) 이상의 전위를 가진 파형 성분을 클램프하여 버스 드라이버(12)의 출력 파형으로부터 링잉을 감소시킨다. 특히, 버스 상의 (VT+N Vf) 이상의 전위를 가진 파형 성분은 다이오드 그룹(21)을 통해 고전위 전원으로 방전된다. 본 실시예는 다이오드 그룹(21)을 구성하는 다이오드의 수를 조절함으로써 링잉 감소 전위 레벨(VT+N Vf)을 보다 용이하게 조정할 수 있다.

본 실시예는 MOS 트랜지스터 대신에 NPN 트랜지스터를 사용할 수 있다. 이 경우, NPN 트랜지스터의 베이스는 입력 단자 I에 접속되며, 에미터는 저전위 전원에 접속되며, 콜렉터는 다이오드(211)의 애노드에 접속된다. 또한, MOS 트랜지스터 대신에 되P 트랜지스터를 사용할 수 있다. 이 경우, PNP 트랜지스터의 베이스는 입력 단자 I에 접속되며, 콜렉터는 저전위 전원에 접속되며, 에미터는 다이오드(211)의 애노드에 접속된다.

이하, 본 발명의 제4실시예가 설명될 것이다. 제4실시예에서는, 다수의 다이오드가 병렬로 접속된다. 다른 구조적 소자는 제1실시예의 소자와 동일하다.

도6의 제4실시예에서, 버스 드라이버(13)는 병렬로 접속된 다수의 다이오드(221,…, 및 222)를 포함한다. 다이오드 그룹(22)은 버스 드라이버의 MOS 트랜지스터(103)의 드레인 D과 버스 터미네이팅 전위 사이에 제공된다. 각각의 다이오드(221,…, 및 222)의 각각의 애노드는 MOS 트랜지스터(103)의 드레인 D에 접속되며, 다이오드(221,…, 및 222)의 캐소드는 고전위 전원에 접속된다. 다이오드 그룹(22)의 순방향 전압, 즉 클램프 전압은 Vfp라 가정한다.

이하, 본 실시예의 동작이 설명될 것이다.

도6에서, 다이오드 그룹(22)은 버스 상의 (VT+Vfp) 이상의 전위를 가진 파형 성분을 클램프하여 버스 드라이버(13)의 출력 파형의 링잉을 감소시킨다. 특히, 버스 상의 (VT+Vfp) 이상의 전위를 가진 파형 성분은 다이오드 그룹(22)을 통해 고전위 전원으로 방전된다.

본 실시예에서, 다이오드 그룹(22)은 버스 드라이버의 MOS 트랜지스터의 드레인 D과 버스 터미네이팅 전위 사이에 제공된다. 그러므로, 다음의 두가지 이점을 얻을 수 있다.

먼저, 링잉을 감소시키기 위해 전위 레벨을 조정하기 위해서는, 다이오드 그룹(22)을 구성하는 다이오드의 수가 충분히 많아지면, 버스 터미네이팅 전위값 VT만을 고려할 필요가 있다는 점이다. 즉, 다이오드 그룹(22)을 구성하는 다수의 다이오드의 각각의 클램프 전위를 고려할 필요가 있다.

두번째로, 다이오드 그룹(22)의 전류 루트 영역은 다이오드 그룹을 구성하는 다이오드의 수에 비례하여 증가되기 때문에, 링잉에 기인한 노이즈는 즉시 제거되며 버스 드라이버로부터 버스로 출력된 파형은 신속히 모아진다.

본 실시예에서는 MOS 트랜지스터 대신에 NPN 트랜지스터를 사용할 수 있다. 이 경우, NPN 트랜지스터의 베이스는 입력 단자 I에 접속되며, 에미터는 저전위 전원에 접속되며, 콜렉터는 다수의 다이오드 각각의 애노드에 접속된다. 또한, MOS 트랜지스터 대신에 PNP 트랜지스터를 사용할 수 있다. 이 경우, PNP 트랜지스터의 베이스는 입력 단자 I에 접속되며, 콜렉터는 저전위 전원에 접속되며, 에미터는 다수의 다이오드 각각의 애노드에 접속된다.

이하, 본 발명의 제5실시예가 설명될 것이다. 제5실시예에서는, 버스 터미네이팅 전위 이하의 전위와 트랜지스터 사이에 다이오드가 제공된다. 다른 구조적 소자는 제1실시예의 소자와 동일하다.

도7의 제5실시예에서, 버스 드라이버(14)의 다이오드(231)가 MOS 트랜지스터(104)의 드레인 D과 버스 터미네이팅 전위 이하의 전위 LVT 사이에 제공된다. 통상 전압 저항 분주 기술로 버스 터미네이팅 전위를 부분적으로 분주함으로써 전위 LSI가 구해진다.

이하, 본 실시예의 동작이 설명될 것이다.

도7에서, 다이오드 그룹(21)은 버스 상의 (LVT+Vf) 이상의 전위를 가진 파형 성분을 클램프하여 버스 드라이버(14)의 출력 파형에서 링잉을 감소시킨다. 특히, 버스 상의 (LVT+Vf) 이상의 전위를 가진 파형 성분은 다이오드(231)를 통해 버스 터미네이팅 전위 이하의 전위 LVT로 방전된다.

도8은 본 실시예의 버스 드라이버(14)가 도17의 버스에 접속되는 동안 LSI 패키지의 파형의 시뮬레이션 결과를 보여준다. 본 실시예의 버스 드라이버(14)의 출력 파형의 링잉은 도19에 도시된 종래의 버스 드라이버의 출력 파형보다 신속리 모아진다.

본 실시예는 LVT 값을 변화시킴으로써 링잉 감소 전위 레벨(LVT+Vf)를 자유롭게 세트할 수 있다.

본 실시예는 MOS 트랜지스터 대신에 NPN 트랜지스터를 사용할 수 있다. 이 경우에, NPN 트랜지스터의 베이스는 입력 단자 I에 접속되고 에미터는 저전위 전원에 접속되며 콜렉터는 다이오드의 애노드에 접속된다. 또한, MOS 트랜지스터 대신에 PNP 트랜지스터를 사용할 수 있다. 이 경우에, PNP 트랜지스터의 베이스는 입력 단자 I에 접속되고, 콜렉터는 저전위 전원에 접속되며 에미터는 다이오드의 애노드에 접속된다.

또한, 상기 제2, 제3 또는 제4 실시예의 경우에, 버스 터미네이팅 전위 보다 낮은 전위로 고전위 전원 단자의 값을 세트할 수 있다.

다음에, 본 발명의 제6실시예를 다음에 설명하겠다. 제6실시예에는 다이오드 및 캐패시터를 포함하는 회로가 포함되어 있고, 다른 구조적 소자는 제1실시예의 것과 동일하다.

도9에서 다이오드(241)와 캐패시터(301)를 직렬로 접속함으로써 구성되는 회로는 제6실시예의 버스 드라이버(15)에서의 버스 터미네이팅 전위 VT 보다 낮은 전위 LVT에서 유지되는 MOS 트랜지스터(105)의 드레인 D와 DC 전원 사이에 배치된다.

캐패시터(301)의 한 단부는 MOS 트랜지스터(105)의 드레인 D에 접소되고 캐패시터(301)의 다른 단부는 다이오드(241)의 애노드 부분에 접속된다. 다이오드(212)의 캐소드 부분은 버스 터미네이팅 전위 VT 보다 낮은 전위 LVT에 접속된다.

버스 터미네이팅 전위 VT 보다 낮은 전위 LVT의 값은 버스 터미네이팅 전위가 1.5V이기 때문에 1.5V 보다 낮은 전압값으로 세트된다. 이 경우에, 다이오드가 PN 다이오드를 사용할 때, 전위 LVT의 값은 본 실시예의 경우에 순방향 전압 Vf가 약 0.8V이기 때문에 0.2V 마진을 포함하는 1.0V로 세트된다.

그 다음, 본 실시예의 동작을 아래에 설명한다.

도9에서 MOS 트랜지스터(105)가 온 상태에서 오프 상태로 변화하는 경우에 캐패시터(301)는 출력 단자를 통해 버스 터미네이팅 전위 보다 낮은 전위 LVT로 충전된다. 캐패시터(301)를 사용하는 본 실시예에 의하면, 역시 캐패시턴스를 갖는 부분을 이용할 수 있다.

캐패시터(301)의 충전값이 다이오드(241)의 순방향 전압 Vf 및 전원 LVT의 값에 의해 결정되는 소정의 임계값을 초과하는 경우에, 다이오드9241)는 캐패시터(301)에 저장된 전하를 전원 LVT 측으로 방전한다. 그러므로, 레벨이 변화하는 경우 패캐시터(301)가 충전되고, 충전 값이 소정의 임계값을 초과하는 경우에 전하를 방전시키기 때문에, 상승 파형(rise waveform)의 난류(turbulence)가 흡수되고 링잉(ringing)도 신속히 집중된다.

도10은 본 실시예에서 버스 드라이버(15)가 도17의 버스에 접속되는 동안 LSI 패키지의 파형의 시뮬레이션 결과를 도시한 도면이다. 본 실시예의 버스 구동기(15)의 출력 파형의 링잉은 종래의 버스 드라이버의 출력 파형의 것 보다 신속히 모아진다. 그러므로, 본 실시예의 버스 드라이버(15)를 사용함으로써 좁은 펄스 폭을 갖는 파형 또는 고 반복 주파수를 갖는 신호를 전송할 수 있다.

본 실시예는 2진 신호 레벨이 변화하는 경우에 터미네이팅 전위에서 변화되는 캐패시터를 사용한다. 캐패시터의 전하 값이 소정의 임계값을 초과하는 경우에 캐패시터가 전하를 방전함으로써 링잉이 신속히 모아진다. 그러므로, 본 실시예의 버스 드라이버(15)를 사용함으로써 고속 버스가 용이하게 실현된다.

캐패시터(301) 및 다이오드(241)를 역으로 접속하여도 동일한 효과를 얻을 수 있다.

또한, 전원 LVT의 값이 본 실시예의 경우에 버스 터미네이팅 전위 보다 낮은 전위로 세트되어도 버스 터미네이팅 전위로 값을 세트할 수 있다.

또한, 본 실시예는 MOS 트랜지스터 대신에 NPN 트랜지스터를 사용할 수 있다. 이 경우에, NPN 트랜지스터의 베이스가 입력 단자 I에 접속되고, 에미터는 저전위 전원에 접속되며 콜렉터는 캐패시터(301)에 접속된다. 또한, MOS 트랜지스터 대신에 PNP 트랜지스터를 사용할 수 있다. 이 경우에, PNP 트랜지스터의 베이스는 입력 단자 I에 접속되고, 콜렉터는 저전위 전원에 접속되며, 에미터는 캐패시터(301)에 접속된다.

이제, 본 발명의 제7실시예를 도면을 참조하여 상세히 설명하겠다. 제7실시예의 특징은 캐패시터가 제6실시예에서의 버스 드라이버의 전원 LVT와 다이오드 사이에 배치되는 것이다. 다른 구성은 제5실시예의 것과 동일하다.

제11도를 참조하며, 제6 실시예의 버스 드라이버(16)에서는 캐패시터(311), 다이오드(251) 및 캐패시터(312)가 직렬고 접속되는 회로가 MOS 트랜지스터(106)의 드레인 D와 버스의 단자 전위 VT 보다 낮은 전위 LVT 사이에 설치된다. 캐피시터(311)의 한 단부가 MOS 트랜지스터(106)의 드레인 D에 접속되고, 다른 단부가 아이도으(251)의 애노드에 접속된다. 다이오드(251)의 캐소드는 캐패시터(312)의 한단부에 접속되고 캐패시터(312)의 다른 단부는 버스의 단자 전위 VT 보다 낮은 전위 LVT에 접속된다.

다음 본 실시예의 동작을 설명한다.

제11도에서, 트랜지스터(106)의 출력 레벨이 변화될 때 캐패시터(311)는 방전된다. 캐패시터(311)의 전하값이 소정 임계값을 초과할 때, 캐패시터(311)는 다이오드(251)에 의해 방전되고 캐패시터(312)는 충전된다. 캐패시터(312) 내에 저장된 전하는 전원 LVT 측으로 방전된다.

제12도는 본 실시예의 버스 드라이버(16)가 제17도의 버스에 접속되는 동안 LSI 패키지의 파형의 시뮬레이션 결과를 도시하고 있다. 본 실시예의 버스 드라이버(16)에 따르면, 각 파형의 상승 시간은 제10도의 경우에 비해 짧아진다. 이것은 2개의 캐패시터가 직렬로 접속되기 때문이다.

본 실시예는 2진 신호의 레벨이 변화하는 경우에 터미네이팅 전위에서 변화되는 캐패시터(311)가 제공된다. 또한, 본 실시예도 또한 다른 캐패시터(312)가 제공된다.

캐패시터(311)의 전하값이 소정 임계값을 초과하는 경우에, 캐패시터(312)는 캐패시터(311)에 저장된 전하를 전원 LVT에 방전한다. 그러므로, 링잉은 신속히 모아지고 각 파형의 상승 시간은 짧아져서 고속 버스가 실현된다.

본 실시예가 캐패시터(311 및 312)를 사용하였지만, 캐패시턴스를 갖는 부분을 사용할 수 있다.

또한, 캐패시터(312)가 삽입되기 때문에, 전원 LVT의 전압 값의 소정의 자유도를 제공할 수 있다. 예를 들어, 전원 단자 V를 접지 전위에 접속할 수 있다.

또한, 본 실시예는 MOS 트랜지스터 대신에 NPN 트랜지스터를 사용할 수 있다. 이 경우에, NPN 트랜지스터의 베이스는 입력 단자 I에 접속되고, 에미터는 저전위 전원에 접속되며 콜렉터는 캐패시터(311)에 접속된다. 또한, MOS 트랜지스터 대신에 PNP 트랜지스터를 사용할 수 있다. 이 경우에, PNP 트랜지스터의 베이스는 입력 단자 I에 접속되고, 콜렉터가 저전위 전원에 접속되며 에미터는 캐패시터(311)에 접속된다.

다음에, 본 발명의 제8 실시예를 다음에 설명하겠다. 제8실시예에서, 다수의 다이오드를 포함하는 다이오드 그룹은 제7 실시예의 버스 드라이버를 포함하고 있다. 다른 구성의 소자는 제7 실시예의 것과 동일하다.

제13도에서 캐패시터(321), 다이오드 그룹(26) 및 캐패시터(322)를 직렬로 접속함으로써 구성된 회로가 MOS 트랜지스터(107)의 드레인 D와 버스 터미네이팅 전위 VT 보다 낮은 전위 LVT 사이에 배치된다. 다이오드 그룹(26)은 다수의 다이오드(261, …, 및 262)를 포함하고 있다. 캐패시터(321)의 한 단부는 MOS 트랜지스터(107)의 드레인 D에 접속되고 캐패시터(321)의 다른 단부는 다이오드 그룹을 구성하는 다이오드(261)의 애노드 부분에 접속된다. 다이오드 그룹을 구성하는 다이오드(262)의 캐소드 부분은 캐패시터(322)의 한 단부에 접속되고 캐패시터(322)의 다른 단부는 버스 터미네이팅 전위 VT 보다 낮은 전위 LVT에 접속된다.

제14도는 본 실시예의 버스 드라이버(17)가 제17도의 버스에 접속되어 있는 동안 LSI 패키기의 파형의 시뮬레이션 결과를 도시하고 있다. 본 실시예의 버스 드라이버(17)에 따르면, 각 파형의 링잉은 제19도의 경우에 비해 신속히 모아진다.

본 실시예의 다수의 다이오드(261, …, 및 262)를 포함하는 다이오드 그룹(26)이 제공되어 있다. 그러므로 캐패시터(321)내에 저장된 전하를 전원 단자 V에 방전하기 위한 임계값은 다이오드의 수를 조정함으로써 쉽게 조정될 수 있다.

본 실시예는 MOS 트랜지스터 대신에 NPN 트랜지스터를 사용할 수 있다. 이 경우에, NPN 트랜지스터의 베이스는 입력 단자 I에 접속되고, 에미터는 저전위 전원에 접속되며, 콜렉터는 캐패시터(321)에 접속된다. 또한, MOS 트랜지스터 대신에 NPN 트랜지스터를 사용할 수 있다. 이 경우에 PNP 트랜지스터의 베이스는 입력 단자 I에 접속되고, 콜렉터는 저전위 전원에 접속되며, 에미터는 캐패시터(321)에 접속된다.

다음에, 본 발명의 제9 실시예의 도면을 참조하여 상세히 설명하겠다.

제15도에서 전원 단자 V는 접지 전위에 접속된다. 본 실시예의 경우에, 전원 단자 V는 버스 터미네이팅 전위 보다 낮은 전위에 접속된다. 그러나, 캐패시터(322)가 삽입되기 때문에, 전원 V의 전압값의 소정 자유도를 제공할 수 있다.

제16도는 본 실시예의 버스 드라이버(18)가 제17도의 버스에 접속되는 동안 LSI 패키지의 파형의 시뮬레이션 결과이다. 본 실시예의 버스 드라이버(18)에 의해, 각 파형의 링잉이 제14도의 경우에 비해 신속히 모아진다.

본 실시예의 경우에, 전원 단자 V가 접지 전위에 접속된다. 그러므로, 버스 터미네이팅 전위를 부분적으로 분주시킬 필요없고 전원 단자 V의 전위를 발생시킨다.

본 실시예의 MOS 트랜지스터 대신에 NPN 트랜지스터를 사용한다. 이 경우에, NPN 트랜지스터의 베이스는 입력 단자 I에 접속하고, 에미터는 저전위 전원에 접속되며, 콜렉터는 캐패시터(331)에 접속된다. 또한, MOS 트랜지스터 대신에 PNP 트랜지스터를 사용할 수 있다. 이 경우에, PNP 트랜지스터의 베이스는 입력 단자 I에 접속되고, 콜렉터는 저전위 전원에 접속되며 에미터는 캐패시터(331)에 접속된다.

상기 실시예의 경우에, 링잉의 모아짐은 파형의 상승뿐만 아니라 파형의 하강을 가속화시킬 수 있다.

또한, 상기 실시예의 다이오드로서 쇼트키 다이오드 및 PN 다이오드 중 소정의 하나를 사용할 수 있다.

상술한 바와 같이, 본 발명의 경우에, 다이오드는 버스 드라이버의 트랜지스터의 드레인 D와 터미네이팅 전위 사이에 설치된다. 그러므로, 버스 드라이버가 접속되는 버스의 소정 전위 보다 높은 전위를 갖는 파형 성분이 클램프되고 링이이 버스 드라이버의 출력 파형을 감소시킨다.

본 발명을 양호한 실시예에 대하여 설명하였지만, 본 분야에 숙련된 기술자들은 본 발명을 여러가지로 실시할 수 있다.

제1도는 본 발명의 제1실시예의 회로도.

제2도는 본 발명의 제1실시예의 파형도.

제3도는 본 발명의 제2실시예의 회로도.

제4도는 본 발명의 제2실시예의 다른 회로도.

제5도는 본 발명의 제3실시예의 회로도.

제6도는 본 발명의 제4실시예의 회로도.

제7도는 본 발명의 제5실시예의 회로도.

제8도는 본 발명의 제5실시예의 파형도.

제9도는 본 발명의 제6실시예의 회로도.

제10도는 본 발명의 제6실시예의 파형도.

제11도는 본 발명의 제7실시예의 회로도.

제12도는 본 발명의 제7실시예의 파형도.

제13도는 본 발명의 제8실시예의 회로도.

제14도는 본 발명의 제8실시예의 파형도.

제15도는 본 발명의 제9실시예의 회로도.

제16도는 본 발명의 제9실시예의 파형도.

제17도는 다수의 전기 회로 패키지와 버스 간의 접속을 도시한 개략도.

제18도는 종래 버스 드라이버의 구조를 도시한 도면.

제19도는 종래의 버스 드라이버의 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 버스 드라이버 101 : MOS 트랜지스터

201 : 다이오드 B : 버스

D : 드레인 G : 게이트

I : 입력 단자 S : 소스

T : 출력 단자 GND : 접지

LT : 버스 터미네이팅 전위

Claims

입력단자; 버스에 접속된 출력단자; 상기 입력 단자로부터 인가된 신호를 구동하며, 상기 신호를 상기 출력 단자에 출력하기 위한 트랜지스터; 및 상기 트랜지스터와 전원 사이에 접속된 다이오드를 포함하되, a) 상기 트랜지스터가 MOS 트랜지스터인 경우, 상기 다이오드의 애노드가 상기 MOS 트랜지스터의 드레인에 접속되고, 상기 다이오드의 캐소드가 상기 전원에 접속되며, b) 상기 트랜지스터가 바이폴라 트랜지스터인 경우, 상기 다이오드의 애노드가 상기 NPN 트랜지스터의 콜렉터 또는 PNP 트랜지스터의 에미터에 접속되고, 상기 다이오드의 캐소드가 상기 전원에 접속되는 것을 특징으로 하는 버스 드라이버.
입력단자; 버스에 접속된 출력 단자; 상기 입력 단자에 접속된 제어 노드, 제1 전원에 접속된 제1 노드, 및 상기 출력 단자에 접속된 제2 노드를 가지며, 상기 입력 단자로부터 상기 제어 노드로 공급된 입력에 따라서 상기 제2 노드와 상기 제1 노드 사이의 전류 흐름을 제어하는 트랜지스터; 및 상기 트랜지스터의 상기 제2 노드와 제2 전원 사이에 접속되어 상기 트랜지스터의 상기 제2 노드로부터 상기 제2 전원으로 일 방향의 전류 경로를 형성하는 다이오드를 포함하되, a) 상기 트랜지스터가 MOS 트랜지스터인 경우, 상기 제어 노드는 게이트이고, 상기 제1 노드는 소스이며, 상기 제2 노드는 드레인이고, 상기 다이오드의 애노드가 상기 MOS 트랜지스터의 상기 드레인에 접속되고, 상기 다이오드의 캐소드가 상기 제2 전원에 접속되며, b) 상기 트랜지스터가 바이폴라 트랜지스터인 경우, 상기 제어 노드는 베이스이고, 상기 제1 노드는 NPN 트랜지스터의 에미터 또는 PNP 트랜지스터의 콜렉터이며, 상기 제2 노드는 상기 NPN 트랜지스터의 콜렉터 또는 상기 PNP 트랜지스터의 에미터이고, 상기 다이오드의 애노드가 상기 NPN 트랜지스터의 상기 콜렉터 또는 상기 PNP 트랜지스터의 상기 에미터에 접속되고, 상기 다이오드의 캐소드가 상기 제2 전원에 접속되는 것을 특징으로 하는 버스 드라이버.
제2항에 있어서, 다수의 다이오드가 상기 다이오드에 직렬 접속되어 있는 것을 특징으로 하는 버스 드라이버.
제2항에 있어서, 다수의 다이오드가 상기 다이오드에 병렬 접속되어 있는 것을 특징으로 하는 버스 드라이버.
제2항에 있어서, 상기 제2 전원의 출력은 버스 터미네이팅 전위(bus terminating potential)로 유지되는 것을 특징으로 하는 버스 드라이버.
제2항에 있어서, 상기 제2 전원의 출력은 버스 터미네이팅 전위보다 더 낮은 전위로 유지되는 것을 특징으로 하는 버스 드라이버.
버스에 접속된 출력 단자; 상기 입력 단자로부터 인가된 신호를 구동하여 상기 신호를 상기 출력 단자에 출력하기 위한 트랜지스터; 및 상기 트랜지스터와 전원 사이에 접속된 다이오드와 용량성 소자를 갖는 회로를 포함하되, a) 상기 트랜지스터가 MOS 트랜지스터인 경우, 상기 다이오드의 애노드가 상기 MOS 트랜지스터의 드레인에 접속되고, 상기 다이오드의 캐소드가 상기 전원에 접속되며, b) 상기 트랜지스터가 바이폴라 트랜지스인 경우, 상기 다이오드의 애노드가 상기 NPN 트랜지스터의 콜렉터 또는 상기 PNP 트랜지스터의 에미터에 접속되고, 상기 다이오드의 캐소드가 상기 전원에 접속되는 것을 특징으로 하는 버스 드라이버.
입력단자; 버스에 접속된 출력 단자; 상기 입력 단자에 접속된 제어 노드, 제1 전원에 접속된 제1 노드, 상기 출력 단자에 접속된 제2 노드를 가지며, 상기 입력 단자로부터 상기 제어 노드로 공급된 입력에 따라서 상기 제2 노드와 상기 제1 노드 사이의 전류 흐름을 제어하는 트랜지스터; 및 상기 트랜지스터의 상기 제2 노드와 제2 전원 사이에 설치되어 적어도 하나의 다이오드와 적어도 하나의 용량성 소자를 갖는 회로를 포함하되, a) 상기 트랜지스터가 MOS 트랜지스터인 경우, 상기 제어 노드는 게이트이고, 상기 제1 노드는 소스이며, 상기 제2 노드는 드레인이고, 상기 다이오드의 애노드가 상기 MOS 트랜지스터의 상기 드레인에 접속되고, 상기 다이오드의 캐소드가 상기 제2 전원에 접속되며, b) 상기 트랜지스터가 바이폴라 트랜지스터인 경우, 상기 제어 노드는 베이스이고, 상기 제1 노드는 상기 NPN 트랜지스터의 에미터 또는 상기 PNP 트랜지스터의 콜렉터이며, 상기 제2 노드는 상기 NPN 트랜지스터의 콜렉터 또는 상기 PNP 트랜지스터의 에미터이고, 상기 다이오드의 애노드가 상기 NPN 트랜지스터의 상기 콜렉터측 또는 상기 PNP 트랜지스터의 상기 에미터측에 접속되고, 상기 다이오드의 캐소드가 상기 제2 전원측에 접속되는 것을 특징으로 하는 버스 드라이버.
제8항에 있어서, 상기 제2 전원의 출력은 버스 터미네이팅 전위보다 더 낮은 전위로 유지되는 것을 특징으로 하는 버스 드라이버.
제8항에 있어서, 상기 제2 전원의 출력은 접지 전위로 유지되는 것을 특징으로 하는 버스 드라이버.
제8항에 있어서, 상기 회로에서의 상기 적어도 하나의 다이오드와 상기 적어도 하나의 용량성 소자가 직렬 접속되어 있는 것을 특징으로 하는 버스 드라이버.
제8항에 있어서, 상기 회로는, 상기 트랜지스터의 상기 제2 노드에 접속된 용량성 소자; 및 애노드가 상기 용량성 소자에 접속되고 캐소드가 상기 제2 전원에 접속되어 있는 다이오드를 포함하는 것을 특징으로 하는 버스 드라이버.
제8항에 있어서, 상기 회로는, 상기 트랜지스터의 상기 제2 노드에 접속된 제1 용량성 소자; 상기 제2 전원에 접속된 제2 용량성 소자; 및 애노드가 상기 제1 용량성 소자와 접속되고 캐소드가 상기 제2 용량성 소자에 접속되어 있는 다이오드를 포함하는 것을 특징으로 하는 버스 드라이버.
제8항에 있어서, 상기 회로는, 상기 트랜지스터의 상기 제2 노드에 접속된 제1 용량성 소자; 상기 제2 전원에 접속된 제2 용량성 소자; 및 직렬 접속되어 있으며 애노드가 상기 제1 용량성 소자와 접속되는 한 다이오드와 캐소드가 상기 제2 용량성 소자에 접속되어 있는 다른 다이오드를 갖는 다수의 다이오드를 포함하는 것을 특징으로 하는 버스 드라이버.