JPH08250956A - 高速ビデオ信号の制限を行う方法および装置 - Google Patents
高速ビデオ信号の制限を行う方法および装置Info
- Publication number
- JPH08250956A JPH08250956A JP7339612A JP33961295A JPH08250956A JP H08250956 A JPH08250956 A JP H08250956A JP 7339612 A JP7339612 A JP 7339612A JP 33961295 A JP33961295 A JP 33961295A JP H08250956 A JPH08250956 A JP H08250956A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- electrode
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 相対的に低振幅（例えば、ミリ・ボルト）と
なるような相対的に高速のパルス（例えば、ナノ秒）の
制限をするリミッタに関する要求を満たすようにする。 【解決手段】 入力信号（ＩＮ）と閾値信号（Ｖｔ）
は、電源電圧源（３）に接続したコレクタ電極を有する
第１（Ｑ１）と第２（Ｑ２）のトランジスタのベース−
エミッタ・パスを介して出力端子（２）に接続する。出
力端子（２）は第１抵抗（Ｒｅ）を介して基準電位源
（４）に接続し、かつ第２抵抗（Ｒｄ）を介して、第２
トランジスタのコレクタ電極とベース電極間に接続した
コンデンサ（Ｃ１）の選択された一方の電極板に接続す
る。回路インピーダンスはＲｅ＞Ｒｄ＞Ｒ１のように決
める。ここで、ＲｅとＲｄは夫々第１と第２の抵抗の値
であり、Ｒ１は閾値電圧源（５）の出力インピーダンス
成分である。
なるような相対的に高速のパルス（例えば、ナノ秒）の
制限をするリミッタに関する要求を満たすようにする。 【解決手段】 入力信号（ＩＮ）と閾値信号（Ｖｔ）
は、電源電圧源（３）に接続したコレクタ電極を有する
第１（Ｑ１）と第２（Ｑ２）のトランジスタのベース−
エミッタ・パスを介して出力端子（２）に接続する。出
力端子（２）は第１抵抗（Ｒｅ）を介して基準電位源
（４）に接続し、かつ第２抵抗（Ｒｄ）を介して、第２
トランジスタのコレクタ電極とベース電極間に接続した
コンデンサ（Ｃ１）の選択された一方の電極板に接続す
る。回路インピーダンスはＲｅ＞Ｒｄ＞Ｒ１のように決
める。ここで、ＲｅとＲｄは夫々第１と第２の抵抗の値
であり、Ｒ１は閾値電圧源（５）の出力インピーダンス
成分である。
Description
【０００１】
【発明の属する技術分野】本発明はリミッタに関し、特
に広帯域（即ち、ビデオ）信号源で用いるのに好適な高
速リミッタに関する。
に広帯域（即ち、ビデオ）信号源で用いるのに好適な高
速リミッタに関する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる米国特許出願第０８／３６６，７９４号（１
９９４年１２月３０日出願）の明細書の記載に基づくも
のであって、当該米国特許出願の番号を参照することに
よって当該米国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
の基礎たる米国特許出願第０８／３６６，７９４号（１
９９４年１２月３０日出願）の明細書の記載に基づくも
のであって、当該米国特許出願の番号を参照することに
よって当該米国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
【０００３】
【従来の技術】相対的に低い振幅（例えば、１ボルトよ
り小）で速くて立上がり時間が狭い（例えば、１００ナ
ノ秒以下）パルスの精密なリミッタが技術的挑戦の対象
として提案されている。利用可能なハードウェアが製造
コストや、基板面積あるいは他の構造上の考慮すべきこ
とによって制限を受けるということは特に事実である。
ダイオード、あるいはツェナーダイオード、トランジス
タの接合特性あるいは飽和特性を有する従来のリミッタ
は、非常に細く且つ小さな振幅のパルス（例えば、１０
０ナノ秒、１ボルト）に対しては、全然作動しないか、
あるいはまた許容しうる性能を保証しない。このような
パルスは一般に、例えば、ビデオ信号処理回路において
出会うものである。
り小）で速くて立上がり時間が狭い（例えば、１００ナ
ノ秒以下）パルスの精密なリミッタが技術的挑戦の対象
として提案されている。利用可能なハードウェアが製造
コストや、基板面積あるいは他の構造上の考慮すべきこ
とによって制限を受けるということは特に事実である。
ダイオード、あるいはツェナーダイオード、トランジス
タの接合特性あるいは飽和特性を有する従来のリミッタ
は、非常に細く且つ小さな振幅のパルス（例えば、１０
０ナノ秒、１ボルト）に対しては、全然作動しないか、
あるいはまた許容しうる性能を保証しない。このような
パルスは一般に、例えば、ビデオ信号処理回路において
出会うものである。
【０００４】
【発明が解決しようとする課題】一例として、像エッジ
の尖鋭度を鮮明に改善させるために、輝度信号をピーク
に置くということは、一般に実行されている。しかしな
がら、あるタイプのピーキング回路はオーバシュートを
出現し、このオーバシュートはせいぜいビデオ信号レベ
ルまでしか許容できず、ピークホワイト時あるいはその
近傍の信号で１００ＩＲＥレベルを越えてしまうことが
ある。ピークホワイトレベルを越えることは、今度は、
望まない飽和あるいは“ブルーミング”効果を引き起こ
すことになるので、ピークホワイトレベルを超過するオ
ーバシュートを制限あるいは“クリップ”することが望
まれる。短期間で相対的に低振幅のパルスを制限するこ
とについての格別の問題は、遅延した応答である。他の
アプリケーションにおいても、速いパルスに対する制限
動作に対して動作する、通信装置内のノイズリミッタ、
アナログ−デジタル変換器内の入力信号調整器などを含
むことが望まれる。
の尖鋭度を鮮明に改善させるために、輝度信号をピーク
に置くということは、一般に実行されている。しかしな
がら、あるタイプのピーキング回路はオーバシュートを
出現し、このオーバシュートはせいぜいビデオ信号レベ
ルまでしか許容できず、ピークホワイト時あるいはその
近傍の信号で１００ＩＲＥレベルを越えてしまうことが
ある。ピークホワイトレベルを越えることは、今度は、
望まない飽和あるいは“ブルーミング”効果を引き起こ
すことになるので、ピークホワイトレベルを超過するオ
ーバシュートを制限あるいは“クリップ”することが望
まれる。短期間で相対的に低振幅のパルスを制限するこ
とについての格別の問題は、遅延した応答である。他の
アプリケーションにおいても、速いパルスに対する制限
動作に対して動作する、通信装置内のノイズリミッタ、
アナログ−デジタル変換器内の入力信号調整器などを含
むことが望まれる。
【０００５】本発明は、上述の点に鑑みて成されたもの
で、相対的に低振幅（例えば、ミリ・ボルトの領域）と
なる相対的に高速のパルス（例えば、ナノ秒領域）の制
限（振幅制限）動作をする、一般的な信号制限アプリケ
ーション用に好適で、また特にビデオ信号処理のような
アプリケーションに良く適合するリミッタに関して必要
なことを満たすように向けられている。
で、相対的に低振幅（例えば、ミリ・ボルトの領域）と
なる相対的に高速のパルス（例えば、ナノ秒領域）の制
限（振幅制限）動作をする、一般的な信号制限アプリケ
ーション用に好適で、また特にビデオ信号処理のような
アプリケーションに良く適合するリミッタに関して必要
なことを満たすように向けられている。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明に従う入力信号の制限のための方法は、入力
信号を第１トランジスタのベース−エミッタ・パスを介
して出力端子に連結し、閾値信号を第２トランジスタの
ベース−エミッタ・パスを介して出力端子に連結し、電
源電圧を第１と第２のトランジスタのコレクタ電極に印
加し、出力端子を第１抵抗を介して基準電位源に連結
し、かつ第２抵抗を介して、第２トランジスタのベース
電極とコレクタ電極の内の選択された一方に連結し、お
よびコンデンサを上記第２トランジスタのベース電極と
コレクタ電極間に連結することからなる。
め、本発明に従う入力信号の制限のための方法は、入力
信号を第１トランジスタのベース−エミッタ・パスを介
して出力端子に連結し、閾値信号を第２トランジスタの
ベース−エミッタ・パスを介して出力端子に連結し、電
源電圧を第１と第２のトランジスタのコレクタ電極に印
加し、出力端子を第１抵抗を介して基準電位源に連結
し、かつ第２抵抗を介して、第２トランジスタのベース
電極とコレクタ電極の内の選択された一方に連結し、お
よびコンデンサを上記第２トランジスタのベース電極と
コレクタ電極間に連結することからなる。
【０００７】本発明を具現化するパルス制限装置は、そ
れぞれ電源端子と接続したコレクタ電極と出力端子と接
続したエミッタ電極とを有する第１と第２のバイポーラ
トランジスタを備え、その出力端子はエミッタ抵抗Ｒｅ
を介して基準電位源と連結している。所定の出力インピ
ーダンスＲｏを有する閾値電圧源が上記トランジスタの
内の第２トランジスタのベースに接続し、上記トランジ
スタの内の第１トランジスタのベースが入力信号を制限
すべく入力信号源に連結する。コンデンサが第２トラン
ジスタのコレクタ電極とベース電極間に連結し、そのエ
ミッタはそのベース電極および更に付け加えた抵抗Ｒｄ
を介してそのコレクタ電極のいずれか定められた一つと
連結する。
れぞれ電源端子と接続したコレクタ電極と出力端子と接
続したエミッタ電極とを有する第１と第２のバイポーラ
トランジスタを備え、その出力端子はエミッタ抵抗Ｒｅ
を介して基準電位源と連結している。所定の出力インピ
ーダンスＲｏを有する閾値電圧源が上記トランジスタの
内の第２トランジスタのベースに接続し、上記トランジ
スタの内の第１トランジスタのベースが入力信号を制限
すべく入力信号源に連結する。コンデンサが第２トラン
ジスタのコレクタ電極とベース電極間に連結し、そのエ
ミッタはそのベース電極および更に付け加えた抵抗Ｒｄ
を介してそのコレクタ電極のいずれか定められた一つと
連結する。
【０００８】本発明の更なる特徴に従えば、エミッタ抵
抗と更に付け加わった抵抗Ｒｄおよび閾値電圧源の出力
インピーダンスＲｏのそれぞれの値が、Ｒｅ＞Ｒｄであ
って、かつＲｄ＞Ｒｏのように決められる。
抗と更に付け加わった抵抗Ｒｄおよび閾値電圧源の出力
インピーダンスＲｏのそれぞれの値が、Ｒｅ＞Ｒｄであ
って、かつＲｄ＞Ｒｏのように決められる。
【０００９】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を詳細に説明する。
の実施の形態を詳細に説明する。
【００１０】（第１の実施の形態）図１は本発明の第１
の実施の形態の回路構成を示す。図１のリミタ回路は、
第１と第２のバイポーラトランジスタＱ１およびＱ２か
ら構成されており、これらトランジスタは電源電圧（＋
Vcc)の電源を受けとるための電源端子３に接続したコレ
クタ電極と、出力端子２と回路の節点（接続点）“Ａ”
と共通に接続して、かつ第１抵抗Ｒｅを介して基準電位
源４（接地）と結合したエミッタ電極とを有する。閾値
電圧源５は第２トランジスタＱ２のベースと回路の節点
“Ｂ”で接続する。コンデンサＣ１は第２トランジスタ
Ｑ２のコレクタ電極とベース電極間に連結し、また第２
抵抗Ｒｄは第２トランジスタのエミッタ電極とコレクタ
電極間に連結する。なお、本発明の第２の実施形態にお
いては、第２抵抗Ｒｄは第２トランジスタのベース電極
とコレクタ電極間に接続している。
の実施の形態の回路構成を示す。図１のリミタ回路は、
第１と第２のバイポーラトランジスタＱ１およびＱ２か
ら構成されており、これらトランジスタは電源電圧（＋
Vcc)の電源を受けとるための電源端子３に接続したコレ
クタ電極と、出力端子２と回路の節点（接続点）“Ａ”
と共通に接続して、かつ第１抵抗Ｒｅを介して基準電位
源４（接地）と結合したエミッタ電極とを有する。閾値
電圧源５は第２トランジスタＱ２のベースと回路の節点
“Ｂ”で接続する。コンデンサＣ１は第２トランジスタ
Ｑ２のコレクタ電極とベース電極間に連結し、また第２
抵抗Ｒｄは第２トランジスタのエミッタ電極とコレクタ
電極間に連結する。なお、本発明の第２の実施形態にお
いては、第２抵抗Ｒｄは第２トランジスタのベース電極
とコレクタ電極間に接続している。
【００１１】閾値信号源（閾値電圧源）５（仮想線で囲
って示した）は第２トランジスタＱ２のコレクタ電極と
ベース電極間に連結した第３抵抗Ｒ１、および第２トラ
ンジスタのベース電極と接地電位源（基準電位源）４間
に連結した第４抵抗Ｒ２とから構成される。第３と第４
の抵抗Ｒ１とＲ２は、この様に接続して、本リミッタ用
の閾値電圧Ｖｔを引き出すための分圧器を形成する。
って示した）は第２トランジスタＱ２のコレクタ電極と
ベース電極間に連結した第３抵抗Ｒ１、および第２トラ
ンジスタのベース電極と接地電位源（基準電位源）４間
に連結した第４抵抗Ｒ２とから構成される。第３と第４
の抵抗Ｒ１とＲ２は、この様に接続して、本リミッタ用
の閾値電圧Ｖｔを引き出すための分圧器を形成する。
【００１２】コレクタ電源Vcc から電源を受けているト
ランジスタＱ２のベース用の電源抵抗Ｒ１の値を抵抗Ｒ
ｄの値よりも小さく、順に、抵抗Ｒｄの値を抵抗Ｒｅの
値よりも小さく選択することは、トランジスタＱ２の遅
延のための最適補償のために望ましい。これを数学的表
記で表すと、Ｒｅ＞Ｒｄ＞Ｒ１である。有効な近似式と
しては、閾値電圧源５のテブナン(Tevenin) 等価インピ
ーダンスを抵抗Ｒｄの値よりも小さくなるように選択す
べきである。この閾値電圧源５の等価インピーダンスあ
るいは“出力”インピーダンスＲｏは、Ｒｏ＝（Ｒ１）
（Ｒ２）／（Ｒ１＋Ｒ２）の関係式で与えられる。この
関係式を用いるときは、ＲｏはＲｄよりも小さい値に選
択し、ＲｄはＲｅよりも小さい値に選択する。好ましく
は、コンデンサＣ１の値を、第２トランジスタＱ２のベ
ース電極とエミッタ電極間の漂遊容量を含む全容量（図
示しない）よりも実質的に大きくなるように選択する。
ランジスタＱ２のベース用の電源抵抗Ｒ１の値を抵抗Ｒ
ｄの値よりも小さく、順に、抵抗Ｒｄの値を抵抗Ｒｅの
値よりも小さく選択することは、トランジスタＱ２の遅
延のための最適補償のために望ましい。これを数学的表
記で表すと、Ｒｅ＞Ｒｄ＞Ｒ１である。有効な近似式と
しては、閾値電圧源５のテブナン(Tevenin) 等価インピ
ーダンスを抵抗Ｒｄの値よりも小さくなるように選択す
べきである。この閾値電圧源５の等価インピーダンスあ
るいは“出力”インピーダンスＲｏは、Ｒｏ＝（Ｒ１）
（Ｒ２）／（Ｒ１＋Ｒ２）の関係式で与えられる。この
関係式を用いるときは、ＲｏはＲｄよりも小さい値に選
択し、ＲｄはＲｅよりも小さい値に選択する。好ましく
は、コンデンサＣ１の値を、第２トランジスタＱ２のベ
ース電極とエミッタ電極間の漂遊容量を含む全容量（図
示しない）よりも実質的に大きくなるように選択する。
【００１３】上記の記載に関して、端子１と２およびト
ランジスタＱ１は、第１トランジスタＱ１のベース−エ
ミッタ・パスを通って出力端子２へ入力信号ＩＮを連結
する機能を備えた第１回路パスを形成する。出力端子２
と閾値電圧源５とトランジスタＱ２の接続により、第２
トランジスタＱ２のベース−エミッタ・パスを通って出
力端子２へ閾値信号Ｖｔを連結する機能を備えた第２回
路パスを形成する。電源端子３とトランジスタＱ１およ
びＱ２の接続により、その第１と第２のトランジスタＱ
１，Ｑ２のコレクタ電極へ電源電圧vcc を印加する機能
を備えた第３回路パスを形成する。出力端子２と第１，
第２の抵抗ＲｅおよびＲｄの接続により、第１抵抗Ｒｅ
を通って基準電位源へ、また第２抵抗Ｒｄを通って第２
トランジスタＱ２のベース電極とコレクタ電極の内の選
択された一つへ、出力端子を接続する機能を備えた第４
回路パスを形成する。本事例においては、選択された電
極はコレクタ電極とする。最後に、コンデンサＣ１とト
ランジスタＱ２の接続により、第２トランジスタのベー
ス電極とコレクタ電極間にコンデンサを連結する機能を
備えた第５回路パスを形成する。前述のように、第２と
第４の回路パスの素子の値は、Ｒｅ＞Ｒｄ＞Ｒ１のイン
ピーダンス不等式を示すように選択されることが望まし
い。ただし、そのＲｅとＲｄはそれぞれ第１と第２の抵
抗の値であり、またＲ１は電源Vcc に基づくトランジス
タＱ２のベース用の電源インピーダンスであるとする。
有効な近似式はＲｅ＞Ｒｄ＞Ｒｏであり、ここでＲｏは
閾値信号源の出力インピーダンスであるとする。
ランジスタＱ１は、第１トランジスタＱ１のベース−エ
ミッタ・パスを通って出力端子２へ入力信号ＩＮを連結
する機能を備えた第１回路パスを形成する。出力端子２
と閾値電圧源５とトランジスタＱ２の接続により、第２
トランジスタＱ２のベース−エミッタ・パスを通って出
力端子２へ閾値信号Ｖｔを連結する機能を備えた第２回
路パスを形成する。電源端子３とトランジスタＱ１およ
びＱ２の接続により、その第１と第２のトランジスタＱ
１，Ｑ２のコレクタ電極へ電源電圧vcc を印加する機能
を備えた第３回路パスを形成する。出力端子２と第１，
第２の抵抗ＲｅおよびＲｄの接続により、第１抵抗Ｒｅ
を通って基準電位源へ、また第２抵抗Ｒｄを通って第２
トランジスタＱ２のベース電極とコレクタ電極の内の選
択された一つへ、出力端子を接続する機能を備えた第４
回路パスを形成する。本事例においては、選択された電
極はコレクタ電極とする。最後に、コンデンサＣ１とト
ランジスタＱ２の接続により、第２トランジスタのベー
ス電極とコレクタ電極間にコンデンサを連結する機能を
備えた第５回路パスを形成する。前述のように、第２と
第４の回路パスの素子の値は、Ｒｅ＞Ｒｄ＞Ｒ１のイン
ピーダンス不等式を示すように選択されることが望まし
い。ただし、そのＲｅとＲｄはそれぞれ第１と第２の抵
抗の値であり、またＲ１は電源Vcc に基づくトランジス
タＱ２のベース用の電源インピーダンスであるとする。
有効な近似式はＲｅ＞Ｒｄ＞Ｒｏであり、ここでＲｏは
閾値信号源の出力インピーダンスであるとする。
【００１４】前もって説明したように、振幅が小さくて
速いパルスを制限ことについての主たる問題の一つはリ
ミッタの遅延である。図１の例において、その遅延の主
な原因は主に第２トランジスタＱ２の入力容量のためで
あるということが、この中で認められる。このトランジ
スタはエミッタ抵抗Ｒｅと閾値電源インピーダンスＲ１
とを通ってチャージ（充電）されるはずである。その結
果、トランジスタＱ１のエミッタに加わる帰還電圧が、
トランジスタＱ２のベース−エミッタ間容量とそれと関
連する漂遊容量をチャージするまで、入力電圧ＩＮに関
して、遅延される。仮に、抵抗ＲｄとコンデンサＣ１が
この回路に存在しなかったとすれば、このチャージ時の
遅延は入力パルスが平坦でなく、切れ込みの入った（sl
ashed)カットオフにされることを生じさせることとなろ
う。さらに加えて、ＲｄとＣ１がない場合、非常に細い
パルスの場合には、そのカットは閾値電圧源５の所定の
閾値電圧Ｖｔに達することすら決してない。
速いパルスを制限ことについての主たる問題の一つはリ
ミッタの遅延である。図１の例において、その遅延の主
な原因は主に第２トランジスタＱ２の入力容量のためで
あるということが、この中で認められる。このトランジ
スタはエミッタ抵抗Ｒｅと閾値電源インピーダンスＲ１
とを通ってチャージ（充電）されるはずである。その結
果、トランジスタＱ１のエミッタに加わる帰還電圧が、
トランジスタＱ２のベース−エミッタ間容量とそれと関
連する漂遊容量をチャージするまで、入力電圧ＩＮに関
して、遅延される。仮に、抵抗ＲｄとコンデンサＣ１が
この回路に存在しなかったとすれば、このチャージ時の
遅延は入力パルスが平坦でなく、切れ込みの入った（sl
ashed)カットオフにされることを生じさせることとなろ
う。さらに加えて、ＲｄとＣ１がない場合、非常に細い
パルスの場合には、そのカットは閾値電圧源５の所定の
閾値電圧Ｖｔに達することすら決してない。
【００１５】コンデンサＣ１と抵抗Ｒｄによって迂回さ
れる閾値電圧源５の出力インピーダンス応答の速度を速
めることは、ここで“事前(preliminary) ”クリッピン
グと称されることになるであろうことを備えた回路節点
“Ａ”への電流によって得られる。この事前クリッピン
グのレベルは、必要とされる閾値よりも低い（即ち、Ｖ
ｔ−Ｑ２のＶｂｅよりも少ない）小さなビットのレベル
で節点Ａにおいての電圧を生成するように抵抗ＲｄとＲ
ｅとを選択することで制御される。
れる閾値電圧源５の出力インピーダンス応答の速度を速
めることは、ここで“事前(preliminary) ”クリッピン
グと称されることになるであろうことを備えた回路節点
“Ａ”への電流によって得られる。この事前クリッピン
グのレベルは、必要とされる閾値よりも低い（即ち、Ｖ
ｔ−Ｑ２のＶｂｅよりも少ない）小さなビットのレベル
で節点Ａにおいての電圧を生成するように抵抗ＲｄとＲ
ｅとを選択することで制御される。
【００１６】最後に、前述したように不等式Ｒｅ＞Ｒｄ
＞Ｒ１を、あるいは少なくともＲｅ＞Ｒｄ＞Ｒｏを満足
するように抵抗値を決めれば、それは最大応答速度に到
達するのに非常に好ましいということを見出した。典型
的な値としては：抵抗Ｒｅに対して１５キロ・オーム、
抵抗Ｒｄに対して９．１キロ・オーム、抵抗Ｒ１に対し
て２００オーム、およびコンデンサＣ１に対してほぼ１
０００ピコ・ファラッドである。他の適切な値も可能
で、勿論、特定のアプリケーションについて電源電圧、
回路電力消費、閾値電圧要件などの特定の要件を満足す
るように選択される。コンデンサＣ１の値は、好ましく
は、第２トランジスタＱ２のベース電極とエミッタ電極
間の全容量よりも実質的に大きくなるように選択され
る。上記の典型的な値はトランジスタＱ２に関するベー
ス−エミッタ間容量と漂遊容量を加えたよりも甚だしく
大きい量である。
＞Ｒ１を、あるいは少なくともＲｅ＞Ｒｄ＞Ｒｏを満足
するように抵抗値を決めれば、それは最大応答速度に到
達するのに非常に好ましいということを見出した。典型
的な値としては：抵抗Ｒｅに対して１５キロ・オーム、
抵抗Ｒｄに対して９．１キロ・オーム、抵抗Ｒ１に対し
て２００オーム、およびコンデンサＣ１に対してほぼ１
０００ピコ・ファラッドである。他の適切な値も可能
で、勿論、特定のアプリケーションについて電源電圧、
回路電力消費、閾値電圧要件などの特定の要件を満足す
るように選択される。コンデンサＣ１の値は、好ましく
は、第２トランジスタＱ２のベース電極とエミッタ電極
間の全容量よりも実質的に大きくなるように選択され
る。上記の典型的な値はトランジスタＱ２に関するベー
ス−エミッタ間容量と漂遊容量を加えたよりも甚だしく
大きい量である。
【００１７】図１の例は、向上した精度提供するため
に、図２に示すように変形しても良い。図２において、
抵抗Ｒｄは第２トランジスタＱ２のエミッタ電極とベー
ス電極間に接続され、また全部の回路が集積回路２００
に形成されている。集積化はトランジスタ閾値電圧と抵
抗の許容誤差とをぴったりと整合させ、信頼性の向上だ
けでなく高い評価をもたらす。
に、図２に示すように変形しても良い。図２において、
抵抗Ｒｄは第２トランジスタＱ２のエミッタ電極とベー
ス電極間に接続され、また全部の回路が集積回路２００
に形成されている。集積化はトランジスタ閾値電圧と抵
抗の許容誤差とをぴったりと整合させ、信頼性の向上だ
けでなく高い評価をもたらす。
【００１８】ここに記載した実施形態からの他の変形も
可能である。例えば、図１のリミッタの個別部品の説明
において、閾値電圧源を閾値電圧Ｖｔの正確な調整を容
易にするポテンションメータ（電位差計）に置き換えて
も良い。同様な変形が、図２の集積回路の説明において
回路節点Ｂの所でポテンションメータと有効に外部接続
し、閾値電圧源５を除くことで、なすことが可能であ
る。このポテンションメータの接続は節点Ｂに接続した
接触子（wiper)を用い端子３と基準電位源４の端子に跨
がらして行うこととなろう。
可能である。例えば、図１のリミッタの個別部品の説明
において、閾値電圧源を閾値電圧Ｖｔの正確な調整を容
易にするポテンションメータ（電位差計）に置き換えて
も良い。同様な変形が、図２の集積回路の説明において
回路節点Ｂの所でポテンションメータと有効に外部接続
し、閾値電圧源５を除くことで、なすことが可能であ
る。このポテンションメータの接続は節点Ｂに接続した
接触子（wiper)を用い端子３と基準電位源４の端子に跨
がらして行うこととなろう。
【００１９】開示された実施形態の更なる変形の一つと
しては、ＮＰＮトランジスタＱ１とＱ２とをＰＮＰトラ
ンジスタで置き換えることである。この変形（関連する
電源の極性に適した変形を伴う）は、立上がりパルス(p
ositive going pulses) の高速制限を可能にするが、一
方ＮＰＮトランジスタは、図示のように、立ち下がりパ
ルス(negative going pulses) の高速制限を提供する。
しては、ＮＰＮトランジスタＱ１とＱ２とをＰＮＰトラ
ンジスタで置き換えることである。この変形（関連する
電源の極性に適した変形を伴う）は、立上がりパルス(p
ositive going pulses) の高速制限を可能にするが、一
方ＮＰＮトランジスタは、図示のように、立ち下がりパ
ルス(negative going pulses) の高速制限を提供する。
【００２０】
【発明の効果】以上説明してきたように、本発明によれ
ば、相対的に低振幅（例えば、ミリ・ボルトの領域）と
なる相対的に高速のパルス（例えば、ナノ秒領域）の制
限をする、一般的な信号制限アプリケーション用に好適
で、また特にビデオ信号処理のようなアプリケーション
に良く適合するリミッタについての要求を満たすことが
できる。
ば、相対的に低振幅（例えば、ミリ・ボルトの領域）と
なる相対的に高速のパルス（例えば、ナノ秒領域）の制
限をする、一般的な信号制限アプリケーション用に好適
で、また特にビデオ信号処理のようなアプリケーション
に良く適合するリミッタについての要求を満たすことが
できる。
【図１】本発明の第１の実施形態の詳細な回路図であ
る。
る。
【図２】本発明の第２の実施形態の詳細な回路図であ
る。
る。
１ 入力端子 ２ 出力端子 ３ 電源端子 ４ 基準電位源 ５ 閾値電圧源 Ｑ１，Ｑ２ 第１，第２のトランジスタ Ｒｅ，Ｒｄ 第１，第２の抵抗 Ｒ１，Ｒ２ 第３，第４の抵抗 Ｒｏ 閾値電圧源の出力インピーダンス Ｃ１ コンデンサ ＩＮ 入力信号 Ｖｔ 閾値信号 ＋Vcc 電源電圧 Ａ，Ｂ 節点
Claims (10)
- 【請求項１】 入力信号を第１トランジスタのベース−
エミッタ・パスを介して出力端子に連結するステップ
と、 閾値信号を第２トランジスタのベース−エミッタ・パス
を介して出力端子に連結するステップと、 電源電圧を前記第１と第２のトランジスタのコレクタ電
極に印加するステップと、 出力端子を第１抵抗を介して基準電位源に、また第２抵
抗を介して、前記第２トランジスタのベース電極とコレ
クタ電極の内の選択された一方に連結するステップと、 およびコンデンサを前記第２トランジスタのベース電極
とコレクタ電極間に連結するステップとを有することを
特徴とする入力信号制限方法。 - 【請求項２】 請求項１に記載の方法において、 前記第１抵抗の値を前記第２抵抗の値よりも大きく選択
するステップと、 前記閾値信号の信号源の出力インピーダンスを前記第２
抵抗の値よりも小さく選択するステップとを更に有する
ことを特徴とする入力信号制限方法。 - 【請求項３】 第１トランジスタのベース−エミッタ・
パスを介して出力端子に入力信号を連結する第１回路パ
スと、 第２トランジスタのベース−エミッタ・パスを介して出
力端子に閾値信号を連結する第２回路パスと、 前記第１と第２のトランジスタのコレクタ電極に電源電
圧を印加する第３回路パスと、 出力端子を第１抵抗を介して基準電位源に、また第２抵
抗を介して、前記第２トランジスタのベース電極とコレ
クタ電極の内の選択された一方に連結する第４回路パス
と、 および前記第２トランジスタのベース電極とコレクタ電
極間にコンデンサを連結する第５回路パスとを有するこ
とを特徴とする入力信号制限装置。 - 【請求項４】 請求項３に記載の装置において、前記第
２回路パスと前記第４回路パスは、Ｒｅ＞Ｒｄ＞Ｒｏの
インピーダンス不等式で表されるように選択され、ここ
でＲｅとＲｄはそれぞれ前記第１と第２の抵抗の値であ
り、Ｒｏは前記閾値信号源の出力インピーダンスである
ことを特徴とする入力信号制限装置。 - 【請求項５】 電源端子と接続したコレクタ電極、およ
び出力端子に共通に接続した第１抵抗を介して基準電位
源と連結したエミッタ電極とを有する第１と第２のバイ
ポーラトランジスタと、 前記第２トランジスタのベースの接続した閾値電圧源
と、 前記第２トランジスタのコレクタ電極とベース電極間に
連結したコンデンサと、 前記第２トランジスタの前記エミッタ電極および前記ベ
ース電極とコレクタ電極の内の選択された一つとの間に
接続した第２抵抗とを有するパルスリミッタ。 - 【請求項６】 請求項５に記載のパルスリミッタにおい
て、前記第１抵抗は前記第２抵抗よりも大きな値のもの
であり、 前記閾値電圧源は特定の出力インピーダンスを示し、 前記第２抵抗は前記閾値電圧源の前記特定の出力インピ
ーダンスよりも大きな値のものであることを特徴とする
パルスリミッタ。 - 【請求項７】 請求項５に記載のパルスリミッタにおい
て、前記コンデンサは前記第２トランジスタのベース電
極とエミッタ電極間の漂遊容量を含む全容量よりも実質
的に大きな値に選択されることを特徴とするパルスリミ
ッタ。 - 【請求項８】 請求項５に記載のパルスリミッタにおい
て、前記閾値電圧源は、前記第２トランジスタのベース
電極と前記電源端子間に連結した第３抵抗と、該べース
電極と前記基準電位源間に連結した第４の抵抗とを有
し、 前記第３抵抗は前記第２抵抗の値よりも少なくなるよう
に選択された抵抗値を示すことを特徴とするパルスリミ
ッタ。 - 【請求項９】 請求項５ないし８のいずれかに記載のパ
ルスリミッタにおいて、前記第１と第２のトランジス
タ、前記第１と第２の抵抗、前記閾値電圧源および前記
コンデンサは、一つの集積回路中に形成され、かつ前記
第２抵抗は前記第２トランジスタのベース電極とエミッ
タ電極間に連結されていることを特徴とするパルスリミ
ッタ。 - 【請求項１０】 請求項５ないし８のいずれかに記載の
パルスリミッタにおいて、前記第１と第２のトランジス
タ、前記第１と第２の抵抗、前記閾値電圧源および前記
コンデンサは、一つの集積回路中に形成され、かつ前記
第２抵抗は前記第２トランジスタのベース電極とコレク
タ電極間に連結されていることを特徴とするパルスリミ
ッタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US36679494A | 1994-12-30 | 1994-12-30 | |
| US366794 | 1994-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250956A true JPH08250956A (ja) | 1996-09-27 |
| JP4183766B2 JP4183766B2 (ja) | 2008-11-19 |
Family
ID=23444539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33961295A Expired - Fee Related JP4183766B2 (ja) | 1994-12-30 | 1995-12-26 | 高速ビデオ信号の制限を行う方法および装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5640119A (ja) |
| EP (1) | EP0720357B1 (ja) |
| JP (1) | JP4183766B2 (ja) |
| KR (1) | KR100396353B1 (ja) |
| CN (1) | CN1091998C (ja) |
| DE (1) | DE69515282T2 (ja) |
| ES (1) | ES2142994T3 (ja) |
| MY (1) | MY119135A (ja) |
| SG (1) | SG49582A1 (ja) |
| TW (1) | TW277183B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3356201B2 (ja) * | 1996-04-12 | 2002-12-16 | ソニー株式会社 | ビデオカメラおよび輪郭強調装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1163901B (de) * | 1964-02-27 | Fernseh Gmbh | Schaltungsanordnung zur einseitigen Amplitudenbegrenzung von impulsfoermigen Signalen | |
| NL6700144A (ja) * | 1967-01-05 | 1968-07-08 | ||
| US3555300A (en) * | 1967-05-22 | 1971-01-12 | Warwick Electronics Inc | Limiter circuit |
| US3514637A (en) * | 1967-12-27 | 1970-05-26 | Honeywell Inc | Control apparatus |
| US3949317A (en) * | 1974-09-16 | 1976-04-06 | Tektronix, Inc. | Fast recovery limiting and phase inverting amplifier |
| US3946209A (en) * | 1974-10-07 | 1976-03-23 | Hewlett-Packard Company | High frequency counter having signal level sensitivity |
| US4384302A (en) * | 1981-06-29 | 1983-05-17 | Rca Corporation | Composite video signal limiter |
| JPH0656394B2 (ja) * | 1983-06-03 | 1994-07-27 | 株式会社日立製作所 | 信号選択回路 |
| JPS63110883A (ja) * | 1986-10-28 | 1988-05-16 | Mitsubishi Electric Corp | 記録再生装置 |
| JPH0195052A (ja) * | 1987-10-07 | 1989-04-13 | Hitachi Ltd | プリンタ回路 |
| US4933646A (en) * | 1989-03-27 | 1990-06-12 | Rca Licensing Corporation | Field effect transistor limiter circuitry |
-
1995
- 1995-03-06 TW TW084102111A patent/TW277183B/zh not_active IP Right Cessation
- 1995-12-19 EP EP95120088A patent/EP0720357B1/en not_active Expired - Lifetime
- 1995-12-19 DE DE69515282T patent/DE69515282T2/de not_active Expired - Lifetime
- 1995-12-19 ES ES95120088T patent/ES2142994T3/es not_active Expired - Lifetime
- 1995-12-22 SG SG1995002290A patent/SG49582A1/en unknown
- 1995-12-26 JP JP33961295A patent/JP4183766B2/ja not_active Expired - Fee Related
- 1995-12-27 KR KR1019950058471A patent/KR100396353B1/ko not_active IP Right Cessation
- 1995-12-29 CN CN95121813A patent/CN1091998C/zh not_active Expired - Fee Related
- 1995-12-29 MY MYPI95004164A patent/MY119135A/en unknown
-
1996
- 1996-10-17 US US08/731,723 patent/US5640119A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| SG49582A1 (en) | 1998-06-15 |
| CN1131368A (zh) | 1996-09-18 |
| ES2142994T3 (es) | 2000-05-01 |
| JP4183766B2 (ja) | 2008-11-19 |
| DE69515282D1 (de) | 2000-04-06 |
| KR100396353B1 (ko) | 2003-11-17 |
| EP0720357A2 (en) | 1996-07-03 |
| KR960028164A (ko) | 1996-07-22 |
| TW277183B (ja) | 1996-06-01 |
| US5640119A (en) | 1997-06-17 |
| EP0720357A3 (en) | 1997-02-26 |
| MY119135A (en) | 2005-04-30 |
| EP0720357B1 (en) | 2000-03-01 |
| DE69515282T2 (de) | 2000-06-21 |
| CN1091998C (zh) | 2002-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5627486A (en) | Current mirror circuits and methods with guaranteed off state and amplifier circuits using same | |
| US4071781A (en) | Pulse duration correction circuit | |
| JP3002555B2 (ja) | 信号処理装置 | |
| JPS614310A (ja) | レベルシフト回路 | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| US4178558A (en) | DC Level clamping circuit | |
| JPH08250956A (ja) | 高速ビデオ信号の制限を行う方法および装置 | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| CA1048184A (en) | Pulse duration correction circuit | |
| US5262688A (en) | Operational amplifier circuit | |
| JPS60103822A (ja) | 遅延回路 | |
| JPS6252486B2 (ja) | ||
| JPS641797Y2 (ja) | ||
| JP2747335B2 (ja) | ディジタル信号を増幅する増幅器装置 | |
| JPH0514767A (ja) | クランプ回路 | |
| KR100208666B1 (ko) | 자동이득 조절 회로 | |
| JPS63114315A (ja) | 直流クランプ回路 | |
| JPS6337528B2 (ja) | ||
| JPS6333728B2 (ja) | ||
| JPH0453065Y2 (ja) | ||
| JPH04258005A (ja) | 直流帰還増幅器 | |
| JP3166806B2 (ja) | 電流検出回路 | |
| JPH05121972A (ja) | 出力電流制限機能を有する差動増幅器 | |
| JPS6250017B2 (ja) | ||
| JPS63114314A (ja) | 直流クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |