KR100343447B1

KR100343447B1 - 멀티 디램의 인터페이스장치

Info

Publication number: KR100343447B1
Application number: KR1019990043499A
Authority: KR
Inventors: 전영진
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-10-08
Filing date: 1999-10-08
Publication date: 2002-07-11
Also published as: KR20010036473A

Abstract

본 발명은 멀티 디램의 인터페이스장치에 관한 것으로, 종래에는 동시에 동작하는 출력버퍼의 수가 증가하여 큰전류가 전원으로부터 흐르게 되는데, 이로 인해 패키지 단자로부터 디램 내부 배선까지의 경로를 통한 인덕턴스성분에 의해 기전력이 발생하고 그 기전력이 커패시턴스 성분과 결합하여 디램의 동작속도가 저하되고 잡음이 증가하는 문제점이 있었다. 따라서, 본 발명은 디램의 출력단과 노드A 사이에 저항을 접속하고, 그 노드A에 버스 터미네이션 전압이 인가된 제2 저항과 오픈 스터브가 접속되며, 상기 노드A가 50Ω의 트랜스미션 라인을 통해 반전단자에 기준전압이 인가된 비교기의 비반전단자에 접속되고, 일측에 전원 전압이 인가된 제3 저항이 상기 비교기의 비반전단자에 접속되도록 구성함으로써 출력버퍼의 버퍼링의 증가에 따른 패키지 단자로부터 디램 내부 배선의 경로를 통한 잡음성분을 오픈 스터브로 상쇄시키는 효과가 있다.

Description

멀티 디램의 인터페이스장치{INTERFACE APPARATUS FOR MULTI-DRAM}

본 발명은 멀티 디램의 인터페이스장치에 관한 것으로, 특히 기생 인덕턴스및 커패시턴스에 의해 발생하는 노이즈를 제거할 수 있도록 한 멀티 디램의 인터페이스장치에 관한 것이다.

도1은 멀티 디램의 인터페이스장치에 대한 구성을 보인 회로도로서, 이에 도시된 바와같이 디램의 출력단(DQ)과 노드A 사이에 저항(Rs)을 접속하고, 그 노드A에 버스 터미네이션 전압(VTT)이 인가된 저항(RTT1)이 접속되며, 상기 노드A가 트랜스미션 라인(TR)을 통해 반전단자(-)에 기준전압(VREF)이 인가된 비교기(COMP)의 비반전단자(+)에 접속되고, 일측에 버스 터미네이션 전압(VTT)이 인가된 저항(RTT2)이 상기 비교기(COMP)의 비반전단자(+)에 접속되도록 구성되며, 이와같은 종래 장치의 동작을 설명한다.

먼저, 디램의 출력신호가 고전위일 경우,그 디램의 출력단(DQ)의 고전위(VDQ=VDDQ-0.43=1.87V라고 가정)와 버스터미네이션 전압('VTT=1.11'라고 가정) 사이의 전압차로 인해 디램의 출력단(DQ)으로부터 버스 터미네이션 전압(VTT) 쪽으로 전류(IOH=[VDQ-VTT]/[Rs+RTT])가 흐르게 되는데, 이 전류(IOH)와 저항(Rs)의 곱 만큼의 전압이 디램의 출력단(DQ)의 전압(VDQ)에서 감소되어 그 감소된 전압(VIH=VDQ-IOH·Rs)이 노드A에 인가된다.

그러면, 비교기(COMP)는 상기 노드A에 인가된 전압(VIH)을 트랜스미션 라인(TL)을통해 입력받아 이를 기준전압(VREF)과 비교하여 그에 따른 비교신호로 메모리를 제어하게 된다.

반대로, 디램의 출력신호가 저전위일 경우, 그 디램의 출력단(DQ)의 저전위 (VDQ=VDDQ-0.43=0.35V)와 버스 터미네이션 전압(VTT) 사이의 전압차로 인해 버스 터미네이션 전압단(VTT)으로부터 디램의 출력단(DQ)으로 전류(IOL=[VDQ-VTT]/[Rs+RTT])가 흐르게 되는데, 이 전류(IOL)와 저항(Rs)의 곱 만큼의 전압이 디램의 출력단의 전압(VDQ)에 증가되어 그 증가된 전압(VIL=VDQ-IOH·Rs=0.73V)이 노드A에 인가된다.

그러면, 비교기(COMP)는 상기 노드A에 인가된 전압(VIL)을 트랜스미션 라인(TL)을 통해 기준전압(VREF)과 비교하여 그에 따른 비교신호로 메모리를 제어하게 된다.

이때, 도2는 디램의 출력신호와 비교기(COMP)의 입력신호에 대한 파형도이다.

그러나, 상기와 같이 동작하는 종래 장치는 동시에 동작하는 출력버퍼의 수가 증가하여 큰 전류가 전원으로부터 흐르게 되는데, 이로 인해 패키지 단자로부터 디램 내부 배선까지의 경로를 통한 인덕턴스 성분에 의해 기전력이 발생하고 그 기전력이 커패시턴스 성분과 결합하여 디램의 동작속도가 저하되고 잡음이 증가하는 문제점이 있었다.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 기생 인덕턴스 및 커패시턴스에 의해 발생하는 노이즈를 제거할 수 있도록 한 멀티 디램의 인터페이스장치를 제공함에 그 목적이 있다.

도1은 종래 멀티 디램의 인터페이스장치에 대한 구성을 보인 회로도.

도2는 도1에 있어서, 디램의 출력신호와 비교기(COMP)의 입력신호에 대한 파형도

도3은 본 발명 멀티 디램의 인터페이스장치에 대한 구성을 보인 회로도.

도4는 도3에 있어서, 디램의 출력신호와 비교기의 입력신호에 대한 파형도.

도5는 도3에 있어서, 오픈 스터브 대신 병렬 커패시터를 접속하였을 경우에 대한 디램의 출력신호와 비교기의 입력신호에 대한 파형도.

*****도면의 주요부분에 대한 부호의 설명*****

ST:오픈 스터브 TL:트랜스미션 라인

COMP:비교기

상기와 같은 목적을 달성하기 위한 본 발명은 디램의 출력단과 노드A 사이에 제1 저항을 접속하고, 그 노드A에 버스 터미네이션 전압이 인가된 제2 저항이 접속됨과 아울러 그 노드A와 버스 사이에 오픈 스터브가 접속되며, 상기 노드A는 트랜스미션 라인을 통해 반전단자에 기준전압이 인가된 비교기의 비반전단자에 접속되고, 일측에 버스 터미네이션 전압이 인가된 제3 저항이 상기 비교기의 비반전단자에 접속되어 구성된 것을 특징으로 한다.

이하, 본 발명에 의한 멀티 디램의 인터페이스장치에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.

도2는 본 발명 멀티 디램의 인터페이스장치에 대한 구성을 보인 회로도로서, 이에 도시한 바와 같이 디램의 출력단(DQ)과 노드A 사이에 제1 저항(Rs)을 접속하고, 그 노드A에 버스 터미네이션 전압(VTT)이 인가된 제2 저항(RTT1)이 접속됨과 아울러 그 노드A와 버스(BUS) 사이에 오픈 스터브(ST)가 접속되며, 상기 노드A는 트랜스미션 라인(TL)을 통해 반전단자(-)에 기준전압(VREF)이 인가된 비교기(COMP)의 비반전단자(+)에 접속되고, 일측에 버스 터미네이션 전압(VTT)이 인가된 제3 저항(RTT2)이 상기 비교기(COMP)의 비반전단자(+)에 접속되도록 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.

먼저, 일반적인 동작은 종래와 동일하다. 즉, 디램의 출력신호가 고전위일 경우,그 디램의 출력단(DQ)의 고전위(VDQ=VDDQ-0.43=1.87V라고 가정)와 버스터미네이션 전압('VTT=1.11'라고 가정) 사이의 전압차로 인해 디램의 출력단(DQ)으로부터 버스터미네이션 전압(VTT) 쪽으로 전류(IOH=[VDQ-VTT]/[Rs+RTT])가 흐르게 되는데, 이 전류(IOH)와 저항(Rs)의 곱 만큼의 전압이 디램의 출력단(DQ)의 전압(VDQ)에서 감소되어 그 감소된 전압(VIH=VDQ-IOH·Rs)이 노드A에 인가된다.

그러면, 비교기(COMP)는 상기 노드A에 인가된 전압(VIH)을 트랜스미션 라인(TL)을 통해 입력받아 이를 기준전압(VREF)과 비교하여 그에 따른 비교신호로 메모리를 제어하게 된다.

그러면, 비교기(COMP)는 상기 노드A에 인가된 전압(VIL)을 트랜스미션 라인(TL)을 통해 기준전압(VREF)과 비교하여 그에 따른 비교신호로 메모리를 제어하게 되는데, 이때, 동시에 동작하는 멀티 디램의 출력버퍼의 수가 증가하여 큰 전류가 전원으로부터 흐르게 되는데, 이로 인해 패키지 단자로부터 디램 내부 배선까지의 경로를 통한 인덕턴스성분에 의해 기전력이 발생하고 그 기전력이 커패시턴스 성분과 결합하여 디램의 신호 전달속도가 저하된다.

이에 따라, 본 발명은 상기 노드A와 버스 사이에 그 버스와 동일한 재질의 금속을 이용한 마이크로 스트립 라인인 오픈 스터브(ST)를 접속하여, 그 오픈 스터브(ST)로 비트수가 증가함에 따라 패키지단자로부터 디램 내부 배선의 경로를 통한 잡음성분을 상쇄시키는데, 이러한 일련의 과정을 설명한다.

우선, 노드A에서 오픈 스터브(ST) 방향으로 바라본 저항(Zin)을 구하면 아래의 수식과 같다.

-------------식(1)

여기서,:전파상수

l:오픈 스터브의 길이

:오픈 스터브의 특성 임피던스

이때, 상기 전파상수()는 주파수의 함수이고, 상기 오픈 스터브(ST)에서의 로드 임피던스()는 무한대이므로 상기 식(1)은 아래와 같이 달리 표현할 수 있다.

--------식(2)

여기서, k:비례상수

f:디램의 동작주파수

상기 식(2)에서, 오픈 스터브(ST)의 길이(l)를 조정함으로써 디램의 동작주파수에 의한 저항을 무한대에 가깝게 하며, 높은 주파수(잡음성분)에 대하여는 저항이 0Ω에 근사하므로, 도4와 같이 디램의 출력신호와 비교기(COMP)의 입력신호의 파형이 나타나게 된다.

여기서, 상기 오픈 스터브(ST)의 특성 임피던스는 길이를 감소시켜 증가시킬 수 있고, 또한 오픈 스터브(ST)의 넓이를 감소시킴으로써 증가시킬 수 있다.

이때, 상기와 같이 로우패스 필터 형태의 고주파성분을 상쇄시키는 기능을 상기 노드A에 커패시터를 접속하여서도 구현 가능하나, 이때에는 도5와 같이 디램의 출력신호와 비교기(COMP)의 입력신호의 파형이 나타나게 되므로 주파수의 선택도 및 구현의 용이성 면에서 오픈 스터브를 이용한 것 보다 유리하지 않다.

이상에서 상세히 설명한 바와같이 본 발명은 출력버퍼의 버퍼링의 증가에 따른 패키지 단자로부터 디램 내부 배선의 경로를 통한 잡음성분을 오픈 스터브로 상쇄시키는 효과가 있다.

Claims

디램의 출력단(DQ)과 노드A 사이에 제1 저항(Rs)을 접속하고, 그 노드A에 버스 터미네이션 전압(VTT)이 인가된 제2 저항(RTT1)이 접속됨과 아울러 그 노드A와 버스(BUS) 사이에 그 버스라인과 동일 재질의 금속을 이용한 마이크로스트립라인의오픈 스터브(ST)가 접속되며, 상기 노드A는 트랜스미션 라인(TL)을 통해 반전단자(-)에 기준전압(VREF)이 인가된 비교기(COMP)의 비반전단자(+)에 접속되고, 일측에 버스 터미네이션 전압(VTT)이 인가된 제3 저항(RTT2)이 상기 비교기(COMP)의 비반전단자(+)에 접속되어 구성된 것을 특징으로 하는 멀티 디램의 인터페이스장치.
제1 항에 있어서, 오픈 스터브(ST)는 길이가 감소됨에 따라 특성 임피던스가 증가되는 것을 특징으로 하는 멀티 디램의 인터페이스장치.
제1 항에 있어서, 오픈 스터브(ST)는 넓이가 줄어지게 됨에 따라 특성 임피던스가 증가되는 것을 특징으로 하는 멀티 디램의 인터페이스장치.
삭제