JP4089799B2 - 波形生成回路 - Google Patents
波形生成回路 Download PDFInfo
- Publication number
- JP4089799B2 JP4089799B2 JP22724498A JP22724498A JP4089799B2 JP 4089799 B2 JP4089799 B2 JP 4089799B2 JP 22724498 A JP22724498 A JP 22724498A JP 22724498 A JP22724498 A JP 22724498A JP 4089799 B2 JP4089799 B2 JP 4089799B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- capacitive element
- capacitor
- conductive
- supply point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、出力波形が規定のものとなるように波形生成を行なうための回路に係わり、特に、パルス信号等の伝送を行なうための装置に適用して好適な波形生成回路に関する。
【０００２】
【従来の技術】
パルス信号を送信するための装置において、その送出パルスの波形が細かく規定されたものがあり、例えば図１２に示す例では、点線で図示した規定ラインａと規定ラインｂとで規定された電圧幅を守るようにした送出パルス（実線で示す規定内波形）を生成しなければならない。
【０００３】
これは、信号伝送用のケーブルの損失等の影響によって波形が所望のもの以外のものとなってしまうため、送信波形を予めオーバーシュート等を付加するようにして送信する必要があるためである。従来では、Ｄ／Ａ変換器を用いてこのような波形生成を行っていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、このようなオーバーシュートを付加したものを送信するため、これをＤ／Ａ変換器でデジタル・アナログ変換した場合、送信するパルスより充分高速に動作するＤ／Ａ変換器でない場合、送信される波形形状が階段状になってしまい（図１３参照）、これを滑らかにするためには、通常その周波数がかなり高い送信パルス周波数よりも、さらに高い周波数のクロックで動作するＤ／Ａ変換器を用いる必要があり、送信回路系が複雑になると共に消費電流も増加するといった問題があった。
【０００５】
本発明は、このような従来の課題を解決するために創作されたもので、その目的は、高い周波数のクロックや高い周波数の制御を必要とせずに、滑らかな受信波形を得られるようにした回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発明は、第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第１の容量素子と、
第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第２の容量素子と、
基準電圧供給点と前記第１の容量素子の第２端子とを導通または非導通とするための第１のスイッチと、
前記第１の容量素子の第２端子と前記第２の容量素子の第２端子とを導通または非導通とするための第２のスイッチと、
前記第２の容量素子の第２端子に接続される電流源と、を含み、
前記基準電圧供給点と前記第１の容量素子の第２端子とが導通であり、前記第１の容量素子の第２端子と前記第２の容量素子の第２端子とが非導通であるときに、前記第１の容量素子に電荷を蓄積し、
前記基準電圧供給点と前記第１の容量素子の第２端子とが非導通であり、前記第１の容量素子の第２端子と前記第２の容量素子の第２端子とが導通であるときに、前記第１の容量素子に蓄積された電荷を前記第１及び第２の容量素子に分配し、且つ前記電流源が前記第１及び第２の容量素子に分配された電荷を放出することを特徴とする波形生成回路である。
【０００７】
前記所定電圧としては、例えば接地電圧を採用すれば良い。この発明によれば、第１のスイッチによって基準電圧供給点と第１の容量素子の第２端子とが導通状態とされていると第１の容量素子には電圧が充電されてその第２端子の電圧が高くなり、次いで、第１のスイッチの動作によって基準電圧供給点と第１の容量素子の第２端子とが非導通である時に、第２のスイッチが第１及び第２の容量素子の第２端子同士を導通すると、第１の容量素子の電荷が第１の容量素子と第２の容量素子とに分配され、電流源によって電荷が放出されて、徐々に第１及び第２の容量素子の第２端子の電圧が減少するので、従来のような階段状の電圧とは異なる滑らかな波形が得られると共に、第２の容量素子を用いて電圧波形をより細かく調整することが可能となる。
【００１０】
また、請求項２に係る発明は、請求項１において、
前記電流源は、所定のタイミングで放出電流量を変更することを特徴とする。
この発明によれば、電流源が所定のタイミングで放出電流量を変更するので、放出電流量を調整して電圧波形をより細かく調整することが可能となる。
【００１１】
また、請求項３に係る発明は、請求項１または２において、
第１端子及び第２端子を有し、その第１端子の前記所定電圧が印加され、その第２端子に前記第２の容量素子の第２端子が接続され、前記第２のスイッチが前記第１の容量素子の第２端子と前記第２の容量素子の第２端子とを導通した後の所定のタイミングで閉状態となる第３のスイッチを備えたことを特徴とする。
【００１２】
この発明によれば、第３のスイッチが所定のタイミングで閉状態となるので、出力波形電圧を所定電圧まで降下させることができる。
さらに、請求項４に係る発明は、第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第１の容量素子と、
第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第２の容量素子と、
第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第３の容量素子と、
第１の基準電圧供給点と前記第１の容量素子の第２端子とを導通または非導通とするための第１のスイッチと、
前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とを導通または非導通とするための第２のスイッチと、
前記第１の基準電圧供給点と前記第２の容量素子の第２端子とを導通または非導通とするための第３のスイッチと、
前記第２の容量素子の第２端子と前記第３の容量素子の第２端子とを導通または非導通とするための第４のスイッチと、
前記第３の容量素子の第２端子に接続される第１の電流源と、を含み、
前記第１の基準電圧供給点と前記第１の容量素子の第２端子とが導通であり、前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とが非導通であり、前記第１の基準電圧供給点と前記第２の容量素子の第２端子とが非導通であるときに、前記第１の容量素子の電荷を蓄積する第１の期間と、
前記第１の期間の後であって、前記第１の基準電圧供給点と前記第１の容量素子の第２端子とが非導通であり、前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とが導通であり、前記第１の基準電圧供給点と前記第２の容量素子の第２端子とが非導通であり、前記第２の容量素子の第２端子と前記第３の容量素子の第２端子とが導通であるときに、前記第１の容量素子に蓄積された電荷を前記第１、第２及び第３の容量素子に分配し、且つ前記第１の電流源が前記第１、第２及び第３の容量素子に分配された電荷を放出する第２の期間と、を有することを特徴とする波形生成回路である。
【００１３】
第１の基準電圧供給点と第１の容量素子の第２端子とが導通状態とされていると、第１の容量素子には電圧が充電されてその第２端子の電圧が高くなり、次いで、第１の基準電圧供給点と第１の容量素子の第２端子とが非導通であり、第１の容量素子の第２端子と第３の容量素子の第２端子とが導通であり、第１の基準電圧供給点と第２の容量素子の第２端子とが非導通であり、第２の容量素子の第２端子と第３の容量素子の第２端子とが導通であるときに、第１の容量素子に蓄積された電荷を第１、第２及び第３の容量素子に分配し、第１の電流源によって電荷が放出されて、徐々に第１の容量素子の第２端子の電圧が減少する。
【００１４】
同様に、第１の基準電圧供給点と第２の容量素子の第２端子とが導通状態とされていると、第２の容量素子には電圧が充電されてその第２端子の電圧が高くなり、次いで、第１の基準電圧供給点と第１の容量素子の第２端子とが非導通であり、第１の容量素子の第２端子と第３の容量素子の第２端子とが非導通であり、第１の基準電圧供給点と第２の容量素子の第２端子とが非導通であり、第２の容量素子の第２端子と第３の容量素子の第２端子とが導通であるときに、第２の容量素子に蓄積された電荷を第２及び第３の容量素子に分配し、第１の電流源によって電荷が放出されて、徐々に第２の容量素子の第２端子の電圧が減少するので、電圧の異なる２つの波形が得られ、かつ、従来のような階段状の電圧とは異なる滑らかな波形が得られる。
【００１５】
また、請求項５に係る発明によれば、請求項４において、
前記電流源は、所定のタイミングで放出電流量を変更することを特徴とする。
【００１６】
この発明によれば、制御回路の制御動作によって、所定のタイミングで電流源の放出電流量を変更するので、放出電流量を調整して電圧波形をより細かく調整することが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
図１は、本発明の第１の実施の形態の波形生成回路の回路図である。この波形生成回路は、入力端子を介してその一端に基準電圧（Ｖref ）が供給されているスイッチＡと、このスイッチＡの他端（点ａで図示）にその一端が接続されると共にその他端が接地されているコンデンサＣ１と、このコンデンサＣ１の一端にその一端が接続されているスイッチＢと、このスイッチＢの他端（点ｂで図示）にその一端が接続されると共にその他端が接地されているスイッチＣと、スイッチＢとスイッチＣとの接続点にその一端が接続されると共にその他端が接地されているコンデンサＣ２と、このコンデンサＣ２と並列に設けられ、電流量を可変制御可能な電流源１０と、コンデンサＣ２の端子間電圧を入力信号としてこれを所定の増幅率で増幅した信号を出力端子を介して出力する増幅器２０と、各スイッチＡ、Ｂ、Ｃの開閉制御や電流源１０の電流量の可変制御を行なう制御回路３０とを有している。
【００２０】
各スイッチＡ、Ｂ、Ｃは、制御回路３０からハイレベルの制御信号が供給された時に閉状態（導通状態）となると共に、制御回路３０からローレベルの制御信号が供給された時に開状態（非導通状態）となるように構成されている。
【００２１】
電流源１０は、制御回路３０から制御信号が供給されることによって、その放出電流量をｉ1 からｉ2 に変更するように構成されている。
次に動作を説明する。図２は、この波形生成回路の動作を説明するためのタイミングチャートであり、図３は、この波形生成回路の動作を説明するための説明図であり、図２や図３を参照しつつ、図２に示した▲１▼、▲２▼、▲３▼、▲４▼、▲５▼の順にしたがって動作説明を行なう。
【００２２】
まず、区間▲１▼では、制御回路３０から供給される制御信号によって、スイッチＡはオン（閉状態）、スイッチＢ、スイッチＣはオフ（開状態）となり、この結果、点ａの電圧はＶref となりコンデンサＣ１が充電されるが、出力波形は０のままである。
【００２３】
次に、区間▲２▼では、制御回路３０から供給される制御信号によって、スイッチＡをオンからオフにすると共に、スイッチＢをオフからオンにし、スイッチＣをオフのままとする。この結果、コンデンサＣ１の蓄積電荷がコンデンサＣ１およびコンデンサＣ２に分配されて、点ｂの電圧が（Ｃ１／（Ｃ１＋Ｃ２））・Ｖref まで上昇してこれが増幅器２０で増幅されて出力電圧が高くなるが、電流源１０から流れる電流ｉ1 によりコンデンサの電荷放出が行なわれて徐々に点ｂの電圧が低下して出力電圧が小さくなっていく。
【００２４】
次に、区間▲３▼では、制御回路３０から供給される制御信号によって、スイッチＡ、スイッチＣをオフのままにしておくと共に、スイッチＢをオンのままにしておき、さらに、ｉ2 ＜ｉ1 なる条件を満足する電流ｉ2 が電流源１０から流れるようにする（点Ｄ）。これによって、より徐々に点ｂの電圧を低下させるようにして出力電圧が小さくなっていく。
【００２５】
次に、区間▲４▼では、制御回路３０から供給される制御信号によって、スイッチＡ、スイッチＣをオフからオンにすると共に、スイッチＢをオンからオフにする。この結果、コンデンサＣ１の充電が再度開始されて点ａの電圧がＶref になるが、点ｂの電圧は接地電圧となるので出力電圧は０となる。
【００２６】
そして、区間▲５▼では、スイッチＡをオンのままにすると共に、スイッチＢをオフのままにし、さらに、スイッチＣをオンからオフにするため、点ａの電圧は、Ｖref のままであるとと共に、点ｂの電圧は０（ｖ）となり、先に説明した区間▲１▼と同じ状態になる。以降このような動作を繰り返して行くことによって、コンデンサやスイッチ等の簡素な電子デバイスを用いた回路でも、従来の様な階段状の波形ではなく、規定パターンを満たすことができるような滑らかな波形が得られる。
【００２７】
また、コンデンサｃ２を設けた構成にしているためこの容量を調整することによって、電圧波形をより細かく調整することが可能となると共に、電流源１０が流す電流を可変にしているので、その可変値を適切に調整することでも、電圧波形をより細かく調整することが可能となる。
【００２８】
さらに、スイッチＣを区間▲４▼において、閉状態とすることによって、瞬時に点ｂの電圧を接地電圧まで降下させ、もって出力電圧を瞬時に降下させることができる。
【００２９】
図４は、本発明の第２の実施の形態の波形生成回路の回路図である。
この波形生成回路は、対称的な回路構成を有するＰ側回路１００とＮ側回路２００と制御回路６０とを備えている。
【００３０】
Ｐ側回路１００は、例えば１．６（Ｖ）程度の基準電圧（Ｖref ）が供給される入力端子３３に接続されるスイッチ５１、５３と、スイッチ５１にその一端が接続されると共にその他端が接地されているコンデンサＣ１２p と、スイッチ５３にその一端が接続されると共にその他端が接地されているコンデンサＣ２p と、コンデンサＣ１２p の一端に接続されるスイッチ５２と、コンデンサＣ２p の一端に接続されるスイッチ５４と、両スイッチ５２、５４の接続点と接地点との間に設けられた、スイッチ５９およびコンデンサＣ４p と、ミラー回路部４１と、このミラー回路部４１に電流を供給可能で、この電流が可変制御される可変電流源１１と、ミラー回路部４１の出力を、例えば３倍程度の増幅率で増幅した信号を出力端３１から出力（出力信号：ＯＵＴＰ）するバッファアンプ２１とを有している。ミラー回路部４１は、２つのＮ型ＭＯＳＦＥＴ４１ａ、４１ｂをミラー接続して構成される。
【００３１】
また、Ｎ側回路２００は、例えば１．６（Ｖ）程度の基準電圧（Ｖref ）が供給される入力端子３４に接続されるスイッチ５５、５７と、スイッチ５５にその一端が接続されると共にその他端が接地されているコンデンサＣ１２p と、スイッチ５７にその一端が接続されると共にその他端が接地されているコンデンサＣ２p と、コンデンサＣ１２p の一端に接続されるスイッチ５６と、コンデンサＣ２p の一端に接続されるスイッチ５８と、両スイッチ５６、５８の接続点と接地点との間に設けられた、スイッチ６１およびコンデンサＣ４p と、ミラー回路部４２と、このミラー回路部４２に電流を供給可能で、この電流が可変制御される可変電流源１２と、ミラー回路部４２の出力を、例えば３倍程度の増幅率で増幅した信号を出力端３３から出力（出力信号：ＯＵＴＮ）するバッファアンプ２２とを有している。ミラー回路部４１は、２つのＮ型ＭＯＳＦＥＴ４２ａ、４２ｂをミラー接続して構成される。
【００３２】
制御回路６０は、各スイッチ５１、５２、５３、５４、５５、５６、５７、５８、５９および６１の開閉制御を行なうためのスイッチ制御信号、可変電流源１１、１２の電流制御を行なうための可変電流源制御信号を出力すると共に、送出データ生成用信号であるＤＡＴＡＰ、ＤＡＴＡＮを受信して所定の動作を行なうように構成されていて、その全体動作はメインクロック（ＭＣＬＫ）の供給を受けて行なわれる。
【００３３】
図５は、可変電流源１１（１２）の構成図である。この可変電流源１１（１２）は、電流ｉａを流す電流源１４ａ、電流ｉｂを流す電流源１４ｂ、電流ｉｃを流す電流源１４ｃおよび電流ｉｄを流す電流源１４ｄを有していて、これらの電流源１４ａ〜１４ｄが電流を流す状態にするか、または、電流を流さない状態にするかは、夫々、Ｐ型ＭＯＳＦＥＴ１３ａ、１３ｂ、１３ｃ、１３ｄを、トランジスタ制御信号であるＰＨ１、ＰＨ２、ＰＨ３、ＰＨ４によって導通状態とするか非導通状態とするかが決定される。
【００３４】
なお、スイッチ５１、５８は、信号Ｐ１２がローレベルの時にオンになると共にハイレベルの時にオフとなり、逆に、スイッチ５２、５７は、信号Ｐ１２がハイレベルの時にオンになると共にローレベルの時にオンとなる。
【００３５】
また、スイッチ５３、５６は、信号Ｎ１２がハイレベルの時にオンになると共にローレベルの時にオフとなり、逆に、スイッチ５４、５５は、信号Ｎ１２がローレベルの時にオンになると共にハイレベルの時にオンとなる。
【００３６】
さらに、Ｐ型ＭＯＳＦＥＴ１３ａ、１３ｂ、１３ｃおよび１３ｄの夫々は、信号ＰＨ１、ＰＨ２、ＰＨ３およびＰＨ４がローレベルの時に導通状態となって対応する電流源からの電流放出を可能にすると共に、信号ＰＨ１、ＰＨ２、ＰＨ３およびＰＨ４がハイレベルの時に非導通状態となって対応する電流源からの電流放出を不能にする。また、スイッチ５９は信号Ｐ３４Ｎ１２がハイレベルの時に導通状態になると共に、信号Ｐ３４Ｎ１２がローレベルの時に非導通状態になり、さらに、スイッチ６１は信号Ｎ３４Ｐ１２がハイレベルの時に導通状態になると共に、信号Ｎ３４Ｐ１２がローレベルの時に非導通状態になる。
【００３７】
図６には、第２の実施の形態の波形生成回路の動作を説明するためのタイミングチャートである。最上段のＭＣＬＫからＯＵＴＮまでの信号は今まで説明したものであり、最下段の信号ＯＵＴＰ−ＯＵＴＮは信号ＯＵＴＰから信号ＯＵＴＮを減じた信号である。
【００３８】
以下、図７乃至図１１を参照しつつ、図６の区間▲１▼、▲２▼、▲３▼、▲１▼、▲２▼’、▲３▼’の順にこの実施の形態の波形生成回路の動作について説明する。
まず、区間▲１▼では、制御回路６０から出力される信号Ｐ１２、Ｎ１２、Ｐ３４Ｎ１２、Ｎ３４Ｐ１２はいずれもローレベルであり、また、信号ＰＨ１〜ＰＨ４は順にローレベルからハイレベルになりさらにローレベルとなる。これにより、可変電流源１１、１２からは順次異なる電流値の電流が流れ、この電流がミラー回路部４１、４２を通って接地点に流れる。
【００３９】
また、スイッチ５１、５４、５５、５８が閉状態となって、Ｐ側回路１００とＮ側回路２００のコンデンサＣ１２p が基準電圧によって充電されるが、出力ＯＵＴＰ、ＯＵＴＮは０となる。図７には、点線でこれらの様子を図示している。
【００４０】
次に、区間▲２▼では、ＤＡＴＡＰがハイレベルになって供給される制御回路６０から出力される信号Ｐ１２、Ｎ３４Ｐ１２はハイレベルであり、また、信号Ｎ１２、Ｐ３４Ｎ１２はローレベルであるので、スイッチ５２、５４、５５、５７、６１が閉状態になる。この結果、Ｎ側回路２００においてはＯＵＴＮが０になると共に、Ｐ側回路１００においてはコンデンサＣ１２p の電荷が、コンデンサＣ１２p とコンデンサＣ２p とコンデンサＣ４p に分配されて、このコンデンサＣ４p の両端電圧がバッファアンプ２１で増幅され、図６や図８に図示するように出力電圧（ＯＵＴＰ）が急激に大きくなる。
【００４１】
また、この区間▲２▼においては、信号ＰＨ１がローレベルからハイレベルになってさらにローレベルになると共に、信号ＰＨ２がローレベルからハイレベルになってさらにローレベルになるので、信号ＰＨ１がハイレベルからローレベルになる時点で可変電流源１１、１２から流れ出す電流量が変化する。この電流量の変化が、大きな電流量から小さな電流量に変化するものであれば、電流量変化点後において波形がよりゆるやかに変化するように波形調整を行なうことができる。
【００４２】
図８には、点線でこれらの様子を図示している。
次に、区間▲３▼では、ＤＡＴＡＰがハイレベルになって供給される制御回路６０から出力される信号Ｐ１２、Ｎ１２、Ｎ３４Ｐ１２はローレベルであり、また、信号Ｐ３４Ｎ１２はハイレベルであるので、スイッチ５１、５４、５５、５８、５９が閉状態になる。この結果、Ｐ側回路１００においてはＯＵＴＰが０になると共に、Ｎ側回路２００においてはコンデンサＣ２p に蓄積されていた電荷がコンデンサＣ２p とコンデンサＣ４p に分配されて、このコンデンサＣ４p の両端電圧がバッファアンプ２１で増幅され、図６や図９に図示するように出力電圧（ＯＵＴＮ）が急激に大きくなる。
【００４３】
また、この区間▲３▼においては、信号ＰＨ３がローレベルからハイレベルになってさらにローレベルになると共に、信号ＰＨ４がローレベルからハイレベルになってさらにローレベルになるので、信号ＰＨ３がハイレベルからローレベルになる時点で可変電流源１１、１２から流れ出す電流量が変化する。この電流量の変化が、大きな電流量から小さな電流量に変化するものであれば、電流量変化点後において波形がよりゆるやかに変化するように波形調整を行なうことができる。
【００４４】
そして、最終的にはＯＵＴＮも０になる。この区間の最後に、ＤＡＴＡＰはハイレベルからローレベルに変化する。図９には、点線でこれらの様子を図示している。
【００４５】
次に、再度、第２の実施形態の説明において先に述べた区間▲１▼での動作が繰り返される。即ち、制御回路６０から出力される信号Ｐ１２、Ｎ１２、Ｐ３４Ｎ１２、Ｎ３４Ｐ１２はいずれもローレベルであり、また、信号ＰＨ１〜ＰＨ４は順にローレベルからハイレベルになりさらにローレベルとなる。これにより、可変電流源１１、１２からは順次異なる電流値の電流が流れ、この電流がミラー回路部４１、４２を通って接地点に流れる。
【００４６】
また、スイッチ５１、５４、５５、５８が閉状態となって、Ｐ側回路１００とＮ側回路２００のコンデンサＣ１２p が基準電圧によって充電されるが、出力ＯＵＴＰ、ＯＵＴＮは０となる。
【００４７】
次に、区間▲２▼’では、ＤＡＴＡＮがハイレベルになって供給される制御回路６０から出力される信号Ｐ１２、Ｎ３４Ｐ１２はローレベルであり、また、信号Ｎ１２、Ｐ３４Ｎ１２はハイレベルであるので、スイッチ５１、５３、５６、５８、５９が閉状態になる。この結果、Ｐ側回路１００においてはＯＵＴＰが０になると共に、Ｎ側回路２００においてはコンデンサＣ１２p の電荷が、コンデンサＣ１２p とコンデンサＣ２p とコンデンサＣ４p に分配されて、このコンデンサＣ４p の両端電圧がバッファアンプ２２で増幅され、図６や図１０に図示するように出力電圧（ＯＵＴＮ）が急激に大きくなる。この時、ＯＵＴＰは０である。
【００４８】
また、この区間▲２▼’においては、信号ＰＨ１がローレベルからハイレベルになってさらにローレベルになると共に、信号ＰＨ２がローレベルからハイレベルになってさらにローレベルになるので、信号ＰＨ１がハイレベルからローレベルになる時点で可変電流源１１、１２から流れ出す電流量が変化する。この電流量の変化が、大きな電流量から小さな電流量に変化するものであれば、電流量変化点後において波形がよりゆるやかに変化するように波形調整を行なうことができる。図１０には、点線でこれらの様子を図示している。
【００４９】
次に、区間３’では、ＤＡＴＡＮがハイレベルになって供給される制御回路６０から出力される信号Ｐ１２、Ｎ１２、Ｐ３４Ｎ１２はローレベルであり、また、信号Ｎ３４Ｐ１２はハイレベルであるので、スイッチ５１、５４、５５、５８、６１が閉状態になる。この結果、Ｎ側回路２００においてはＯＵＴＮが０になると共に、Ｐ側回路１００においてはコンデンサＣ２ｐに蓄積されていた電荷がコンデンサＣ２ｐとコンデンサＣ４ｐに分配されて、このコンデンサＣ４ｐの両端電圧がバッファアンプ２２で増幅され、図６や図１１に図示するように出力電圧（ＯＵＴＰ）が急激に大きくなる。
【００５０】
また、この区間▲３▼’においては、信号ＰＨ３がローレベルからハイレベルになってさらにローレベルになると共に、信号ＰＨ４がローレベルからハイレベルになってさらにローレベルになるので、信号ＰＨ３がハイレベルからローレベルになる時点で可変電流源１１、１２から流れ出す電流量が変化する。この電流量の変化が、大きな電流量から小さな電流量に変化するものであれば、電流量変化点後において波形がよりゆるやかに変化するように波形調整を行なうことができる。この区間の最後に、ＤＡＴＡＮはハイレベルからローレベルに変化する。
【００５１】
図１１には、点線でこれらの様子を図示している。以降、このような一連の動作を繰り返すことによって、簡易な回路構成でも、従来のような階段状の電圧とは異なる滑らかな波形が得られる。
【００５２】
また、図６に示すように、出力波形の差分「ＯＵＴＰ−ＯＵＴＮ」は、図１２に示すような伝送規定を満足するような波形となるので、本発明によれば、伝送規定を満足する波形を回路系を複雑にしなくとも得ることができ、しかも回路系の消費電流も小さくて済むという利点も有する。また、容量素子の比を変えることにより、波形の高さを変えることが可能である。
【００５３】
さらに、以上説明してきた本発明の実施の形態の波形生成回路はその総てをＬＳＩ化して製造することが可能であることはもちろんのこと、例えば、その一部である制御回路を、ＣＰＵがプログラムを実行するようにして構成しても良いことは言うまでもない。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、高い周波数のクロックや高い周波数の制御を必要とせずに、滑らかな送信波形を得られるという効果が得られる。
【００５５】
したがって、伝送規定を満足する波形を、回路系を複雑にしなくとも得られ、しかも回路系の消費電流も小さくて済む。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の波形生成回路の回路図である。
【図２】本発明の第１の実施の形態の動作を説明するためのタイミングチャートである。
【図３】本発明の第１の実施の形態の動作を説明するための説明図である。
【図４】本発明の第２の実施の形態の波形生成回路の回路図である。
【図５】本発明の第２の実施の形態の波形生成回路の可変電流源の回路図である。
【図６】本発明の第２の実施の形態の動作を説明するためのタイミングチャートである。
【図７】本発明の第２の実施の形態の動作を説明するための説明図である。
【図８】本発明の第２の実施の形態の動作を説明するための説明図である。
【図９】本発明の第２の実施の形態の動作を説明するための説明図である。
【図１０】本発明の第２の実施の形態の動作を説明するための説明図である。
【図１１】本発明の第２の実施の形態の動作を説明するための説明図である。
【図１２】従来技術の説明図である。
【図１３】従来技術の説明図である。
【符号の説明】
１０ 可変電流源
１１ 可変電流源
１２ 可変電流源
１３ａ Ｐ型ＭＯＳＦＥＴ
１３ｂ Ｐ型ＭＯＳＦＥＴ
１３ｃ Ｐ型ＭＯＳＦＥＴ
１３ｄ Ｐ型ＭＯＳＦＥＴ
１４ａ 電流源
１４ｂ 電流源
１４ｃ 電流源
１４ｄ 電流源
２０ 増幅器
２１ バッファアンプ
２２ バッファアンプ
３０ 制御回路
３１ 出力端子
３２ 出力端子
３３ 入力端子
３４ 入力端子
４１ ミラー回路部
４１ａ Ｎ型ＭＯＳＦＥＴ
４１ｂ Ｎ型ＭＯＳＦＥＴ
４２ ミラー回路部
４２ａ Ｎ型ＭＯＳＦＥＴ
４２ｂ Ｎ型ＭＯＳＦＥＴ
５１ スイッチ
５２ スイッチ
５３ スイッチ
５４ スイッチ
５５ スイッチ
５６ スイッチ
５７ スイッチ
５８ スイッチ
５９ スイッチ
６０ 制御回路
６１ スイッチ
１００ Ｐ側回路
２００ Ｎ側回路
Ｃ１ コンデンサ
Ｃ２ コンデンサ
Ｃ２p コンデンサ
Ｃ４p コンデンサ
Ｃ１２p コンデンサ
【発明の属する技術分野】
本発明は、出力波形が規定のものとなるように波形生成を行なうための回路に係わり、特に、パルス信号等の伝送を行なうための装置に適用して好適な波形生成回路に関する。
【０００２】
【従来の技術】
パルス信号を送信するための装置において、その送出パルスの波形が細かく規定されたものがあり、例えば図１２に示す例では、点線で図示した規定ラインａと規定ラインｂとで規定された電圧幅を守るようにした送出パルス（実線で示す規定内波形）を生成しなければならない。
【０００３】
これは、信号伝送用のケーブルの損失等の影響によって波形が所望のもの以外のものとなってしまうため、送信波形を予めオーバーシュート等を付加するようにして送信する必要があるためである。従来では、Ｄ／Ａ変換器を用いてこのような波形生成を行っていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、このようなオーバーシュートを付加したものを送信するため、これをＤ／Ａ変換器でデジタル・アナログ変換した場合、送信するパルスより充分高速に動作するＤ／Ａ変換器でない場合、送信される波形形状が階段状になってしまい（図１３参照）、これを滑らかにするためには、通常その周波数がかなり高い送信パルス周波数よりも、さらに高い周波数のクロックで動作するＤ／Ａ変換器を用いる必要があり、送信回路系が複雑になると共に消費電流も増加するといった問題があった。
【０００５】
本発明は、このような従来の課題を解決するために創作されたもので、その目的は、高い周波数のクロックや高い周波数の制御を必要とせずに、滑らかな受信波形を得られるようにした回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発明は、第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第１の容量素子と、
第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第２の容量素子と、
基準電圧供給点と前記第１の容量素子の第２端子とを導通または非導通とするための第１のスイッチと、
前記第１の容量素子の第２端子と前記第２の容量素子の第２端子とを導通または非導通とするための第２のスイッチと、
前記第２の容量素子の第２端子に接続される電流源と、を含み、
前記基準電圧供給点と前記第１の容量素子の第２端子とが導通であり、前記第１の容量素子の第２端子と前記第２の容量素子の第２端子とが非導通であるときに、前記第１の容量素子に電荷を蓄積し、
前記基準電圧供給点と前記第１の容量素子の第２端子とが非導通であり、前記第１の容量素子の第２端子と前記第２の容量素子の第２端子とが導通であるときに、前記第１の容量素子に蓄積された電荷を前記第１及び第２の容量素子に分配し、且つ前記電流源が前記第１及び第２の容量素子に分配された電荷を放出することを特徴とする波形生成回路である。
【０００７】
前記所定電圧としては、例えば接地電圧を採用すれば良い。この発明によれば、第１のスイッチによって基準電圧供給点と第１の容量素子の第２端子とが導通状態とされていると第１の容量素子には電圧が充電されてその第２端子の電圧が高くなり、次いで、第１のスイッチの動作によって基準電圧供給点と第１の容量素子の第２端子とが非導通である時に、第２のスイッチが第１及び第２の容量素子の第２端子同士を導通すると、第１の容量素子の電荷が第１の容量素子と第２の容量素子とに分配され、電流源によって電荷が放出されて、徐々に第１及び第２の容量素子の第２端子の電圧が減少するので、従来のような階段状の電圧とは異なる滑らかな波形が得られると共に、第２の容量素子を用いて電圧波形をより細かく調整することが可能となる。
【００１０】
また、請求項２に係る発明は、請求項１において、
前記電流源は、所定のタイミングで放出電流量を変更することを特徴とする。
この発明によれば、電流源が所定のタイミングで放出電流量を変更するので、放出電流量を調整して電圧波形をより細かく調整することが可能となる。
【００１１】
また、請求項３に係る発明は、請求項１または２において、
第１端子及び第２端子を有し、その第１端子の前記所定電圧が印加され、その第２端子に前記第２の容量素子の第２端子が接続され、前記第２のスイッチが前記第１の容量素子の第２端子と前記第２の容量素子の第２端子とを導通した後の所定のタイミングで閉状態となる第３のスイッチを備えたことを特徴とする。
【００１２】
この発明によれば、第３のスイッチが所定のタイミングで閉状態となるので、出力波形電圧を所定電圧まで降下させることができる。
さらに、請求項４に係る発明は、第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第１の容量素子と、
第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第２の容量素子と、
第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第３の容量素子と、
第１の基準電圧供給点と前記第１の容量素子の第２端子とを導通または非導通とするための第１のスイッチと、
前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とを導通または非導通とするための第２のスイッチと、
前記第１の基準電圧供給点と前記第２の容量素子の第２端子とを導通または非導通とするための第３のスイッチと、
前記第２の容量素子の第２端子と前記第３の容量素子の第２端子とを導通または非導通とするための第４のスイッチと、
前記第３の容量素子の第２端子に接続される第１の電流源と、を含み、
前記第１の基準電圧供給点と前記第１の容量素子の第２端子とが導通であり、前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とが非導通であり、前記第１の基準電圧供給点と前記第２の容量素子の第２端子とが非導通であるときに、前記第１の容量素子の電荷を蓄積する第１の期間と、
前記第１の期間の後であって、前記第１の基準電圧供給点と前記第１の容量素子の第２端子とが非導通であり、前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とが導通であり、前記第１の基準電圧供給点と前記第２の容量素子の第２端子とが非導通であり、前記第２の容量素子の第２端子と前記第３の容量素子の第２端子とが導通であるときに、前記第１の容量素子に蓄積された電荷を前記第１、第２及び第３の容量素子に分配し、且つ前記第１の電流源が前記第１、第２及び第３の容量素子に分配された電荷を放出する第２の期間と、を有することを特徴とする波形生成回路である。
【００１３】
第１の基準電圧供給点と第１の容量素子の第２端子とが導通状態とされていると、第１の容量素子には電圧が充電されてその第２端子の電圧が高くなり、次いで、第１の基準電圧供給点と第１の容量素子の第２端子とが非導通であり、第１の容量素子の第２端子と第３の容量素子の第２端子とが導通であり、第１の基準電圧供給点と第２の容量素子の第２端子とが非導通であり、第２の容量素子の第２端子と第３の容量素子の第２端子とが導通であるときに、第１の容量素子に蓄積された電荷を第１、第２及び第３の容量素子に分配し、第１の電流源によって電荷が放出されて、徐々に第１の容量素子の第２端子の電圧が減少する。
【００１４】
同様に、第１の基準電圧供給点と第２の容量素子の第２端子とが導通状態とされていると、第２の容量素子には電圧が充電されてその第２端子の電圧が高くなり、次いで、第１の基準電圧供給点と第１の容量素子の第２端子とが非導通であり、第１の容量素子の第２端子と第３の容量素子の第２端子とが非導通であり、第１の基準電圧供給点と第２の容量素子の第２端子とが非導通であり、第２の容量素子の第２端子と第３の容量素子の第２端子とが導通であるときに、第２の容量素子に蓄積された電荷を第２及び第３の容量素子に分配し、第１の電流源によって電荷が放出されて、徐々に第２の容量素子の第２端子の電圧が減少するので、電圧の異なる２つの波形が得られ、かつ、従来のような階段状の電圧とは異なる滑らかな波形が得られる。
【００１５】
また、請求項５に係る発明によれば、請求項４において、
前記電流源は、所定のタイミングで放出電流量を変更することを特徴とする。
【００１６】
この発明によれば、制御回路の制御動作によって、所定のタイミングで電流源の放出電流量を変更するので、放出電流量を調整して電圧波形をより細かく調整することが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
図１は、本発明の第１の実施の形態の波形生成回路の回路図である。この波形生成回路は、入力端子を介してその一端に基準電圧（Ｖref ）が供給されているスイッチＡと、このスイッチＡの他端（点ａで図示）にその一端が接続されると共にその他端が接地されているコンデンサＣ１と、このコンデンサＣ１の一端にその一端が接続されているスイッチＢと、このスイッチＢの他端（点ｂで図示）にその一端が接続されると共にその他端が接地されているスイッチＣと、スイッチＢとスイッチＣとの接続点にその一端が接続されると共にその他端が接地されているコンデンサＣ２と、このコンデンサＣ２と並列に設けられ、電流量を可変制御可能な電流源１０と、コンデンサＣ２の端子間電圧を入力信号としてこれを所定の増幅率で増幅した信号を出力端子を介して出力する増幅器２０と、各スイッチＡ、Ｂ、Ｃの開閉制御や電流源１０の電流量の可変制御を行なう制御回路３０とを有している。
【００２０】
各スイッチＡ、Ｂ、Ｃは、制御回路３０からハイレベルの制御信号が供給された時に閉状態（導通状態）となると共に、制御回路３０からローレベルの制御信号が供給された時に開状態（非導通状態）となるように構成されている。
【００２１】
電流源１０は、制御回路３０から制御信号が供給されることによって、その放出電流量をｉ1 からｉ2 に変更するように構成されている。
次に動作を説明する。図２は、この波形生成回路の動作を説明するためのタイミングチャートであり、図３は、この波形生成回路の動作を説明するための説明図であり、図２や図３を参照しつつ、図２に示した▲１▼、▲２▼、▲３▼、▲４▼、▲５▼の順にしたがって動作説明を行なう。
【００２２】
まず、区間▲１▼では、制御回路３０から供給される制御信号によって、スイッチＡはオン（閉状態）、スイッチＢ、スイッチＣはオフ（開状態）となり、この結果、点ａの電圧はＶref となりコンデンサＣ１が充電されるが、出力波形は０のままである。
【００２３】
次に、区間▲２▼では、制御回路３０から供給される制御信号によって、スイッチＡをオンからオフにすると共に、スイッチＢをオフからオンにし、スイッチＣをオフのままとする。この結果、コンデンサＣ１の蓄積電荷がコンデンサＣ１およびコンデンサＣ２に分配されて、点ｂの電圧が（Ｃ１／（Ｃ１＋Ｃ２））・Ｖref まで上昇してこれが増幅器２０で増幅されて出力電圧が高くなるが、電流源１０から流れる電流ｉ1 によりコンデンサの電荷放出が行なわれて徐々に点ｂの電圧が低下して出力電圧が小さくなっていく。
【００２４】
次に、区間▲３▼では、制御回路３０から供給される制御信号によって、スイッチＡ、スイッチＣをオフのままにしておくと共に、スイッチＢをオンのままにしておき、さらに、ｉ2 ＜ｉ1 なる条件を満足する電流ｉ2 が電流源１０から流れるようにする（点Ｄ）。これによって、より徐々に点ｂの電圧を低下させるようにして出力電圧が小さくなっていく。
【００２５】
次に、区間▲４▼では、制御回路３０から供給される制御信号によって、スイッチＡ、スイッチＣをオフからオンにすると共に、スイッチＢをオンからオフにする。この結果、コンデンサＣ１の充電が再度開始されて点ａの電圧がＶref になるが、点ｂの電圧は接地電圧となるので出力電圧は０となる。
【００２６】
そして、区間▲５▼では、スイッチＡをオンのままにすると共に、スイッチＢをオフのままにし、さらに、スイッチＣをオンからオフにするため、点ａの電圧は、Ｖref のままであるとと共に、点ｂの電圧は０（ｖ）となり、先に説明した区間▲１▼と同じ状態になる。以降このような動作を繰り返して行くことによって、コンデンサやスイッチ等の簡素な電子デバイスを用いた回路でも、従来の様な階段状の波形ではなく、規定パターンを満たすことができるような滑らかな波形が得られる。
【００２７】
また、コンデンサｃ２を設けた構成にしているためこの容量を調整することによって、電圧波形をより細かく調整することが可能となると共に、電流源１０が流す電流を可変にしているので、その可変値を適切に調整することでも、電圧波形をより細かく調整することが可能となる。
【００２８】
さらに、スイッチＣを区間▲４▼において、閉状態とすることによって、瞬時に点ｂの電圧を接地電圧まで降下させ、もって出力電圧を瞬時に降下させることができる。
【００２９】
図４は、本発明の第２の実施の形態の波形生成回路の回路図である。
この波形生成回路は、対称的な回路構成を有するＰ側回路１００とＮ側回路２００と制御回路６０とを備えている。
【００３０】
Ｐ側回路１００は、例えば１．６（Ｖ）程度の基準電圧（Ｖref ）が供給される入力端子３３に接続されるスイッチ５１、５３と、スイッチ５１にその一端が接続されると共にその他端が接地されているコンデンサＣ１２p と、スイッチ５３にその一端が接続されると共にその他端が接地されているコンデンサＣ２p と、コンデンサＣ１２p の一端に接続されるスイッチ５２と、コンデンサＣ２p の一端に接続されるスイッチ５４と、両スイッチ５２、５４の接続点と接地点との間に設けられた、スイッチ５９およびコンデンサＣ４p と、ミラー回路部４１と、このミラー回路部４１に電流を供給可能で、この電流が可変制御される可変電流源１１と、ミラー回路部４１の出力を、例えば３倍程度の増幅率で増幅した信号を出力端３１から出力（出力信号：ＯＵＴＰ）するバッファアンプ２１とを有している。ミラー回路部４１は、２つのＮ型ＭＯＳＦＥＴ４１ａ、４１ｂをミラー接続して構成される。
【００３１】
また、Ｎ側回路２００は、例えば１．６（Ｖ）程度の基準電圧（Ｖref ）が供給される入力端子３４に接続されるスイッチ５５、５７と、スイッチ５５にその一端が接続されると共にその他端が接地されているコンデンサＣ１２p と、スイッチ５７にその一端が接続されると共にその他端が接地されているコンデンサＣ２p と、コンデンサＣ１２p の一端に接続されるスイッチ５６と、コンデンサＣ２p の一端に接続されるスイッチ５８と、両スイッチ５６、５８の接続点と接地点との間に設けられた、スイッチ６１およびコンデンサＣ４p と、ミラー回路部４２と、このミラー回路部４２に電流を供給可能で、この電流が可変制御される可変電流源１２と、ミラー回路部４２の出力を、例えば３倍程度の増幅率で増幅した信号を出力端３３から出力（出力信号：ＯＵＴＮ）するバッファアンプ２２とを有している。ミラー回路部４１は、２つのＮ型ＭＯＳＦＥＴ４２ａ、４２ｂをミラー接続して構成される。
【００３２】
制御回路６０は、各スイッチ５１、５２、５３、５４、５５、５６、５７、５８、５９および６１の開閉制御を行なうためのスイッチ制御信号、可変電流源１１、１２の電流制御を行なうための可変電流源制御信号を出力すると共に、送出データ生成用信号であるＤＡＴＡＰ、ＤＡＴＡＮを受信して所定の動作を行なうように構成されていて、その全体動作はメインクロック（ＭＣＬＫ）の供給を受けて行なわれる。
【００３３】
図５は、可変電流源１１（１２）の構成図である。この可変電流源１１（１２）は、電流ｉａを流す電流源１４ａ、電流ｉｂを流す電流源１４ｂ、電流ｉｃを流す電流源１４ｃおよび電流ｉｄを流す電流源１４ｄを有していて、これらの電流源１４ａ〜１４ｄが電流を流す状態にするか、または、電流を流さない状態にするかは、夫々、Ｐ型ＭＯＳＦＥＴ１３ａ、１３ｂ、１３ｃ、１３ｄを、トランジスタ制御信号であるＰＨ１、ＰＨ２、ＰＨ３、ＰＨ４によって導通状態とするか非導通状態とするかが決定される。
【００３４】
なお、スイッチ５１、５８は、信号Ｐ１２がローレベルの時にオンになると共にハイレベルの時にオフとなり、逆に、スイッチ５２、５７は、信号Ｐ１２がハイレベルの時にオンになると共にローレベルの時にオンとなる。
【００３５】
また、スイッチ５３、５６は、信号Ｎ１２がハイレベルの時にオンになると共にローレベルの時にオフとなり、逆に、スイッチ５４、５５は、信号Ｎ１２がローレベルの時にオンになると共にハイレベルの時にオンとなる。
【００３６】
さらに、Ｐ型ＭＯＳＦＥＴ１３ａ、１３ｂ、１３ｃおよび１３ｄの夫々は、信号ＰＨ１、ＰＨ２、ＰＨ３およびＰＨ４がローレベルの時に導通状態となって対応する電流源からの電流放出を可能にすると共に、信号ＰＨ１、ＰＨ２、ＰＨ３およびＰＨ４がハイレベルの時に非導通状態となって対応する電流源からの電流放出を不能にする。また、スイッチ５９は信号Ｐ３４Ｎ１２がハイレベルの時に導通状態になると共に、信号Ｐ３４Ｎ１２がローレベルの時に非導通状態になり、さらに、スイッチ６１は信号Ｎ３４Ｐ１２がハイレベルの時に導通状態になると共に、信号Ｎ３４Ｐ１２がローレベルの時に非導通状態になる。
【００３７】
図６には、第２の実施の形態の波形生成回路の動作を説明するためのタイミングチャートである。最上段のＭＣＬＫからＯＵＴＮまでの信号は今まで説明したものであり、最下段の信号ＯＵＴＰ−ＯＵＴＮは信号ＯＵＴＰから信号ＯＵＴＮを減じた信号である。
【００３８】
以下、図７乃至図１１を参照しつつ、図６の区間▲１▼、▲２▼、▲３▼、▲１▼、▲２▼’、▲３▼’の順にこの実施の形態の波形生成回路の動作について説明する。
まず、区間▲１▼では、制御回路６０から出力される信号Ｐ１２、Ｎ１２、Ｐ３４Ｎ１２、Ｎ３４Ｐ１２はいずれもローレベルであり、また、信号ＰＨ１〜ＰＨ４は順にローレベルからハイレベルになりさらにローレベルとなる。これにより、可変電流源１１、１２からは順次異なる電流値の電流が流れ、この電流がミラー回路部４１、４２を通って接地点に流れる。
【００３９】
また、スイッチ５１、５４、５５、５８が閉状態となって、Ｐ側回路１００とＮ側回路２００のコンデンサＣ１２p が基準電圧によって充電されるが、出力ＯＵＴＰ、ＯＵＴＮは０となる。図７には、点線でこれらの様子を図示している。
【００４０】
次に、区間▲２▼では、ＤＡＴＡＰがハイレベルになって供給される制御回路６０から出力される信号Ｐ１２、Ｎ３４Ｐ１２はハイレベルであり、また、信号Ｎ１２、Ｐ３４Ｎ１２はローレベルであるので、スイッチ５２、５４、５５、５７、６１が閉状態になる。この結果、Ｎ側回路２００においてはＯＵＴＮが０になると共に、Ｐ側回路１００においてはコンデンサＣ１２p の電荷が、コンデンサＣ１２p とコンデンサＣ２p とコンデンサＣ４p に分配されて、このコンデンサＣ４p の両端電圧がバッファアンプ２１で増幅され、図６や図８に図示するように出力電圧（ＯＵＴＰ）が急激に大きくなる。
【００４１】
また、この区間▲２▼においては、信号ＰＨ１がローレベルからハイレベルになってさらにローレベルになると共に、信号ＰＨ２がローレベルからハイレベルになってさらにローレベルになるので、信号ＰＨ１がハイレベルからローレベルになる時点で可変電流源１１、１２から流れ出す電流量が変化する。この電流量の変化が、大きな電流量から小さな電流量に変化するものであれば、電流量変化点後において波形がよりゆるやかに変化するように波形調整を行なうことができる。
【００４２】
図８には、点線でこれらの様子を図示している。
次に、区間▲３▼では、ＤＡＴＡＰがハイレベルになって供給される制御回路６０から出力される信号Ｐ１２、Ｎ１２、Ｎ３４Ｐ１２はローレベルであり、また、信号Ｐ３４Ｎ１２はハイレベルであるので、スイッチ５１、５４、５５、５８、５９が閉状態になる。この結果、Ｐ側回路１００においてはＯＵＴＰが０になると共に、Ｎ側回路２００においてはコンデンサＣ２p に蓄積されていた電荷がコンデンサＣ２p とコンデンサＣ４p に分配されて、このコンデンサＣ４p の両端電圧がバッファアンプ２１で増幅され、図６や図９に図示するように出力電圧（ＯＵＴＮ）が急激に大きくなる。
【００４３】
また、この区間▲３▼においては、信号ＰＨ３がローレベルからハイレベルになってさらにローレベルになると共に、信号ＰＨ４がローレベルからハイレベルになってさらにローレベルになるので、信号ＰＨ３がハイレベルからローレベルになる時点で可変電流源１１、１２から流れ出す電流量が変化する。この電流量の変化が、大きな電流量から小さな電流量に変化するものであれば、電流量変化点後において波形がよりゆるやかに変化するように波形調整を行なうことができる。
【００４４】
そして、最終的にはＯＵＴＮも０になる。この区間の最後に、ＤＡＴＡＰはハイレベルからローレベルに変化する。図９には、点線でこれらの様子を図示している。
【００４５】
次に、再度、第２の実施形態の説明において先に述べた区間▲１▼での動作が繰り返される。即ち、制御回路６０から出力される信号Ｐ１２、Ｎ１２、Ｐ３４Ｎ１２、Ｎ３４Ｐ１２はいずれもローレベルであり、また、信号ＰＨ１〜ＰＨ４は順にローレベルからハイレベルになりさらにローレベルとなる。これにより、可変電流源１１、１２からは順次異なる電流値の電流が流れ、この電流がミラー回路部４１、４２を通って接地点に流れる。
【００４６】
また、スイッチ５１、５４、５５、５８が閉状態となって、Ｐ側回路１００とＮ側回路２００のコンデンサＣ１２p が基準電圧によって充電されるが、出力ＯＵＴＰ、ＯＵＴＮは０となる。
【００４７】
次に、区間▲２▼’では、ＤＡＴＡＮがハイレベルになって供給される制御回路６０から出力される信号Ｐ１２、Ｎ３４Ｐ１２はローレベルであり、また、信号Ｎ１２、Ｐ３４Ｎ１２はハイレベルであるので、スイッチ５１、５３、５６、５８、５９が閉状態になる。この結果、Ｐ側回路１００においてはＯＵＴＰが０になると共に、Ｎ側回路２００においてはコンデンサＣ１２p の電荷が、コンデンサＣ１２p とコンデンサＣ２p とコンデンサＣ４p に分配されて、このコンデンサＣ４p の両端電圧がバッファアンプ２２で増幅され、図６や図１０に図示するように出力電圧（ＯＵＴＮ）が急激に大きくなる。この時、ＯＵＴＰは０である。
【００４８】
また、この区間▲２▼’においては、信号ＰＨ１がローレベルからハイレベルになってさらにローレベルになると共に、信号ＰＨ２がローレベルからハイレベルになってさらにローレベルになるので、信号ＰＨ１がハイレベルからローレベルになる時点で可変電流源１１、１２から流れ出す電流量が変化する。この電流量の変化が、大きな電流量から小さな電流量に変化するものであれば、電流量変化点後において波形がよりゆるやかに変化するように波形調整を行なうことができる。図１０には、点線でこれらの様子を図示している。
【００４９】
次に、区間３’では、ＤＡＴＡＮがハイレベルになって供給される制御回路６０から出力される信号Ｐ１２、Ｎ１２、Ｐ３４Ｎ１２はローレベルであり、また、信号Ｎ３４Ｐ１２はハイレベルであるので、スイッチ５１、５４、５５、５８、６１が閉状態になる。この結果、Ｎ側回路２００においてはＯＵＴＮが０になると共に、Ｐ側回路１００においてはコンデンサＣ２ｐに蓄積されていた電荷がコンデンサＣ２ｐとコンデンサＣ４ｐに分配されて、このコンデンサＣ４ｐの両端電圧がバッファアンプ２２で増幅され、図６や図１１に図示するように出力電圧（ＯＵＴＰ）が急激に大きくなる。
【００５０】
また、この区間▲３▼’においては、信号ＰＨ３がローレベルからハイレベルになってさらにローレベルになると共に、信号ＰＨ４がローレベルからハイレベルになってさらにローレベルになるので、信号ＰＨ３がハイレベルからローレベルになる時点で可変電流源１１、１２から流れ出す電流量が変化する。この電流量の変化が、大きな電流量から小さな電流量に変化するものであれば、電流量変化点後において波形がよりゆるやかに変化するように波形調整を行なうことができる。この区間の最後に、ＤＡＴＡＮはハイレベルからローレベルに変化する。
【００５１】
図１１には、点線でこれらの様子を図示している。以降、このような一連の動作を繰り返すことによって、簡易な回路構成でも、従来のような階段状の電圧とは異なる滑らかな波形が得られる。
【００５２】
また、図６に示すように、出力波形の差分「ＯＵＴＰ−ＯＵＴＮ」は、図１２に示すような伝送規定を満足するような波形となるので、本発明によれば、伝送規定を満足する波形を回路系を複雑にしなくとも得ることができ、しかも回路系の消費電流も小さくて済むという利点も有する。また、容量素子の比を変えることにより、波形の高さを変えることが可能である。
【００５３】
さらに、以上説明してきた本発明の実施の形態の波形生成回路はその総てをＬＳＩ化して製造することが可能であることはもちろんのこと、例えば、その一部である制御回路を、ＣＰＵがプログラムを実行するようにして構成しても良いことは言うまでもない。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、高い周波数のクロックや高い周波数の制御を必要とせずに、滑らかな送信波形を得られるという効果が得られる。
【００５５】
したがって、伝送規定を満足する波形を、回路系を複雑にしなくとも得られ、しかも回路系の消費電流も小さくて済む。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の波形生成回路の回路図である。
【図２】本発明の第１の実施の形態の動作を説明するためのタイミングチャートである。
【図３】本発明の第１の実施の形態の動作を説明するための説明図である。
【図４】本発明の第２の実施の形態の波形生成回路の回路図である。
【図５】本発明の第２の実施の形態の波形生成回路の可変電流源の回路図である。
【図６】本発明の第２の実施の形態の動作を説明するためのタイミングチャートである。
【図７】本発明の第２の実施の形態の動作を説明するための説明図である。
【図８】本発明の第２の実施の形態の動作を説明するための説明図である。
【図９】本発明の第２の実施の形態の動作を説明するための説明図である。
【図１０】本発明の第２の実施の形態の動作を説明するための説明図である。
【図１１】本発明の第２の実施の形態の動作を説明するための説明図である。
【図１２】従来技術の説明図である。
【図１３】従来技術の説明図である。
【符号の説明】
１０ 可変電流源
１１ 可変電流源
１２ 可変電流源
１３ａ Ｐ型ＭＯＳＦＥＴ
１３ｂ Ｐ型ＭＯＳＦＥＴ
１３ｃ Ｐ型ＭＯＳＦＥＴ
１３ｄ Ｐ型ＭＯＳＦＥＴ
１４ａ 電流源
１４ｂ 電流源
１４ｃ 電流源
１４ｄ 電流源
２０ 増幅器
２１ バッファアンプ
２２ バッファアンプ
３０ 制御回路
３１ 出力端子
３２ 出力端子
３３ 入力端子
３４ 入力端子
４１ ミラー回路部
４１ａ Ｎ型ＭＯＳＦＥＴ
４１ｂ Ｎ型ＭＯＳＦＥＴ
４２ ミラー回路部
４２ａ Ｎ型ＭＯＳＦＥＴ
４２ｂ Ｎ型ＭＯＳＦＥＴ
５１ スイッチ
５２ スイッチ
５３ スイッチ
５４ スイッチ
５５ スイッチ
５６ スイッチ
５７ スイッチ
５８ スイッチ
５９ スイッチ
６０ 制御回路
６１ スイッチ
１００ Ｐ側回路
２００ Ｎ側回路
Ｃ１ コンデンサ
Ｃ２ コンデンサ
Ｃ２p コンデンサ
Ｃ４p コンデンサ
Ｃ１２p コンデンサ
Claims (9)
- 第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第１の容量素子と、
第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第２の容量素子と、
基準電圧供給点と前記第１の容量素子の第２端子とを導通または非導通とするための第１のスイッチと、
前記第１の容量素子の第２端子と前記第２の容量素子の第２端子とを導通または非導通とするための第２のスイッチと、
前記第２の容量素子の第２端子に接続される電流源と、を含み、
前記基準電圧供給点と前記第１の容量素子の第２端子とが導通であり、前記第１の容量素子の第２端子と前記第２の容量素子の第２端子とが非導通であるときに、前記第１の容量素子に電荷を蓄積し、
前記基準電圧供給点と前記第１の容量素子の第２端子とが非導通であり、前記第１の容量素子の第２端子と前記第２の容量素子の第２端子とが導通であるときに、前記第１の容量素子に蓄積された電荷を前記第１及び第２の容量素子に分配し、且つ前記電流源が前記第１及び第２の容量素子に分配された電荷を放出することを特徴とする波形生成回路。 - 請求項１において、
前記電流源は、所定のタイミングで放出電流量を変更することを特徴とする波形生成回路。 - 請求項１または２において、
第１端子及び第２端子を有し、その第１端子の前記所定電圧が印加され、その第２端子に前記第２の容量素子の第２端子が接続され、前記第２のスイッチが前記第１の容量素子の第２端子と前記第２の容量素子の第２端子とを導通した後の所定のタイミングで閉状態となる第３のスイッチを備えたことを特徴とする波形生成回路。 - 第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第１の容量素子と、
第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第２の容量素子と、
第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第３の容量素子と、
第１の基準電圧供給点と前記第１の容量素子の第２端子とを導通または非導通とするための第１のスイッチと、
前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とを導通または非導通とするための第２のスイッチと、
前記第１の基準電圧供給点と前記第２の容量素子の第２端子とを導通または非導通とするための第３のスイッチと、
前記第２の容量素子の第２端子と前記第３の容量素子の第２端子とを導通または非導通とするための第４のスイッチと、
前記第３の容量素子の第２端子に接続される第１の電流源と、を含み、
前記第１の基準電圧供給点と前記第１の容量素子の第２端子とが導通であり、前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とが非導通であり、前記第１の基準電圧供給点と前記第２の容量素子の第２端子とが非導通であるときに、前記第１の容量素子の電荷を蓄積する第１の期間と、
前記第１の期間の後であって、前記第１の基準電圧供給点と前記第１の容量素子の第２端子とが非導通であり、前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とが導通であり、前記第１の基準電圧供給点と前記第２の容量素子の第２端子とが非導通であり、前記第２の容量素子の第２端子と前記第３の容量素子の第２端子とが導通であるときに、前記第１の容量素子に蓄積された電荷を前記第１、第２及び第３の容量素子に分配し、且つ前記第１の電流源が前記第１、第２及び第３の容量素子に分配された電荷を放出する第２の期間と、を有することを特徴とする波形生成回路。 - 請求項４において、
前記第１の電流源は、所定のタイミングで放出電流量を変更することを特徴とする波形生成回路。 - 請求項４または５において、
第１端子及び第２端子を有し、その第１端子に前記所定電圧が印加され、その第２端子に前記第３の容量素子の第２端子が接続され、前記所定電圧の供給点と前記第３の容量素子の第２端子とを導通または非導通とするための第５のスイッチと、を含み、
前記第２の期間の後であって、前記第１の基準電圧供給点と前記第１の容量素子の第２端子とが導通であり、前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とが非導通であり、前記第１の基準電圧供給点と前記第２の容量素子の第２端子とが非導通であり、前記第２の容量素子の第２端子と前記第３の容量素子の第２端子とが導通であるときに、前記所定電圧の供給点と前記第３の容量素子の第２端子とを導通する第３の期間と、を有することを特徴とする波形生成回路。 - 請求項６において、
前記第３の期間の後であって、前記第１の基準電圧供給点と前記第１の容量素子の第２端子とが導通であり、前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とが非導通であり、前記第１の基準電圧供給点と前記第２の容量素子の第２端子とが非導通であるときに、前記第１の容量素子の電荷を蓄積する第４の期間と、
前記第１の基準電圧供給点と前記第１の容量素子の第２端子とが導通であり、前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とが非導通であり、前記第１の基準電圧供給点と前記第２の容量素子の第２端子とが導通であり、前記第２の容量素子の第２端子と前記第３の容量素子の第２端子とが非導通であるときに、更に前記第２の容量素子に電荷を蓄積すると共に、前記所定電圧の供給点と前記第３の容量素子の第２端子とを導通する第５の期間と、
前記第１の基準電圧供給点と前記第１の容量素子の第２端子とが導通であり、前記第１の容量素子の第２端子と前記第３の容量素子の第２端子とが非導通であり、前記第１の基準電圧供給点と前記第２の容量素子の第２端子とが非導通であり、前記第２の容量素子の第２端子と前記第３の容量素子の第２端子とが導通であるときに、前記第２の容量素子に蓄積された電荷を前記第２及び第３の容量素子の分配し、且つ前記第１の電流源が第２及び第２の容量素子に分配された電荷を放出する第６の期間と、を有することを特徴とする波形生成回路。 - 請求項６において、
第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第４の容量素子と、
第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第５の容量素子と、
第１端子及び第２端子を有し、その第１端子に所定電圧が印加される第６の容量素子と、
第２の基準電圧供給点と前記第４の容量素子の第２端子とを導通または非導通とするための第６のスイッチと、
前記第４の容量素子の第２端子と前記第６の容量素子の第２端子とを導通または非導通とするための第７のスイッチと、
前記第２の基準電圧供給点と前記第５の容量素子の第２端子とを導通または非導通とするための第８のスイッチと、
前記第５の容量素子の第２端子と前記第６の容量素子の第２端子とを導通または非導通とするための第９のスイッチと、
前記第６の容量素子の第２端子に接続される第２の電流源と、
第１端子及び第２端子を有し、その第１端子に前記所定電圧が印加され、その第２端子に前記第６の容量素子の第２端子が接続され、前記所定電圧の供給点と前記第６の容量素 子の第２端子とを導通または非導通とするための第１０のスイッチと、を更に含み、
前記第３の容量素子の第２端子の信号から前記第６の容量素子の第２端子の信号を減じた信号を出力信号とする波形生成回路であって、
前記第１の期間に、前記第２の基準電圧供給点と前記第４の容量素子の第２端子とが導通であり、前記第４の容量素子の第２端子と前記第６の容量素子の第２端子とが非導通であり、前記第２の基準電圧供給点と前記第５の容量素子の第２端子とが非導通であるときに、前記第４の容量素子の電荷を蓄積し、
前記第２の期間に、前記第２の基準電圧供給点と前記第４の容量素子の第２端子とが導通であり、前記第４の容量素子の第２端子と前記第６の容量素子の第２端子とが非導通であり、前記第２の基準電圧供給点と前記第５の容量素子の第２端子とが導通であり、前記第５の容量素子の第２端子と前記第６の容量素子の第２端子とが非導通であるときに、更に前記第５の容量素子に電荷を蓄積すると共に、前記所定電圧の供給点と前記第６の容量素子の第２端子とを導通とし、
前記第３の期間に、前記第２の基準電圧供給点と前記第４の容量素子の第２端子とが導通であり、前記第４の容量素子の第２端子と前記第６の容量素子の第２端子とが非導通であり、前記第２の基準電圧供給点と前記第５の容量素子の第２端子とが非導通であり、前記第５の容量素子の第２端子と前記第６の容量素子の第２端子とが導通であるときに、前記第５の容量素子に蓄積された電荷を前記第５及び第６の容量素子に分配し、且つ前記第２の電流源が第５及び第６の容量素子に分配された電荷を放出することを特徴とする波形生成回路。 - 請求項８において、
前記第２の電流源は、所定のタイミングで放出電流量を変更することを特徴とする波形生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22724498A JP4089799B2 (ja) | 1998-08-11 | 1998-08-11 | 波形生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22724498A JP4089799B2 (ja) | 1998-08-11 | 1998-08-11 | 波形生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000059445A JP2000059445A (ja) | 2000-02-25 |
| JP4089799B2 true JP4089799B2 (ja) | 2008-05-28 |
Family
ID=16857785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22724498A Expired - Fee Related JP4089799B2 (ja) | 1998-08-11 | 1998-08-11 | 波形生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4089799B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3726911B2 (ja) * | 2004-05-24 | 2005-12-14 | セイコーエプソン株式会社 | 送信回路、データ転送制御装置及び電子機器 |
| JP3778291B2 (ja) | 2004-05-24 | 2006-05-24 | セイコーエプソン株式会社 | 送信回路、データ転送制御装置及び電子機器 |
| JP5500087B2 (ja) * | 2011-01-18 | 2014-05-21 | ダイキン工業株式会社 | 送信回路及びこれを用いた空調機器 |
-
1998
- 1998-08-11 JP JP22724498A patent/JP4089799B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000059445A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090243655A1 (en) | Current driver suitable for use in a shared bus environment | |
| CN103582853A (zh) | 单端可配置多模式驱动器 | |
| US8102217B2 (en) | Oscillator having feedback path which is capable of supplying reduced voltage potential to oscillation circuit | |
| CN105811941A (zh) | 一种上电复位电路 | |
| JPH08250995A (ja) | 出力回路 | |
| CN103259408A (zh) | 开关电源及实现恒定输出电流的开关电源控制器 | |
| US20080048630A1 (en) | Switching power supply circuit | |
| CN204131395U (zh) | 用于开关转换器的控制电路 | |
| EP2099184B1 (en) | Driver arrangement and signal generation method | |
| JP4237402B2 (ja) | 対称送信ライン駆動用出力バッファ | |
| US9484946B2 (en) | Digital-to-analog converter (DAC), method for operating a DAC and transceiver circuit | |
| US8928421B2 (en) | Control circuit for reducing electromagnetic interference | |
| JP4089799B2 (ja) | 波形生成回路 | |
| US7102405B2 (en) | Pulse-width modulation circuit and switching amplifier using the same | |
| US20210211124A1 (en) | Gate driver | |
| KR20050067215A (ko) | 통신 라인 상의 제어된-형태의 스위치된 신호를 위한송신기 | |
| US10692545B2 (en) | Low power VTT generation mechanism for receiver termination | |
| US6297672B1 (en) | CMOS integrated circuit | |
| US8471601B2 (en) | Single-ended to differential converter | |
| KR20040062646A (ko) | 향상된 제어 회로를 포함하는 출력 드라이버 | |
| CN208190618U (zh) | 电路 | |
| US7643808B2 (en) | Device and method for mixing circuits | |
| EP1435712A1 (en) | Transmitter for transmitting a shape-controlled signal over a communication line | |
| JPH0563523A (ja) | 波形発生装置 | |
| CN116401192B (zh) | 一种检测电路及终端设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |