JP2000059445A - 波形生成回路 - Google Patents
波形生成回路Info
- Publication number
- JP2000059445A JP2000059445A JP10227244A JP22724498A JP2000059445A JP 2000059445 A JP2000059445 A JP 2000059445A JP 10227244 A JP10227244 A JP 10227244A JP 22724498 A JP22724498 A JP 22724498A JP 2000059445 A JP2000059445 A JP 2000059445A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- capacitor
- conductive
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】高い周波数のクロックや高い周波数の制御を必
要とせずに、滑らかな送信波形を得られるようにする。 【解決手段】基準電圧Ｖref が供給されているスイッチ
Ａと、このスイッチＡの他端にその一端が接続されると
共にその他端が接地されているコンデンサＣ１と、この
コンデンサＣ１の一端にその一端が接続されているスイ
ッチＢと、このスイッチＢの他端にその一端が接続され
ると共にその他端が接地されているスイッチＣと、スイ
ッチＢとＣとの接続点にその一端が接続されると共にそ
の他端が接地されているコンデンサＣ２と、電流量を可
変制御可能な電流源１０と、増幅器２０と、各スイッチ
の開閉制御や電流源１０の可変電流量制御を行なう制御
回路３０とを有している。
要とせずに、滑らかな送信波形を得られるようにする。 【解決手段】基準電圧Ｖref が供給されているスイッチ
Ａと、このスイッチＡの他端にその一端が接続されると
共にその他端が接地されているコンデンサＣ１と、この
コンデンサＣ１の一端にその一端が接続されているスイ
ッチＢと、このスイッチＢの他端にその一端が接続され
ると共にその他端が接地されているスイッチＣと、スイ
ッチＢとＣとの接続点にその一端が接続されると共にそ
の他端が接地されているコンデンサＣ２と、電流量を可
変制御可能な電流源１０と、増幅器２０と、各スイッチ
の開閉制御や電流源１０の可変電流量制御を行なう制御
回路３０とを有している。
Description
【０００１】
【発明の属する技術分野】本発明は、出力波形が規定の
ものとなるように波形生成を行なうための回路に係わ
り、特に、パルス信号等の伝送を行なうための装置に適
用して好適な波形生成回路に関する。
ものとなるように波形生成を行なうための回路に係わ
り、特に、パルス信号等の伝送を行なうための装置に適
用して好適な波形生成回路に関する。
【０００２】
【従来の技術】パルス信号を送信するための装置におい
て、その送出パルスの波形が細かく規定されたものがあ
り、例えば図１２に示す例では、点線で図示した規定ラ
インａと規定ラインｂとで規定された電圧幅を守るよう
にした送出パルス（実線で示す規定内波形）を生成しな
ければならない。
て、その送出パルスの波形が細かく規定されたものがあ
り、例えば図１２に示す例では、点線で図示した規定ラ
インａと規定ラインｂとで規定された電圧幅を守るよう
にした送出パルス（実線で示す規定内波形）を生成しな
ければならない。
【０００３】これは、信号伝送用のケーブルの損失等の
影響によって波形が所望のもの以外のものとなってしま
うため、送信波形を予めオーバーシュート等を付加する
ようにして送信する必要があるためである。従来では、
Ｄ／Ａ変換器を用いてこのような波形生成を行ってい
た。
影響によって波形が所望のもの以外のものとなってしま
うため、送信波形を予めオーバーシュート等を付加する
ようにして送信する必要があるためである。従来では、
Ｄ／Ａ変換器を用いてこのような波形生成を行ってい
た。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うなオーバーシュートを付加したものを送信するため、
これをＤ／Ａ変換器でデジタル・アナログ変換した場
合、送信するパルスより充分高速に動作するＤ／Ａ変換
器でない場合、送信される波形形状が階段状になってし
まい（図１３参照）、これを滑らかにするためには、通
常その周波数がかなり高い送信パルス周波数よりも、さ
らに高い周波数のクロックで動作するＤ／Ａ変換器を用
いる必要があり、送信回路系が複雑になると共に消費電
流も増加するといった問題があった。
うなオーバーシュートを付加したものを送信するため、
これをＤ／Ａ変換器でデジタル・アナログ変換した場
合、送信するパルスより充分高速に動作するＤ／Ａ変換
器でない場合、送信される波形形状が階段状になってし
まい（図１３参照）、これを滑らかにするためには、通
常その周波数がかなり高い送信パルス周波数よりも、さ
らに高い周波数のクロックで動作するＤ／Ａ変換器を用
いる必要があり、送信回路系が複雑になると共に消費電
流も増加するといった問題があった。
【０００５】本発明は、このような従来の課題を解決す
るために創作されたもので、その目的は、高い周波数の
クロックや高い周波数の制御を必要とせずに、滑らかな
受信波形を得られるようにした回路を提供することにあ
る。
るために創作されたもので、その目的は、高い周波数の
クロックや高い周波数の制御を必要とせずに、滑らかな
受信波形を得られるようにした回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、その一端に所定電圧が印加
される容量素子と、基準電圧供給点と前記容量素子の他
端とを導通または非導通とするための第１のスイッチ
と、前記基準電圧供給点と前記容量素子の他端とが非導
通である時に、前記容量素子の他端と導通するように動
作する第２のスイッチと、容量に蓄積された電荷を放出
するための電流源と、を含む波形生成回路である。
に、請求項１に係る発明は、その一端に所定電圧が印加
される容量素子と、基準電圧供給点と前記容量素子の他
端とを導通または非導通とするための第１のスイッチ
と、前記基準電圧供給点と前記容量素子の他端とが非導
通である時に、前記容量素子の他端と導通するように動
作する第２のスイッチと、容量に蓄積された電荷を放出
するための電流源と、を含む波形生成回路である。
【０００７】前記所定電圧としては、例えば接地電圧を
採用すれば良い。この発明によれば、第１のスイッチに
よって基準電圧供給点と容量素子の他端とが導通状態と
されていると容量素子には電圧が充電されてその他端の
電圧が高くなり、次いで、第１のスイッチの動作によっ
て基準電圧供給点と容量素子の他端とが非導通である時
に、第２のスイッチが容量素子の他端と導通すると、電
流源によって容量電荷が放出されて、徐々に容量素子の
他端の電圧が減少するので、従来のような階段状の電圧
とは異なる滑らかな波形が得られる。
採用すれば良い。この発明によれば、第１のスイッチに
よって基準電圧供給点と容量素子の他端とが導通状態と
されていると容量素子には電圧が充電されてその他端の
電圧が高くなり、次いで、第１のスイッチの動作によっ
て基準電圧供給点と容量素子の他端とが非導通である時
に、第２のスイッチが容量素子の他端と導通すると、電
流源によって容量電荷が放出されて、徐々に容量素子の
他端の電圧が減少するので、従来のような階段状の電圧
とは異なる滑らかな波形が得られる。
【０００８】また、請求項２に係る発明は、請求項１に
おいて、前記第２のスイッチと前記電流源との接続点
に、第２の容量素子が接続されていることを特徴とす
る。
おいて、前記第２のスイッチと前記電流源との接続点
に、第２の容量素子が接続されていることを特徴とす
る。
【０００９】この発明によれば、第２のスイッチが、容
量素子の他端と導通すると、容量素子の電荷がこの容量
素子と第２の容量素子とに分配されるので、この第２の
容量素子を用いて電圧波形をより細かく調整することが
可能となる。
量素子の他端と導通すると、容量素子の電荷がこの容量
素子と第２の容量素子とに分配されるので、この第２の
容量素子を用いて電圧波形をより細かく調整することが
可能となる。
【００１０】また、請求項３に係る発明は、請求項１お
よび２のいずれかにおいて、前記電流源は、所定のタイ
ミングで放出電流量を変更することを特徴とする。この
発明によれば、電流源が、所定のタイミングで放出電流
量を変更するので、放出電流量を調整して電圧波形をよ
り細かく調整することが可能となる。
よび２のいずれかにおいて、前記電流源は、所定のタイ
ミングで放出電流量を変更することを特徴とする。この
発明によれば、電流源が、所定のタイミングで放出電流
量を変更するので、放出電流量を調整して電圧波形をよ
り細かく調整することが可能となる。
【００１１】また、請求項４に係る発明は、請求項１、
２および３のいずれかにおいて、前記２のスイッチが前
記容量素子の他端と導通した後の所定のタイミングで閉
状態となる第３のスイッチを備えたことを特徴とする。
２および３のいずれかにおいて、前記２のスイッチが前
記容量素子の他端と導通した後の所定のタイミングで閉
状態となる第３のスイッチを備えたことを特徴とする。
【００１２】この発明によれば、第３のスイッチが所定
のタイミングで閉状態となるので、出力波形電圧を所定
電圧まで降下させることが可能となる。さらに、請求項
５に係る発明によれば、その一端に所定電圧が印加され
る第１の容量素子と、基準電圧供給点と前記第１の容量
素子の他端とを導通または非導通とするための第１のス
イッチと、前記基準電圧供給点と前記第１の容量素子の
他端とが非導通である時に、前記第１の容量素子の他端
と導通するように動作する第２のスイッチと、その一端
に所定電圧が印加される第２の容量素子と、前記基準電
圧供給点と前記第２の容量素子の他端とを導通または非
導通とするための第３のスイッチと、前記基準電圧供給
点と前記第２の容量素子の他端とが非導通である時に、
前記第２の容量素子の他端と導通するように動作する第
４のスイッチと、容量に蓄積された電荷を放出するため
の電流源と、その一端に前記所定電圧が印可される第３
の容量素子と、前記所定電圧点と前記第３の容量素子の
他端とを導通または非導通とするための第５のスイッチ
と、前記第１、第２、第３、第４、第５のスイッチの動
作を制御する制御回路と、を含む波形生成回路である。
のタイミングで閉状態となるので、出力波形電圧を所定
電圧まで降下させることが可能となる。さらに、請求項
５に係る発明によれば、その一端に所定電圧が印加され
る第１の容量素子と、基準電圧供給点と前記第１の容量
素子の他端とを導通または非導通とするための第１のス
イッチと、前記基準電圧供給点と前記第１の容量素子の
他端とが非導通である時に、前記第１の容量素子の他端
と導通するように動作する第２のスイッチと、その一端
に所定電圧が印加される第２の容量素子と、前記基準電
圧供給点と前記第２の容量素子の他端とを導通または非
導通とするための第３のスイッチと、前記基準電圧供給
点と前記第２の容量素子の他端とが非導通である時に、
前記第２の容量素子の他端と導通するように動作する第
４のスイッチと、容量に蓄積された電荷を放出するため
の電流源と、その一端に前記所定電圧が印可される第３
の容量素子と、前記所定電圧点と前記第３の容量素子の
他端とを導通または非導通とするための第５のスイッチ
と、前記第１、第２、第３、第４、第５のスイッチの動
作を制御する制御回路と、を含む波形生成回路である。
【００１３】制御回路の動作によって、第１のスイッチ
によって基準電圧供給点と第１の容量素子の他端とが導
通状態とされていると、第１の容量素子には電圧が充電
されてその他端の電圧が高くなり、次いで、第１のスイ
ッチの動作によって基準電圧供給点と容量素子の他端と
が非導通である時に、第２のスイッチが容量素子の他端
と導通すると、電流源によって容量電荷が放出されて、
徐々に容量素子の他端の電圧が減少する。
によって基準電圧供給点と第１の容量素子の他端とが導
通状態とされていると、第１の容量素子には電圧が充電
されてその他端の電圧が高くなり、次いで、第１のスイ
ッチの動作によって基準電圧供給点と容量素子の他端と
が非導通である時に、第２のスイッチが容量素子の他端
と導通すると、電流源によって容量電荷が放出されて、
徐々に容量素子の他端の電圧が減少する。
【００１４】同様に、制御回路の動作によって、第３の
スイッチによって基準電圧供給点と第２の容量素子の他
端とが導通状態とされていると、第２の容量素子には電
圧が充電されてその他端の電圧が高くなり、次いで、第
３のスイッチの動作によって基準電圧供給点と容量素子
の他端とが非導通である時に、第４のスイッチが容量素
子の他端と導通すると、電流源によって容量電荷が放出
されて、徐々に容量素子の他端の電圧が減少するので、
電圧の異なる２つの波形が得られ、かつ、従来のような
階段状の電圧とは異なる滑らかな波形が得られる。
スイッチによって基準電圧供給点と第２の容量素子の他
端とが導通状態とされていると、第２の容量素子には電
圧が充電されてその他端の電圧が高くなり、次いで、第
３のスイッチの動作によって基準電圧供給点と容量素子
の他端とが非導通である時に、第４のスイッチが容量素
子の他端と導通すると、電流源によって容量電荷が放出
されて、徐々に容量素子の他端の電圧が減少するので、
電圧の異なる２つの波形が得られ、かつ、従来のような
階段状の電圧とは異なる滑らかな波形が得られる。
【００１５】また、請求項６に係る発明によれば、請求
項５において、前記電流源は、所定のタイミングで放出
電流量を変更するように構成され、前記制御回路は、前
記放出電流量の変更制御を行なうことを特徴とする。
項５において、前記電流源は、所定のタイミングで放出
電流量を変更するように構成され、前記制御回路は、前
記放出電流量の変更制御を行なうことを特徴とする。
【００１６】この発明によれば、制御回路の制御動作に
よって、所定のタイミングで電流源の放出電流量を変更
するので、放出電流量を調整して電圧波形をより細かく
調整することが可能となる。
よって、所定のタイミングで電流源の放出電流量を変更
するので、放出電流量を調整して電圧波形をより細かく
調整することが可能となる。
【００１７】また、請求項７に係る発明は、その一端に
基準電圧が供給される第１のスイッチと、第２のスイッ
チと、第１および第２のスイッチの接続点に接続される
容量素子とでなるＴ型回路を２組並列に接続した回路
と、この２組のＴ型回路の接続点に接続されるスイッチ
ング素子、容量素子およびミラー回路部と、このミラー
回路部に電流供給可能で放出電流が可変制御される可変
電流源と、前記ミラー回路部の出力を増幅出力する増幅
器と、を含む回路系を２系統備え、各回路系における、
一方のＴ型回路の第１のスイッチの開閉状態と第２のス
イッチの開閉状態とが逆の関係にあると共に、他方のＴ
型回路の第１のスイッチの開閉状態と第２のスイッチの
開閉状態とが逆の関係にあるように制御され、かつ、所
定のタイミングで前記可変電流源の可変制御が行なわれ
るように構成される波形生成回路である。
基準電圧が供給される第１のスイッチと、第２のスイッ
チと、第１および第２のスイッチの接続点に接続される
容量素子とでなるＴ型回路を２組並列に接続した回路
と、この２組のＴ型回路の接続点に接続されるスイッチ
ング素子、容量素子およびミラー回路部と、このミラー
回路部に電流供給可能で放出電流が可変制御される可変
電流源と、前記ミラー回路部の出力を増幅出力する増幅
器と、を含む回路系を２系統備え、各回路系における、
一方のＴ型回路の第１のスイッチの開閉状態と第２のス
イッチの開閉状態とが逆の関係にあると共に、他方のＴ
型回路の第１のスイッチの開閉状態と第２のスイッチの
開閉状態とが逆の関係にあるように制御され、かつ、所
定のタイミングで前記可変電流源の可変制御が行なわれ
るように構成される波形生成回路である。
【００１８】この発明によれば、各回路系において、第
１のスイッチが閉状態になって一方のＴ型回路の容量素
子が基準電圧まで充電されている状態から、第１のスイ
ッチが開状態になり第２のスイッチが閉状態となると、
この容量素子の電荷が双方のＴ型回路を構成する容量素
子と２組のＴ型回路の接続点に接続される容量素子とに
分配され、さらに、この２組のＴ型回路の接続点に接続
される容量素子の電荷が電流源からミラー回路部を通し
て流れる電流により放出されるので、急激に上昇した出
力電圧が徐々に低下する滑らかな波形となり、特に、可
変電流制御されるとその滑らかさがより適切に調整され
る。
１のスイッチが閉状態になって一方のＴ型回路の容量素
子が基準電圧まで充電されている状態から、第１のスイ
ッチが開状態になり第２のスイッチが閉状態となると、
この容量素子の電荷が双方のＴ型回路を構成する容量素
子と２組のＴ型回路の接続点に接続される容量素子とに
分配され、さらに、この２組のＴ型回路の接続点に接続
される容量素子の電荷が電流源からミラー回路部を通し
て流れる電流により放出されるので、急激に上昇した出
力電圧が徐々に低下する滑らかな波形となり、特に、可
変電流制御されるとその滑らかさがより適切に調整され
る。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。図１は、本発明の第１の実施の
形態の波形生成回路の回路図である。この波形生成回路
は、入力端子を介してその一端に基準電圧（Ｖref ）が
供給されているスイッチＡと、このスイッチＡの他端
（点ａで図示）にその一端が接続されると共にその他端
が接地されているコンデンサＣ１と、このコンデンサＣ
１の一端にその一端が接続されているスイッチＢと、こ
のスイッチＢの他端（点ｂで図示）にその一端が接続さ
れると共にその他端が接地されているスイッチＣと、ス
イッチＢとスイッチＣとの接続点にその一端が接続され
ると共にその他端が接地されているコンデンサＣ２と、
このコンデンサＣ２と並列に設けられ、電流量を可変制
御可能な電流源１０と、コンデンサＣ２の端子間電圧を
入力信号としてこれを所定の増幅率で増幅した信号を出
力端子を介して出力する増幅器２０と、各スイッチＡ、
Ｂ、Ｃの開閉制御や電流源１０の電流量の可変制御を行
なう制御回路３０とを有している。
を参照しつつ説明する。図１は、本発明の第１の実施の
形態の波形生成回路の回路図である。この波形生成回路
は、入力端子を介してその一端に基準電圧（Ｖref ）が
供給されているスイッチＡと、このスイッチＡの他端
（点ａで図示）にその一端が接続されると共にその他端
が接地されているコンデンサＣ１と、このコンデンサＣ
１の一端にその一端が接続されているスイッチＢと、こ
のスイッチＢの他端（点ｂで図示）にその一端が接続さ
れると共にその他端が接地されているスイッチＣと、ス
イッチＢとスイッチＣとの接続点にその一端が接続され
ると共にその他端が接地されているコンデンサＣ２と、
このコンデンサＣ２と並列に設けられ、電流量を可変制
御可能な電流源１０と、コンデンサＣ２の端子間電圧を
入力信号としてこれを所定の増幅率で増幅した信号を出
力端子を介して出力する増幅器２０と、各スイッチＡ、
Ｂ、Ｃの開閉制御や電流源１０の電流量の可変制御を行
なう制御回路３０とを有している。
【００２０】各スイッチＡ、Ｂ、Ｃは、制御回路３０か
らハイレベルの制御信号が供給された時に閉状態（導通
状態）となると共に、制御回路３０からローレベルの制
御信号が供給された時に開状態（非導通状態）となるよ
うに構成されている。
らハイレベルの制御信号が供給された時に閉状態（導通
状態）となると共に、制御回路３０からローレベルの制
御信号が供給された時に開状態（非導通状態）となるよ
うに構成されている。
【００２１】電流源１０は、制御回路３０から制御信号
が供給されることによって、その放出電流量をｉ1 から
ｉ2 に変更するように構成されている。次に動作を説明
する。図２は、この波形生成回路の動作を説明するため
のタイミングチャートであり、図３は、この波形生成回
路の動作を説明するための説明図であり、図２や図３を
参照しつつ、図２に示した、、、、の順にし
たがって動作説明を行なう。
が供給されることによって、その放出電流量をｉ1 から
ｉ2 に変更するように構成されている。次に動作を説明
する。図２は、この波形生成回路の動作を説明するため
のタイミングチャートであり、図３は、この波形生成回
路の動作を説明するための説明図であり、図２や図３を
参照しつつ、図２に示した、、、、の順にし
たがって動作説明を行なう。
【００２２】まず、区間では、制御回路３０から供給
される制御信号によって、スイッチＡはオン（閉状
態）、スイッチＢ、スイッチＣはオフ（開状態）とな
り、この結果、点ａの電圧はＶref となりコンデンサＣ
１が充電されるが、出力波形は０のままである。
される制御信号によって、スイッチＡはオン（閉状
態）、スイッチＢ、スイッチＣはオフ（開状態）とな
り、この結果、点ａの電圧はＶref となりコンデンサＣ
１が充電されるが、出力波形は０のままである。
【００２３】次に、区間では、制御回路３０から供給
される制御信号によって、スイッチＡをオンからオフに
すると共に、スイッチＢをオフからオンにし、スイッチ
Ｃをオフのままとする。この結果、コンデンサＣ１の蓄
積電荷がコンデンサＣ１およびコンデンサＣ２に分配さ
れて、点ｂの電圧が（Ｃ１／（Ｃ１＋Ｃ２））・Ｖre f
まで上昇してこれが増幅器２０で増幅されて出力電圧が
高くなるが、電流源１０から流れる電流ｉ1 によりコン
デンサの電荷放出が行なわれて徐々に点ｂの電圧が低下
して出力電圧が小さくなっていく。
される制御信号によって、スイッチＡをオンからオフに
すると共に、スイッチＢをオフからオンにし、スイッチ
Ｃをオフのままとする。この結果、コンデンサＣ１の蓄
積電荷がコンデンサＣ１およびコンデンサＣ２に分配さ
れて、点ｂの電圧が（Ｃ１／（Ｃ１＋Ｃ２））・Ｖre f
まで上昇してこれが増幅器２０で増幅されて出力電圧が
高くなるが、電流源１０から流れる電流ｉ1 によりコン
デンサの電荷放出が行なわれて徐々に点ｂの電圧が低下
して出力電圧が小さくなっていく。
【００２４】次に、区間では、制御回路３０から供給
される制御信号によって、スイッチＡ、スイッチＣをオ
フのままにしておくと共に、スイッチＢをオンのままに
しておき、さらに、ｉ2 ＜ｉ1 なる条件を満足する電流
ｉ2 が電流源１０から流れるようにする（点Ｄ）。これ
によって、より徐々に点ｂの電圧を低下させるようにし
て出力電圧が小さくなっていく。
される制御信号によって、スイッチＡ、スイッチＣをオ
フのままにしておくと共に、スイッチＢをオンのままに
しておき、さらに、ｉ2 ＜ｉ1 なる条件を満足する電流
ｉ2 が電流源１０から流れるようにする（点Ｄ）。これ
によって、より徐々に点ｂの電圧を低下させるようにし
て出力電圧が小さくなっていく。
【００２５】次に、区間では、制御回路３０から供給
される制御信号によって、スイッチＡ、スイッチＣをオ
フからオンにすると共に、スイッチＢをオンからオフに
する。この結果、コンデンサＣ１の充電が再度開始され
て点ａの電圧がＶref になるが、点ｂの電圧は接地電圧
となるので出力電圧は０となる。
される制御信号によって、スイッチＡ、スイッチＣをオ
フからオンにすると共に、スイッチＢをオンからオフに
する。この結果、コンデンサＣ１の充電が再度開始され
て点ａの電圧がＶref になるが、点ｂの電圧は接地電圧
となるので出力電圧は０となる。
【００２６】そして、区間では、スイッチＡをオンの
ままにすると共に、スイッチＢをオフのままにし、さら
に、スイッチＣをオンからオフにするため、点ａの電圧
は、Ｖref のままであるとと共に、点ｂの電圧は０
（ｖ）となり、先に説明した区間と同じ状態になる。
以降このような動作を繰り返して行くことによって、コ
ンデンサやスイッチ等の簡素な電子デバイスを用いた回
路でも、従来の様な階段状の波形ではなく、規定パター
ンを満たすことができるような滑らかな波形が得られ
る。
ままにすると共に、スイッチＢをオフのままにし、さら
に、スイッチＣをオンからオフにするため、点ａの電圧
は、Ｖref のままであるとと共に、点ｂの電圧は０
（ｖ）となり、先に説明した区間と同じ状態になる。
以降このような動作を繰り返して行くことによって、コ
ンデンサやスイッチ等の簡素な電子デバイスを用いた回
路でも、従来の様な階段状の波形ではなく、規定パター
ンを満たすことができるような滑らかな波形が得られ
る。
【００２７】また、コンデンサｃ２を設けた構成にして
いるためこの容量を調整することによって、電圧波形を
より細かく調整することが可能となると共に、電流源１
０が流す電流を可変にしているので、その可変値を適切
に調整することでも、電圧波形をより細かく調整するこ
とが可能となる。
いるためこの容量を調整することによって、電圧波形を
より細かく調整することが可能となると共に、電流源１
０が流す電流を可変にしているので、その可変値を適切
に調整することでも、電圧波形をより細かく調整するこ
とが可能となる。
【００２８】さらに、スイッチＣを区間において、閉
状態とすることによって、瞬時に点ｂの電圧を接地電圧
まで降下させ、もって出力電圧を瞬時に降下させること
ができる。
状態とすることによって、瞬時に点ｂの電圧を接地電圧
まで降下させ、もって出力電圧を瞬時に降下させること
ができる。
【００２９】図４は、本発明の第２の実施の形態の波形
生成回路の回路図である。この波形生成回路は、対称的
な回路構成を有するＰ側回路１００とＮ側回路２００と
制御回路６０とを備えている。
生成回路の回路図である。この波形生成回路は、対称的
な回路構成を有するＰ側回路１００とＮ側回路２００と
制御回路６０とを備えている。
【００３０】Ｐ側回路１００は、例えば１．６（Ｖ）程
度の基準電圧（Ｖref ）が供給される入力端子３３に接
続されるスイッチ５１、５３と、スイッチ５１にその一
端が接続されると共にその他端が接地されているコンデ
ンサＣ１２p と、スイッチ５３にその一端が接続される
と共にその他端が接地されているコンデンサＣ２p と、
コンデンサＣ１２p の一端に接続されるスイッチ５２
と、コンデンサＣ２p の一端に接続されるスイッチ５４
と、両スイッチ５２、５４の接続点と接地点との間に設
けられた、スイッチ５９およびコンデンサＣ４p と、ミ
ラー回路部４１と、このミラー回路部４１に電流を供給
可能で、この電流が可変制御される可変電流源１１と、
ミラー回路部４１の出力を、例えば３倍程度の増幅率で
増幅した信号を出力端３１から出力（出力信号：ＯＵＴ
Ｐ）するバッファアンプ２１とを有している。ミラー回
路部４１は、２つのＮ型ＭＯＳＦＥＴ４１ａ、４１ｂを
ミラー接続して構成される。
度の基準電圧（Ｖref ）が供給される入力端子３３に接
続されるスイッチ５１、５３と、スイッチ５１にその一
端が接続されると共にその他端が接地されているコンデ
ンサＣ１２p と、スイッチ５３にその一端が接続される
と共にその他端が接地されているコンデンサＣ２p と、
コンデンサＣ１２p の一端に接続されるスイッチ５２
と、コンデンサＣ２p の一端に接続されるスイッチ５４
と、両スイッチ５２、５４の接続点と接地点との間に設
けられた、スイッチ５９およびコンデンサＣ４p と、ミ
ラー回路部４１と、このミラー回路部４１に電流を供給
可能で、この電流が可変制御される可変電流源１１と、
ミラー回路部４１の出力を、例えば３倍程度の増幅率で
増幅した信号を出力端３１から出力（出力信号：ＯＵＴ
Ｐ）するバッファアンプ２１とを有している。ミラー回
路部４１は、２つのＮ型ＭＯＳＦＥＴ４１ａ、４１ｂを
ミラー接続して構成される。
【００３１】また、Ｎ側回路２００は、例えば１．６
（Ｖ）程度の基準電圧（Ｖref ）が供給される入力端子
３４に接続されるスイッチ５５、５７と、スイッチ５５
にその一端が接続されると共にその他端が接地されてい
るコンデンサＣ１２p と、スイッチ５７にその一端が接
続されると共にその他端が接地されているコンデンサＣ
２p と、コンデンサＣ１２p の一端に接続されるスイッ
チ５６と、コンデンサＣ２p の一端に接続されるスイッ
チ５８と、両スイッチ５６、５８の接続点と接地点との
間に設けられた、スイッチ６１およびコンデンサＣ４p
と、ミラー回路部４２と、このミラー回路部４２に電流
を供給可能で、この電流が可変制御される可変電流源１
２と、ミラー回路部４２の出力を、例えば３倍程度の増
幅率で増幅した信号を出力端３３から出力（出力信号：
ＯＵＴＮ）するバッファアンプ２２とを有している。ミ
ラー回路部４１は、２つのＮ型ＭＯＳＦＥＴ４２ａ、４
２ｂをミラー接続して構成される。
（Ｖ）程度の基準電圧（Ｖref ）が供給される入力端子
３４に接続されるスイッチ５５、５７と、スイッチ５５
にその一端が接続されると共にその他端が接地されてい
るコンデンサＣ１２p と、スイッチ５７にその一端が接
続されると共にその他端が接地されているコンデンサＣ
２p と、コンデンサＣ１２p の一端に接続されるスイッ
チ５６と、コンデンサＣ２p の一端に接続されるスイッ
チ５８と、両スイッチ５６、５８の接続点と接地点との
間に設けられた、スイッチ６１およびコンデンサＣ４p
と、ミラー回路部４２と、このミラー回路部４２に電流
を供給可能で、この電流が可変制御される可変電流源１
２と、ミラー回路部４２の出力を、例えば３倍程度の増
幅率で増幅した信号を出力端３３から出力（出力信号：
ＯＵＴＮ）するバッファアンプ２２とを有している。ミ
ラー回路部４１は、２つのＮ型ＭＯＳＦＥＴ４２ａ、４
２ｂをミラー接続して構成される。
【００３２】制御回路６０は、各スイッチ５１、５２、
５３、５４、５５、５６、５７、５８、５９および６１
の開閉制御を行なうためのスイッチ制御信号、可変電流
源１１、１２の電流制御を行なうための可変電流源制御
信号を出力すると共に、送出データ生成用信号であるＤ
ＡＴＡＰ、ＤＡＴＡＮを受信して所定の動作を行なうよ
うに構成されていて、その全体動作はメインクロック
（ＭＣＬＫ）の供給を受けて行なわれる。
５３、５４、５５、５６、５７、５８、５９および６１
の開閉制御を行なうためのスイッチ制御信号、可変電流
源１１、１２の電流制御を行なうための可変電流源制御
信号を出力すると共に、送出データ生成用信号であるＤ
ＡＴＡＰ、ＤＡＴＡＮを受信して所定の動作を行なうよ
うに構成されていて、その全体動作はメインクロック
（ＭＣＬＫ）の供給を受けて行なわれる。
【００３３】図５は、可変電流源１１（１２）の構成図
である。この可変電流源１１（１２）は、電流ｉａを流
す電流源１４ａ、電流ｉｂを流す電流源１４ｂ、電流ｉ
ｃを流す電流源１４ｃおよび電流ｉｄを流す電流源１４
ｄを有していて、これらの電流源１４ａ〜１４ｄが電流
を流す状態にするか、または、電流を流さない状態にす
るかは、夫々、Ｐ型ＭＯＳＦＥＴ１３ａ、１３ｂ、１３
ｃ、１３ｄを、トランジスタ制御信号であるＰＨ１、Ｐ
Ｈ２、ＰＨ３、ＰＨ４によって導通状態とするか非導通
状態とするかが決定される。
である。この可変電流源１１（１２）は、電流ｉａを流
す電流源１４ａ、電流ｉｂを流す電流源１４ｂ、電流ｉ
ｃを流す電流源１４ｃおよび電流ｉｄを流す電流源１４
ｄを有していて、これらの電流源１４ａ〜１４ｄが電流
を流す状態にするか、または、電流を流さない状態にす
るかは、夫々、Ｐ型ＭＯＳＦＥＴ１３ａ、１３ｂ、１３
ｃ、１３ｄを、トランジスタ制御信号であるＰＨ１、Ｐ
Ｈ２、ＰＨ３、ＰＨ４によって導通状態とするか非導通
状態とするかが決定される。
【００３４】なお、スイッチ５１、５８は、信号Ｐ１２
がローレベルの時にオンになると共にハイレベルの時に
オフとなり、逆に、スイッチ５２、５７は、信号Ｐ１２
がハイレベルの時にオンになると共にローレベルの時に
オンとなる。
がローレベルの時にオンになると共にハイレベルの時に
オフとなり、逆に、スイッチ５２、５７は、信号Ｐ１２
がハイレベルの時にオンになると共にローレベルの時に
オンとなる。
【００３５】また、スイッチ５３、５６は、信号Ｎ１２
がハイレベルの時にオンになると共にローレベルの時に
オフとなり、逆に、スイッチ５４、５５は、信号Ｎ１２
がローレベルの時にオンになると共にハイレベルの時に
オンとなる。
がハイレベルの時にオンになると共にローレベルの時に
オフとなり、逆に、スイッチ５４、５５は、信号Ｎ１２
がローレベルの時にオンになると共にハイレベルの時に
オンとなる。
【００３６】さらに、Ｐ型ＭＯＳＦＥＴ１３ａ、１３
ｂ、１３ｃおよび１３ｄの夫々は、信号ＰＨ１、ＰＨ
２、ＰＨ３およびＰＨ４がローレベルの時に導通状態と
なって対応する電流源からの電流放出を可能にすると共
に、信号ＰＨ１、ＰＨ２、ＰＨ３およびＰＨ４がハイレ
ベルの時に非導通状態となって対応する電流源からの電
流放出を不能にする。また、スイッチ５９は信号Ｐ３４
Ｎ１２がハイレベルの時に導通状態になると共に、信号
Ｐ３４Ｎ１２がローレベルの時に非導通状態になり、さ
らに、スイッチ６１は信号Ｎ３４Ｐ１２がハイレベルの
時に導通状態になると共に、信号Ｎ３４Ｐ１２がローレ
ベルの時に非導通状態になる。
ｂ、１３ｃおよび１３ｄの夫々は、信号ＰＨ１、ＰＨ
２、ＰＨ３およびＰＨ４がローレベルの時に導通状態と
なって対応する電流源からの電流放出を可能にすると共
に、信号ＰＨ１、ＰＨ２、ＰＨ３およびＰＨ４がハイレ
ベルの時に非導通状態となって対応する電流源からの電
流放出を不能にする。また、スイッチ５９は信号Ｐ３４
Ｎ１２がハイレベルの時に導通状態になると共に、信号
Ｐ３４Ｎ１２がローレベルの時に非導通状態になり、さ
らに、スイッチ６１は信号Ｎ３４Ｐ１２がハイレベルの
時に導通状態になると共に、信号Ｎ３４Ｐ１２がローレ
ベルの時に非導通状態になる。
【００３７】図６には、第２の実施の形態の波形生成回
路の動作を説明するためのタイミングチャートである。
最上段のＭＣＬＫからＯＵＴＮまでの信号は今まで説明
したものであり、最下段の信号ＯＵＴＰ−ＯＵＴＮは信
号ＯＵＴＰから信号ＯＵＴＮを減じた信号である。
路の動作を説明するためのタイミングチャートである。
最上段のＭＣＬＫからＯＵＴＮまでの信号は今まで説明
したものであり、最下段の信号ＯＵＴＰ−ＯＵＴＮは信
号ＯＵＴＰから信号ＯＵＴＮを減じた信号である。
【００３８】以下、図７乃至図１１を参照しつつ、図６
の区間、、、、’、’の順にこの実施の形
態の波形生成回路の動作について説明する。まず、区間
では、制御回路６０から出力される信号Ｐ１２、Ｎ１
２、Ｐ３４Ｎ１２、Ｎ３４Ｐ１２はいずれもローレベル
であり、また、信号ＰＨ１〜ＰＨ４は順にローレベルか
らハイレベルになりさらにローレベルとなる。これによ
り、可変電流源１１、１２からは順次異なる電流値の電
流が流れ、この電流がミラー回路部４１、４２を通って
接地点に流れる。
の区間、、、、’、’の順にこの実施の形
態の波形生成回路の動作について説明する。まず、区間
では、制御回路６０から出力される信号Ｐ１２、Ｎ１
２、Ｐ３４Ｎ１２、Ｎ３４Ｐ１２はいずれもローレベル
であり、また、信号ＰＨ１〜ＰＨ４は順にローレベルか
らハイレベルになりさらにローレベルとなる。これによ
り、可変電流源１１、１２からは順次異なる電流値の電
流が流れ、この電流がミラー回路部４１、４２を通って
接地点に流れる。
【００３９】また、スイッチ５１、５４、５５、５８が
閉状態となって、Ｐ側回路１００とＮ側回路２００のコ
ンデンサＣ１２p が基準電圧によって充電されるが、出
力ＯＵＴＰ、ＯＵＴＮは０となる。図７には、点線でこ
れらの様子を図示している。
閉状態となって、Ｐ側回路１００とＮ側回路２００のコ
ンデンサＣ１２p が基準電圧によって充電されるが、出
力ＯＵＴＰ、ＯＵＴＮは０となる。図７には、点線でこ
れらの様子を図示している。
【００４０】次に、区間では、ＤＡＴＡＰがハイレベ
ルになって供給される制御回路６０から出力される信号
Ｐ１２、Ｎ３４Ｐ１２はハイレベルであり、また、信号
Ｎ１２、Ｐ３４Ｎ１２はローレベルであるので、スイッ
チ５２、５４、５５、５７、６１が閉状態になる。この
結果、Ｎ側回路２００においてはＯＵＴＮが０になると
共に、Ｐ側回路１００においてはコンデンサＣ１２p の
電荷が、コンデンサＣ１２p とコンデンサＣ２p とコン
デンサＣ４p に分配されて、このコンデンサＣ４p の両
端電圧がバッファアンプ２１で増幅され、図６や図８に
図示するように出力電圧（ＯＵＴＰ）が急激に大きくな
る。
ルになって供給される制御回路６０から出力される信号
Ｐ１２、Ｎ３４Ｐ１２はハイレベルであり、また、信号
Ｎ１２、Ｐ３４Ｎ１２はローレベルであるので、スイッ
チ５２、５４、５５、５７、６１が閉状態になる。この
結果、Ｎ側回路２００においてはＯＵＴＮが０になると
共に、Ｐ側回路１００においてはコンデンサＣ１２p の
電荷が、コンデンサＣ１２p とコンデンサＣ２p とコン
デンサＣ４p に分配されて、このコンデンサＣ４p の両
端電圧がバッファアンプ２１で増幅され、図６や図８に
図示するように出力電圧（ＯＵＴＰ）が急激に大きくな
る。
【００４１】また、この区間においては、信号ＰＨ１
がローレベルからハイレベルになってさらにローレベル
になると共に、信号ＰＨ２がローレベルからハイレベル
になってさらにローレベルになるので、信号ＰＨ１がハ
イレベルからローレベルになる時点で可変電流源１１、
１２から流れ出す電流量が変化する。この電流量の変化
が、大きな電流量から小さな電流量に変化するものであ
れば、電流量変化点後において波形がよりゆるやかに変
化するように波形調整を行なうことができる。
がローレベルからハイレベルになってさらにローレベル
になると共に、信号ＰＨ２がローレベルからハイレベル
になってさらにローレベルになるので、信号ＰＨ１がハ
イレベルからローレベルになる時点で可変電流源１１、
１２から流れ出す電流量が変化する。この電流量の変化
が、大きな電流量から小さな電流量に変化するものであ
れば、電流量変化点後において波形がよりゆるやかに変
化するように波形調整を行なうことができる。
【００４２】図８には、点線でこれらの様子を図示して
いる。次に、区間では、ＤＡＴＡＰがハイレベルにな
って供給される制御回路６０から出力される信号Ｐ１
２、Ｎ１２、Ｎ３４Ｐ１２はローレベルであり、また、
信号Ｐ３４Ｎ１２はハイレベルであるので、スイッチ５
１、５４、５５、５８、５９が閉状態になる。この結
果、Ｐ側回路１００においてはＯＵＴＰが０になると共
に、Ｎ側回路２００においてはコンデンサＣ２p に蓄積
されていた電荷がコンデンサＣ２p とコンデンサＣ４p
に分配されて、このコンデンサＣ４p の両端電圧がバッ
ファアンプ２１で増幅され、図６や図９に図示するよう
に出力電圧（ＯＵＴＮ）が急激に大きくなる。
いる。次に、区間では、ＤＡＴＡＰがハイレベルにな
って供給される制御回路６０から出力される信号Ｐ１
２、Ｎ１２、Ｎ３４Ｐ１２はローレベルであり、また、
信号Ｐ３４Ｎ１２はハイレベルであるので、スイッチ５
１、５４、５５、５８、５９が閉状態になる。この結
果、Ｐ側回路１００においてはＯＵＴＰが０になると共
に、Ｎ側回路２００においてはコンデンサＣ２p に蓄積
されていた電荷がコンデンサＣ２p とコンデンサＣ４p
に分配されて、このコンデンサＣ４p の両端電圧がバッ
ファアンプ２１で増幅され、図６や図９に図示するよう
に出力電圧（ＯＵＴＮ）が急激に大きくなる。
【００４３】また、この区間においては、信号ＰＨ３
がローレベルからハイレベルになってさらにローレベル
になると共に、信号ＰＨ４がローレベルからハイレベル
になってさらにローレベルになるので、信号ＰＨ３がハ
イレベルからローレベルになる時点で可変電流源１１、
１２から流れ出す電流量が変化する。この電流量の変化
が、大きな電流量から小さな電流量に変化するものであ
れば、電流量変化点後において波形がよりゆるやかに変
化するように波形調整を行なうことができる。
がローレベルからハイレベルになってさらにローレベル
になると共に、信号ＰＨ４がローレベルからハイレベル
になってさらにローレベルになるので、信号ＰＨ３がハ
イレベルからローレベルになる時点で可変電流源１１、
１２から流れ出す電流量が変化する。この電流量の変化
が、大きな電流量から小さな電流量に変化するものであ
れば、電流量変化点後において波形がよりゆるやかに変
化するように波形調整を行なうことができる。
【００４４】そして、最終的にはＯＵＴＮも０になる。
この区間の最後に、ＤＡＴＡＰはハイレベルからローレ
ベルに変化する。図９には、点線でこれらの様子を図示
している。
この区間の最後に、ＤＡＴＡＰはハイレベルからローレ
ベルに変化する。図９には、点線でこれらの様子を図示
している。
【００４５】次に、再度、第２の実施形態の説明におい
て先に述べた区間での動作が繰り返される。即ち、制
御回路６０から出力される信号Ｐ１２、Ｎ１２、Ｐ３４
Ｎ１２、Ｎ３４Ｐ１２はいずれもローレベルであり、ま
た、信号ＰＨ１〜ＰＨ４は順にローレベルからハイレベ
ルになりさらにローレベルとなる。これにより、可変電
流源１１、１２からは順次異なる電流値の電流が流れ、
この電流がミラー回路部４１、４２を通って接地点に流
れる。
て先に述べた区間での動作が繰り返される。即ち、制
御回路６０から出力される信号Ｐ１２、Ｎ１２、Ｐ３４
Ｎ１２、Ｎ３４Ｐ１２はいずれもローレベルであり、ま
た、信号ＰＨ１〜ＰＨ４は順にローレベルからハイレベ
ルになりさらにローレベルとなる。これにより、可変電
流源１１、１２からは順次異なる電流値の電流が流れ、
この電流がミラー回路部４１、４２を通って接地点に流
れる。
【００４６】また、スイッチ５１、５４、５５、５８が
閉状態となって、Ｐ側回路１００とＮ側回路２００のコ
ンデンサＣ１２p が基準電圧によって充電されるが、出
力ＯＵＴＰ、ＯＵＴＮは０となる。
閉状態となって、Ｐ側回路１００とＮ側回路２００のコ
ンデンサＣ１２p が基準電圧によって充電されるが、出
力ＯＵＴＰ、ＯＵＴＮは０となる。
【００４７】次に、区間’では、ＤＡＴＡＮがハイレ
ベルになって供給される制御回路６０から出力される信
号Ｐ１２、Ｎ３４Ｐ１２はローレベルであり、また、信
号Ｎ１２、Ｐ３４Ｎ１２はハイレベルであるので、スイ
ッチ５１、５３、５６、５８、５９が閉状態になる。こ
の結果、Ｐ側回路１００においてはＯＵＴＰが０になる
と共に、Ｎ側回路２００においてはコンデンサＣ１２p
の電荷が、コンデンサＣ１２p とコンデンサＣ２p とコ
ンデンサＣ４p に分配されて、このコンデンサＣ４p の
両端電圧がバッファアンプ２２で増幅され、図６や図１
０に図示するように出力電圧（ＯＵＴＮ）が急激に大き
くなる。この時、ＯＵＴＰは０である。
ベルになって供給される制御回路６０から出力される信
号Ｐ１２、Ｎ３４Ｐ１２はローレベルであり、また、信
号Ｎ１２、Ｐ３４Ｎ１２はハイレベルであるので、スイ
ッチ５１、５３、５６、５８、５９が閉状態になる。こ
の結果、Ｐ側回路１００においてはＯＵＴＰが０になる
と共に、Ｎ側回路２００においてはコンデンサＣ１２p
の電荷が、コンデンサＣ１２p とコンデンサＣ２p とコ
ンデンサＣ４p に分配されて、このコンデンサＣ４p の
両端電圧がバッファアンプ２２で増幅され、図６や図１
０に図示するように出力電圧（ＯＵＴＮ）が急激に大き
くなる。この時、ＯＵＴＰは０である。
【００４８】また、この区間’においては、信号ＰＨ
１がローレベルからハイレベルになってさらにローレベ
ルになると共に、信号ＰＨ２がローレベルからハイレベ
ルになってさらにローレベルになるので、信号ＰＨ１が
ハイレベルからローレベルになる時点で可変電流源１
１、１２から流れ出す電流量が変化する。この電流量の
変化が、大きな電流量から小さな電流量に変化するもの
であれば、電流量変化点後において波形がよりゆるやか
に変化するように波形調整を行なうことができる。図１
０には、点線でこれらの様子を図示している。
１がローレベルからハイレベルになってさらにローレベ
ルになると共に、信号ＰＨ２がローレベルからハイレベ
ルになってさらにローレベルになるので、信号ＰＨ１が
ハイレベルからローレベルになる時点で可変電流源１
１、１２から流れ出す電流量が変化する。この電流量の
変化が、大きな電流量から小さな電流量に変化するもの
であれば、電流量変化点後において波形がよりゆるやか
に変化するように波形調整を行なうことができる。図１
０には、点線でこれらの様子を図示している。
【００４９】次に、区間’では、ＤＡＴＡＮがハイレ
ベルになって供給される制御回路６０から出力される信
号Ｐ１２、Ｎ１２、Ｐ３４Ｎ１２はローレベルであり、
また、信号Ｎ３４Ｐ１２はハイレベルであるので、スイ
ッチ５１、５４、５５、５８、６１が閉状態になる。こ
の結果、Ｎ側回路２００においてはＯＵＴＮが０になる
と共に、Ｐ側回路１００においてはコンデンサＣ２p に
蓄積されていた電荷がコンデンサＣ２p とコンデンサＣ
４p に分配されて、このコンデンサＣ４p の両端電圧が
バッファアンプ２２で増幅され、図６や図１１に図示す
るように出力電圧（ＯＵＴＮ）が急激に大きくなる。
ベルになって供給される制御回路６０から出力される信
号Ｐ１２、Ｎ１２、Ｐ３４Ｎ１２はローレベルであり、
また、信号Ｎ３４Ｐ１２はハイレベルであるので、スイ
ッチ５１、５４、５５、５８、６１が閉状態になる。こ
の結果、Ｎ側回路２００においてはＯＵＴＮが０になる
と共に、Ｐ側回路１００においてはコンデンサＣ２p に
蓄積されていた電荷がコンデンサＣ２p とコンデンサＣ
４p に分配されて、このコンデンサＣ４p の両端電圧が
バッファアンプ２２で増幅され、図６や図１１に図示す
るように出力電圧（ＯＵＴＮ）が急激に大きくなる。
【００５０】また、この区間’においては、信号ＰＨ
３がローレベルからハイレベルになってさらにローレベ
ルになると共に、信号ＰＨ４がローレベルからハイレベ
ルになってさらにローレベルになるので、信号ＰＨ３が
ハイレベルからローレベルになる時点で可変電流源１
１、１２から流れ出す電流量が変化する。この電流量の
変化が、大きな電流量から小さな電流量に変化するもの
であれば、電流量変化点後において波形がよりゆるやか
に変化するように波形調整を行なうことができる。この
区間の最後に、ＤＡＴＡＮはハイレベルからローレベル
に変化する。
３がローレベルからハイレベルになってさらにローレベ
ルになると共に、信号ＰＨ４がローレベルからハイレベ
ルになってさらにローレベルになるので、信号ＰＨ３が
ハイレベルからローレベルになる時点で可変電流源１
１、１２から流れ出す電流量が変化する。この電流量の
変化が、大きな電流量から小さな電流量に変化するもの
であれば、電流量変化点後において波形がよりゆるやか
に変化するように波形調整を行なうことができる。この
区間の最後に、ＤＡＴＡＮはハイレベルからローレベル
に変化する。
【００５１】図１１には、点線でこれらの様子を図示し
ている。以降、このような一連の動作を繰り返すことに
よって、簡易な回路構成でも、従来のような階段状の電
圧とは異なる滑らかな波形が得られる。
ている。以降、このような一連の動作を繰り返すことに
よって、簡易な回路構成でも、従来のような階段状の電
圧とは異なる滑らかな波形が得られる。
【００５２】また、図６に示すように、出力波形の差分
「ＯＵＴＰ−ＯＵＴＮ」は、図１２に示すような伝送規
定を満足するような波形となるので、本発明によれば、
伝送規定を満足する波形を回路系を複雑にしなくとも得
ることができ、しかも回路系の消費電流も小さくて済む
という利点も有する。また、容量素子の比を変えること
により、波形の高さを変えることが可能である。
「ＯＵＴＰ−ＯＵＴＮ」は、図１２に示すような伝送規
定を満足するような波形となるので、本発明によれば、
伝送規定を満足する波形を回路系を複雑にしなくとも得
ることができ、しかも回路系の消費電流も小さくて済む
という利点も有する。また、容量素子の比を変えること
により、波形の高さを変えることが可能である。
【００５３】さらに、以上説明してきた本発明の実施の
形態の波形生成回路はその総てをＬＳＩ化して製造する
ことが可能であることはもちろんのこと、例えば、その
一部である制御回路を、ＣＰＵがプログラムを実行する
ようにして構成しても良いことは言うまでもない。
形態の波形生成回路はその総てをＬＳＩ化して製造する
ことが可能であることはもちろんのこと、例えば、その
一部である制御回路を、ＣＰＵがプログラムを実行する
ようにして構成しても良いことは言うまでもない。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
高い周波数のクロックや高い周波数の制御を必要とせず
に、滑らかな送信波形を得られるという効果が得られ
る。
高い周波数のクロックや高い周波数の制御を必要とせず
に、滑らかな送信波形を得られるという効果が得られ
る。
【００５５】したがって、伝送規定を満足する波形を、
回路系を複雑にしなくとも得られ、しかも回路系の消費
電流も小さくて済む。
回路系を複雑にしなくとも得られ、しかも回路系の消費
電流も小さくて済む。
【図１】本発明の第１の実施の形態の波形生成回路の回
路図である。
路図である。
【図２】本発明の第１の実施の形態の動作を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図３】本発明の第１の実施の形態の動作を説明するた
めの説明図である。
めの説明図である。
【図４】本発明の第２の実施の形態の波形生成回路の回
路図である。
路図である。
【図５】本発明の第２の実施の形態の波形生成回路の可
変電流源の回路図である。
変電流源の回路図である。
【図６】本発明の第２の実施の形態の動作を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図７】本発明の第２の実施の形態の動作を説明するた
めの説明図である。
めの説明図である。
【図８】本発明の第２の実施の形態の動作を説明するた
めの説明図である。
めの説明図である。
【図９】本発明の第２の実施の形態の動作を説明するた
めの説明図である。
めの説明図である。
【図１０】本発明の第２の実施の形態の動作を説明する
ための説明図である。
ための説明図である。
【図１１】本発明の第２の実施の形態の動作を説明する
ための説明図である。
ための説明図である。
【図１２】従来技術の説明図である。
【図１３】従来技術の説明図である。
１０ 可変電流源 １１ 可変電流源 １２ 可変電流源 １３ａ Ｐ型ＭＯＳＦＥＴ １３ｂ Ｐ型ＭＯＳＦＥＴ １３ｃ Ｐ型ＭＯＳＦＥＴ １３ｄ Ｐ型ＭＯＳＦＥＴ １４ａ 電流源 １４ｂ 電流源 １４ｃ 電流源 １４ｄ 電流源 ２０ 増幅器 ２１ バッファアンプ ２２ バッファアンプ ３０ 制御回路 ３１ 出力端子 ３２ 出力端子 ３３ 入力端子 ３４ 入力端子 ４１ ミラー回路部 ４１ａ Ｎ型ＭＯＳＦＥＴ ４１ｂ Ｎ型ＭＯＳＦＥＴ ４２ ミラー回路部 ４２ａ Ｎ型ＭＯＳＦＥＴ ４２ｂ Ｎ型ＭＯＳＦＥＴ ５１ スイッチ ５２ スイッチ ５３ スイッチ ５４ スイッチ ５５ スイッチ ５６ スイッチ ５７ スイッチ ５８ スイッチ ５９ スイッチ ６０ 制御回路 ６１ スイッチ １００ Ｐ側回路 ２００ Ｎ側回路 Ｃ１ コンデンサ Ｃ２ コンデンサ Ｃ２p コンデンサ Ｃ４p コンデンサ Ｃ１２p コンデンサ
Claims (7)
- 【請求項１】 その一端に所定電圧が印加される容量素
子と、 基準電圧供給点と前記容量素子の他端とを導通または非
導通とするための第１のスイッチと、 前記基準電圧供給点と前記容量素子の他端とが非導通で
ある時に、前記容量素子の他端と導通するように動作す
る第２のスイッチと、 容量に蓄積された電荷を放出するための電流源と、を含
む波形生成回路。 - 【請求項２】 請求項１において、 前記第２のスイッチと前記電流源との接続点に、第２の
容量素子が接続されていることを特徴とする波形生成回
路。 - 【請求項３】 請求項１および２のいずれかにおいて、 前記電流源は、所定のタイミングで放出電流量を変更す
ることを特徴とする波形生成回路。 - 【請求項４】 請求項１、２および３のいずれかにおい
て、 前記２のスイッチが前記容量素子の他端と導通した後の
所定のタイミングで閉状態となる第３のスイッチを備え
たことを特徴とする波形生成回路。 - 【請求項５】 その一端に所定電圧が印加される第１の
容量素子と、 基準電圧供給点と前記第１の容量素子の他端とを導通ま
たは非導通とするための第１のスイッチと、 前記基準電圧供給点と前記第１の容量素子の他端とが非
導通である時に、前記第１の容量素子の他端と導通する
ように動作する第２のスイッチと、 その一端に所定電圧が印加される第２の容量素子と、 前記基準電圧供給点と前記第２の容量素子の他端とを導
通または非導通とするための第３のスイッチと、 前記基準電圧供給点と前記第２の容量素子の他端とが非
導通である時に、前記第２の容量素子の他端と導通する
ように動作する第４のスイッチと、 容量に蓄積された電荷を放出するための電流源と、 その一端に前記所定電圧が印可される第３の容量素子
と、 前記所定電圧点と前記第３の容量素子の他端とを導通ま
たは非導通とするための第５のスイッチと、 前記第１、第２、第３、第４、第５のスイッチの動作を
制御する制御回路と、を含む波形生成回路。 - 【請求項６】 請求項５において、 前記電流源は、所定のタイミングで放出電流量を変更す
るように構成され、 前記制御回路は、前記放出電流量の変更制御を行なうこ
とを特徴とする波形生成回路。 - 【請求項７】 その一端に基準電圧が供給される第１の
スイッチと、第２のスイッチと、第１および第２のスイ
ッチの接続点に接続される容量素子とでなるＴ型回路を
２組並列に接続した回路と、この２組のＴ型回路の接続
点に接続されるスイッチング素子、容量素子およびミラ
ー回路部と、このミラー回路部に電流供給可能で放出電
流が可変制御される可変電流源と、前記ミラー回路部の
出力を増幅出力する増幅器と、を含む回路系を２系統備
え、 各回路系における、一方のＴ型回路の第１のスイッチの
開閉状態と第２のスイッチの開閉状態とが逆の関係にあ
ると共に、他方のＴ型回路の第１のスイッチの開閉状態
と第２のスイッチの開閉状態とが逆の関係にあるように
制御され、かつ、所定のタイミングで前記可変電流源の
可変制御が行なわれるように構成される波形生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22724498A JP4089799B2 (ja) | 1998-08-11 | 1998-08-11 | 波形生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22724498A JP4089799B2 (ja) | 1998-08-11 | 1998-08-11 | 波形生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000059445A true JP2000059445A (ja) | 2000-02-25 |
| JP4089799B2 JP4089799B2 (ja) | 2008-05-28 |
Family
ID=16857785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22724498A Expired - Fee Related JP4089799B2 (ja) | 1998-08-11 | 1998-08-11 | 波形生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4089799B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340946A (ja) * | 2004-05-24 | 2005-12-08 | Seiko Epson Corp | 送信回路、データ転送制御装置及び電子機器 |
| US7218136B2 (en) | 2004-05-24 | 2007-05-15 | Seiko Epson Corporation | Transmission circuit, data transfer control device and electronic equipment |
| JP2012151579A (ja) * | 2011-01-18 | 2012-08-09 | Daikin Ind Ltd | 送信回路及びこれを用いた空調機器 |
-
1998
- 1998-08-11 JP JP22724498A patent/JP4089799B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340946A (ja) * | 2004-05-24 | 2005-12-08 | Seiko Epson Corp | 送信回路、データ転送制御装置及び電子機器 |
| US7218136B2 (en) | 2004-05-24 | 2007-05-15 | Seiko Epson Corporation | Transmission circuit, data transfer control device and electronic equipment |
| US7474118B2 (en) | 2004-05-24 | 2009-01-06 | Seiko Epson Corporation | Transmission circuit, data transfer control device and electronic equipment |
| JP2012151579A (ja) * | 2011-01-18 | 2012-08-09 | Daikin Ind Ltd | 送信回路及びこれを用いた空調機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4089799B2 (ja) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624688B2 (en) | Filtering variable offset amplifer | |
| US6771097B1 (en) | Series terminated CMOS output driver with impedance calibration | |
| US7154289B2 (en) | Input buffer with automatic switching point adjustment circuitry, and synchronous dram device including same | |
| US9344108B2 (en) | Device having a delta-sigma modulator and a switching amplifier connected thereto | |
| CN108880492A (zh) | D类音频放大器及其输出级功率消耗的降低方法 | |
| JP2016181897A (ja) | シングルエンド構成可能マルチモードドライバ | |
| US7348812B2 (en) | Multiphased triangular wave oscillating circuit and switching regulator using it | |
| TW200926565A (en) | Multi-phase DC-DC controller and controlling method thereof | |
| JPS62219813A (ja) | デジタル信号用ｍｏｓｆｅｔ集積遅延回路 | |
| US7541844B2 (en) | Current weighted voltage interpolation buffer | |
| US20080048630A1 (en) | Switching power supply circuit | |
| US20060284662A1 (en) | Delay circuit and test apparatus | |
| EP2099184B1 (en) | Driver arrangement and signal generation method | |
| JP2002344300A (ja) | インピーダンス調整回路 | |
| US10848151B1 (en) | Driving systems | |
| CN102314189B (zh) | 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路 | |
| US6069511A (en) | Digital slew rate and duty cycle control circuit and method | |
| JP2000059445A (ja) | 波形生成回路 | |
| KR100346632B1 (ko) | 지연 디바이스, 반도체 시험장치, 반도체 디바이스, 및오실로스코프 | |
| US7432773B2 (en) | Method, system and apparatus for reducing oscillator frequency spiking during oscillator frequency adjustment | |
| US20050134249A1 (en) | Circuit arrangement for regulating the duty cycle of electrical signal | |
| US7180310B2 (en) | Amplitude varying driver circuit and test apparatus | |
| US8471601B2 (en) | Single-ended to differential converter | |
| US6563374B1 (en) | Positive and negative current feedback to vary offset in variable-offset amplifier circuits | |
| US6940329B2 (en) | Hysteresis circuit used in comparator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |