CN102314189B - 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路 - Google Patents

混合模式输入缓冲器、操作输入缓冲器的方法及集成电路 Download PDF

Info

Publication number
CN102314189B
CN102314189B CN201110085136.3A CN201110085136A CN102314189B CN 102314189 B CN102314189 B CN 102314189B CN 201110085136 A CN201110085136 A CN 201110085136A CN 102314189 B CN102314189 B CN 102314189B
Authority
CN
China
Prior art keywords
input buffer
reference voltage
input
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110085136.3A
Other languages
English (en)
Other versions
CN102314189A (zh
Inventor
亚伦·威利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102314189A publication Critical patent/CN102314189A/zh
Application granted granted Critical
Publication of CN102314189B publication Critical patent/CN102314189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种混合模式输入缓冲器，包含有一输入晶体管、一第一参考晶体管以及一第二参考晶体管。该输入晶体管具有至少一栅极端，其中该输入晶体管的该栅极端连接至一外部所产生的外部输入信号。该第一参考晶体管具有至少一栅极端，其中该第一参考晶体管的该栅极端连接至一外部所产生的外部参考电压信号。该第二参考晶体管具有至少一栅极端，其中该第二参考晶体管的该栅极端连接至一内部所产生的内部参考电压信号。本发明可在保持外部产生的参考电压与该混合模式输入缓冲器的输出彼此追踪的情况之下，降低了混合模式输入缓冲器的敏感度。此外，本发明的混合模式输入缓冲器有利于输入缓冲器对其转换点进行动态的校准。

Description

混合模式输入缓冲器、操作输入缓冲器的方法及集成电路
技术领域
本发明涉及输入缓冲器，尤指一种具有混合参考电压的输入缓冲器。
背景技术
一般来说，集成电路中的输入缓冲器从一外部信号源接收一输入信号，并基于该输入信号来产生一输出信号，且该输出信号用于该集成电路之中。现有的单端输入电路具有一第一输入信号以及一参考电压，当该第一输入信号超过该参考电压时，缓冲器的输出便会改变(由高电位转成低电位或是由低电位转成高电位)。由于该参考电压是外部产生，所以可能被许多噪声所干扰或是经历过许多准位飘移，在这些情况之下，缓冲器的输出信号可能会转换错误。
由于输入缓冲器的转换点(switching point)与参考电压信号有着密切的相关性，因此，参考电压信号的变动可能会造成输入缓冲器在错误的时间点作转换—可能过早或是过晚，又或甚至在一个定时转换窗(timed switch window)的时间范围之外。时序问题可能会造成错误的数据在集成电路中传递，又或在集成电路中造成亚稳(metastable)状态，而在亚稳状态中，缓冲器的输出信号会产生振荡，而电连接至该输入缓冲器的信号也会产生振荡。
发明内容
为了解决上述的缺陷与其他的问题，本发明公开了一种混合模式(mixedmode)输入缓冲器，该混合模式输入缓冲器具有较低的敏感度，所以可由一参考电压来提供更加精确的转换方式。
依据本发明的一第一实施例，其公开了一种混合模式输入缓冲器，包含有一输入晶体管、一第一参考晶体管、一第二参考晶体管、一第一负载、一第二负载以及一第三负载。该输入晶体管具有至少一栅极(gate)端，其中该输入晶体管的该栅极端连接至一外部所产生的一外部输入信号。该第一参考晶体管具有至少一栅极端，其中该第一参考晶体管的该栅极端连接至一外部所产生的一外部参考电压信号。该第二参考晶体管具有至少一栅极端，其中该第二参考晶体管的该栅极端连接至一外部所产生的一外部参考电压信号，其中该输入晶体管的一端、该第一参考晶体管的一端以及一第二参考晶体管的一端均连接至一第一共同节点。该第一负载将一第一电压端连接至该输入晶体管的另一端；该第二负载将一第二电压端连接至一第二共同节点，该第二共同节点连接至该第一参考晶体管的另一端以及该第二参考晶体管的另一端；该第三负载连接至一第三电压端，其中该第一与第二电压端相对于该第三电压端维持在一正电压；以及该第一电压端与第二电压端维持在同一电压。其中该混合模式输入缓冲器比较该外部输入信号与该外部参考电压信号及该内部参考电压信号来产生一输出信号，且根据该外部输入信号、该外部参考电压信号及该内部参考电压信号的电压值来决定该混合模式输入缓冲器的一转换点，以及该第一参考晶体管的一栅极宽度以及该第二参考晶体管的一栅极宽度的总和等于该输入晶体管的一栅极宽度。
依据本发明的一第二实施例，其公开了一种操作一输入缓冲器的方法，包含有：由一第一外部信号源接收一第一输入信号，该第一外部信号源位于一集成电路的外部，而该输入缓冲器位于该集成电路的内部；由一第二外部信号源接收一第一参考电压来传送给该输入缓冲器，该第一外部信号源位于该集成电路的外部；由一第一内部信号源接收一第二参考电压，该第一内部信号源位于该集成电路的内部；以及至少部分地(at least in part)基于该第一输入信号、该第一参考电压以及该第二参考电压来产生至少一输出信号。
依据本发明的一第三实施例，其公开了一种集成电路，包含有一第一输入垫(input pad)、第二输入垫、一输入缓冲器以及一第三导体。该第一输入垫耦接至一第一导体。该第二输入垫耦接至一第二导体。该输入缓冲器包含有至少三输入端以及至少一输出端，该至少三输入端包含有一第一缓冲器输入端、一第二缓冲器输入端以及一第三缓冲器输入端，该第一导体耦接至该第一缓冲器输入端，该第二导体耦接至该第二缓冲器输入端。该第三导体用以连接该第三缓冲器输入端至位于该集成电路上的一第一内部参考电压产生电路。
依据本发明的一第四实施例，其公开了一种可降低针对一外部产生参考电压的敏感度的混合模式输入缓冲器，包含有耦接于一第一负载与接地点之间的一第一输入，该第一输入为一外部产生的参考电压；耦接于一第二负载与接地点之间的一第二输入，用来产生一输出；以及用并联方式与该第一输入耦接的一第三输入，该第三输入为一内部产生的参考电压；其中当该第二输入超过一转换点时，该输出便由高电位切换至低电位（或由低电位切换至高电位），而该转换点为依据该第一输入以及该第三输入的相对尺寸所产生的该第一输入以及该第三输入的平均。
依据本发明的一第五实施例，其公开了一种具有动态转换点的混合模式输入缓冲系统，包含有：用以接收一输入并依据至少两个参考电压来产生一输出的一输入缓冲器；一输入垫，耦接至该输入缓冲器，用以产生该输入给该输入垫；一参考电压垫，耦接至该输入缓冲器，用以产生一外部参考电压给该输入垫；以及一缓冲器，耦接至该输出，用以产生一内部参考电压来反馈给该输入缓冲器；其中当该输入超过一转换点时，该输出便由高电位切换至低电位(或由低电位切换至高电位)，而该转换点为该外部参考电压以及该内部参考电压的平均。
相较于现有的公知输入缓冲器，前述的混合模式输入缓冲器具有许多明显的优点。举例来说，混合模式输入缓冲器通过混合内部产生的参考电压与外部产生的参考电压，来减少了对外部产生的参考电压的敏感度，而此一混合效果可在保持外部产生的参考电压与该混合模式输入缓冲器的输出彼此追踪的情况之下，降低了混合模式输入缓冲器的敏感度。此外，在一些实施例中，混合模式输入缓冲器也可产生动态的转换点，并可进一步应用缓冲器的输出以作为内部产生的参考电压用来作为校准，而此一反馈机制十分有利于输入缓冲器对其转换点进行动态的校准。
附图说明
图1绘示了本发明第一实施例中的具有被动负载的混合模式输入缓冲器的示意图。
图2绘示了本发明第二实施例中的混合模式输入缓冲器的示意图。
图3绘示了本发明第三实施例中的混合模式输入缓冲器的示意图。
图4绘示了本发明第四实施例中的混合模式输入缓冲器的示意图。
图5绘示了本发明第五实施例中的具有多个参考电压的混合模式输入缓冲器的示意图。
图6绘示了在本发明一实施例中应用了反馈机制的混合模式输入缓冲系统的示意图。
图7～图9针对不同的混合模式输入缓冲器的实施例而绘示了仅有一外部参考电压的一输入缓冲器、各混合一第一参考电压与一第二参考电压50%的一输入缓冲器、分别混合一第一参考电压与一第二参考电压75：25%的一输入缓冲器以及仅有一内部参考电压的一输入缓冲器的转换点示意图。
其中，附图标记说明如下：
100、200、300、500、610         输入缓冲器
121                             第一共同节点
135                             第二共同节点
150、250、350                   偏压产生器
160                             第一电压源
162                             第二电压源
164                             第一电阻
166                             第二电阻
564                             第一普通负载
566                             第二普通负载
600                             输入缓冲系统
605                             输入垫
615                             参考电压垫
M1、M2、M3、…、MN、N1、N2      晶体管
VR1                             第一参考电压
VR2                             第二参考电压
Input                           输入信号
OutF                            第一输出信号
Out                             第二输出信号
BiasN、BiasP                    偏压信号
Gm4                             栅极端
具体实施方式
以下的叙述将伴随着参考用的附加图例来解说本发明的范例，所述图例绘示了本发明的部分特定实施例。所述实施例中所包含的细节应可使本领域的一般技术人员轻易了解本发明的实施方式，而在不违反本发明的精神与范围之下，所述已公开的实施例也可加以修改，又或以其他实施例来加以实现，所以，下列的实施方式不应用来限定本发明的范围。
本发明的混合模式输入缓冲器应用了两个或两个以上的参考电压来选出一适当的转换点给该输入缓冲器，该转换点可视情况转换至该两个或两个以上的参考电压之间以获得较佳的效果，此外，在部分实施例中，所述参考电压的一平均被用来与一输入信号比较，因此，所述参考电压中所具有的任何噪声也会被加以平均。
图1绘示了本发明第一实施例中具有被动负载的一混合模式输入缓冲器100的示意图。在图1所示的实施例中，输入缓冲器100包含有四个N型场效晶体管(field effect transistor，FET)M1、M2、M3以及M4。为了方便起见，晶体管M1～M4均仅绘示了一栅极端、一漏极端以及一源极端，而晶体管M1～M4也可包含有其他的连接端（例如基底的连接端）。本领域的技术人员应可轻易了解，一晶体管中用以表示连接端为「源极端」或是「漏极端」的图示可以是任意的选择，所以，后续的段落中，标示为「源极端」的连接端也可标示为「漏极端」，反之亦然。
如图1所示，一输入信号Input耦接至晶体管M1的栅极端，一第一参考电压VR1则耦接至晶体管M2的栅极端，而一第二参考电压VR2则耦接至晶体管M3的栅极端。晶体管M1、M2与M3的源极端均连接至一第一共同节点121。此外，晶体管M4的漏极端耦接至第一共同节点121，而晶体管M4的源极端则耦接至一接地点(例如：一数字接地点(digital ground)、一模拟接地点(analog ground)、一机壳接地点(chassis ground)或一大地接地点(Earthground))。一偏压产生器150则通过一偏压信号线而耦接至晶体管M4的栅极端GM4。
晶体管M2与M3的漏极端均耦接至一第二共同节点135，因此，晶体管M2与M3便以互相并联的方式耦接于第一共同节点121与第二共同节点135之间，因而形成了一参考电压网络，其用来设定输入缓冲器100的输出信号的转换点。该参考电压网络的细节在后续的段落中会详细说明。
图1所示的输入缓冲器100还包含有一第一电阻164以及一第二电阻166。第一电阻164耦接于一第一电压源160以及晶体管M1的漏极端之间，而第二电阻166则耦接于一第二电压源162以及第二共同节点135之间。举例来说，第一电阻164与第二电阻166中每一电阻可代表个别的电路元件，又或可代表一导体或传输线中内含的电阻。
输入缓冲器100在运作时会基于所接收到的一输入信号Input(其为一外部所产生的信号，例如一数据信号或一控制信号)来产生一第一输出信号OutF以及一第二输出信号Out。一般来说，第二输出信号Out代表了输入信号Input的一等比例缩放(scaled)版本，而第一输出信号OutF则代表了输入信号Input的一相反的等比例缩放(inverted scaled)版本，所以，第一输出信号OutF与第二输出信号Out可形成一差分信号对，用来传送输入信号Input给一集成电路中的其他部分。
在图1中，包含有晶体管M2、M3的该参考电压网络可被设计来改变输入缓冲器100的第一与第二输出信号OutF及Out的转换点。在部分的实施例中，晶体管M2、M3的驱动能力以及栅极(通道)宽度可决定晶体管M2、M3影响第一与第二输出信号OutF及Out的方式。举例来说，如果晶体管M2的栅极宽度(gate width)约为晶体管M3的栅极宽度的两倍，晶体管M2即可能具有约晶体管M3两倍的驱动能力，因此，晶体管M2在决定所述输出信号的转换点上便具有较大的影响。
在部分的实施例中，晶体管M2、M3的栅极宽度总和会配合晶体管M1的栅极宽度(所以也配合其驱动能力)来加以设计，然而，晶体管M2、M3的栅极宽度的设计则不需要互相配合。举例来说，当第一参考电压VR1预期为一稳定值时，晶体管M2的尺寸可选择为晶体管M1的75%，而晶体管M3的尺寸可选择为晶体管M1的25%，因此晶体管M2会比晶体管M3对转换点具有较大的影响力。在另一范例中，晶体管M2与M3为互相对称(即，晶体管M2与M3的栅极宽度皆为晶体管M1的50%)。此外，当第一参考电压VR1预期为一极稳定值或极不稳定值时，晶体管M2与M3可分别加以忽略。
此外，若一晶体管是操作在三极(triode)区(对一场效晶体管来说)，该晶体管的驱动能力可由改变其栅极的信号来加以调整。当一晶体管操作在三极区时，其可用来作为一可变电流限流器(variable current limiter)。虽然图1仅绘示了一般的场效晶体管，然而，对于本领域的一般技术人员而言，其他的开关元件，例如操作在饱和区的双极结晶体管(bipolar junction transistor，BJT)或是其他合适的晶体管，也可适用在本发明的应用上。
以图1所示的输入缓冲器100的操作为例，在一些实施例中，第一参考电压VR1是一接地电位而第二参考电压VR2则为0.5V。假设转换点是位在第一参考电压VR1与第二参考电压VR2之间的50%(即，晶体管M2的栅极宽度与M3的栅极宽度的总和等于晶体管M1的栅极宽度，而晶体管M2与晶体管M3的栅极宽度相等)，所以当该输入信号到达0.25V时，所述输出信号便会立刻转换。而当第一参考电压VR1为0.5V，第二参考电压VR2是一接地电位时，上述的说明也同样成立。另一方面来说，若第一参考电压VR1与第二参考电压VR2被设计成同样的电位(例如，同样是0.5V)，转换点则会是0.5V，而此时输入缓冲器100便会如同公知单端输入缓冲器一样地运作。
第一参考电压VR1与第二参考电压VR2可应用许多不同的方式来产生。在一些实施例中，第一参考电压VR1是由外部所产生，而第二参考电压VR2则是由晶片内部所产生的一参考电压，这样的设定不仅可以减少第一参考电压VR1中的噪声，也允许第一参考电压VR1与第二参考电压VR2可以很容易地耦接在一起而具有同一电位，因此，这样的电路设计也可在必要时如同公知单端输入缓冲器一般地运作。
图1绘示了具有被动负载的混合模式输入缓冲器100的范例。在此范例中，该参考电压网络可被设计成用来分别混合第一参考电压VR1与第二参考电压VR2的50%。然而，如同前面所述，被动负载的设计也可用来混合不同比例的参考电压。举例来说，第一参考电压VR1可包含有被动负载的75%，而第二参考电压VR2可包含有被动负载的25%。
图2绘示了本发明第二实施例中的一混合模式输入缓冲器200的示意图。在图2的实施例中，输入缓冲器200具有一基本的运算跨导放大器(operationaltransconductance amplifier，OTA)。输入缓冲器200与图1所示的输入缓冲器100具有相似的连接设计，然而，电阻164以及166则是以内部负载N1与N2来取代，在此实施例中，内部负载N1与N2分别为两个P型场效晶体管。在一些实施例中，P型场效晶体管N1与N2会被经过设计而使得第二参考电压VR2包含有参考电压总和中的25%。
图3绘示了本发明第三实施例中的一混合模式输入缓冲器300的示意图。在输入缓冲器300的设计中，其具有一主动负载。一偏压产生器350供给一偏压信号BiasN给晶体管M4的栅极端，并供给一偏压信号BiasP给负载N1与N2。在一些实施例中，晶体管M2与M3会被经过设计而使得第二参考电压VR2提供参考电压总和的25%。
图4绘示了本发明第四实施例中的一混合模式输入缓冲器400的示意图。在图4所示的实施例中，输入缓冲器400的设计具有一基本的运算跨导放大器，而该运算跨导放大器具有一自我产生(self-generated)的偏压电压。具体来说，输入缓冲器400所具有的内部负载N1与N2是依据图2所示的基本运算跨导放大器架构来设计的，而图2与图4的差别在于：图4中，供给晶体管M4的栅极端GM4的偏压信号BiasN是由输入缓冲器400内部所产生。同样地，在一些实施例中，晶体管M2与M3会被经过设计而使得第二参考电压VR2提供参考电压总和的25%。
图5绘示了本发明第五实施例中的具有多个参考电压的一混合模式输入缓冲器500的示意图。在一些实施例中，第一参考电压VR1是一外部参考电压信号，而除第一参考电压VR1之外的参考电压信号则都是由内部所产生。在部分实施例中，也可有其他的参考电压信号可为内部产生及/或外部产生。
输入缓冲器500包含有多个互相并联的参考电压晶体管M2、M3、…、MN，而每一参考电压晶体管的栅极尺寸均依需求而设计，用来分配每一参考电压晶体管对转换点的影响比重，其中该转换点可依参考电压晶体管M2、M3、…、MN的尺寸的加权组合(或加权平均)来加以设定。输入缓冲器500也包含有一第一普通负载564以及一第二普通负载566，而第一普通负载564与一第二普通负载566分别包含有一个或多个被动或主动电子元件。
图6绘示了本发明一实施例中应用了一反馈机制的一混合模式输入缓冲系统600的示意图。在图6的范例中，输入缓冲器600包含有一输入缓冲器610，其用来接收来自一输入垫(input pad)605的一输入信号Input，以及来自一参考电压垫(voltage reference pad)615的一第一参考电压信号VR1。
当输入缓冲器610在运作中，输入缓冲器610会产生一输出信号Output，而输出信号Output会用来作为一第二缓冲器620的输入，此外，第二缓冲器620则会产生一输出信号VR2来反馈给输入缓冲器610，以作为一内部产生的参考电压。这样的反馈机制会导致输入缓冲器610依据输入缓冲器610的初始转换速度来动态地调整其转换点。负反馈机制会减缓输入缓冲器610的运作速度，所以缓冲器610会在转换点之后才进行转换，然而，正反馈则会增加输入缓冲器610的运作速度，使得输入缓冲器610会在转换点之前便进行转换。
通过利用磁滞效应(hysteresis effect)，即应用正反馈或负反馈机制，输入缓冲器610可依不同的需求而加以校准。举例来说，磁滞效应可通过一个或多个电路元件的参数来加以设定，例如输入缓冲器610中所内含的各个晶体管栅极宽度。此外，转换点的移动方向也可通过更动反馈至输入缓冲器610的电压输入来加以设定(请参照图7～图9)。所以，通过加入一反馈机制，输入缓冲器610的操作特性可更加便利地因应输出的变化来进行调整。
本领域的一般技术人员应可理解图1～图4的实施例(或是其他的实施例)，可应用来产生多个参考电压信号(如同图5所示)，又或可配合一反馈机制来运作(如同图6所示)。
如前所述，图7～图9绘示了各个实施例中不同的混合模式输入缓冲器的转换点示意图。举例来说，图7绘示了输入缓冲器四个不同的实施例在运作中的四个转换点示意图，其中第一参考电压VR1均设定为一相对较低的电位。图7中的第一张附图展示了不具有第二参考电压VR2的一输入缓冲器的转换点，第二张附图则展示了当第二参考电压VR2包含有参考电压总和25%的一输入缓冲器的转换点，第三张附图则展示了当第二参考电压VR2包含有参考电压总和50%的一输入缓冲器的转换点，最后，第四张附图展示了不具有第一参考电压VR1的一输入缓冲器的转换点。
值得注意的是，转换点会随着第一参考电压VR1与第二参考电压VR2间不同的混合比例(例如：通过调整晶体管M2与M3的栅极宽度来达成不同的比例)而改变，所以，转换点是由参考电压网络中的晶体管之间的加权组合(或加权平均)所决定的。
相较于图7，图8展示了四张彼此相似的转换点示意图，其中的第一参考电压VR1均设定为一中等电位。而图9同样展示了四张彼此相似的转换点示意图，其中的第一参考电压VR1均设定为一相对较高的电位。值得注意的是，在图7～图9中，第四张附图均保持在相同的位置，这是因为图7～图9中的第四张附图均代表一输入缓冲器的转换点不具有第一参考电压VR1的成分。
综上所述，相较于现有的公知输入缓冲器，前述的混合模式输入缓冲器具有许多明显的优点。举例来说，混合模式输入缓冲器通过混合内部产生的参考电压与外部产生的参考电压，来减少了对外部产生的参考电压的敏感度，而此一混合效果可在保持外部产生的参考电压与该混合模式输入缓冲器的输出彼此追踪的情况之下，降低了混合模式输入缓冲器的敏感度。此外，在一些实施例中，混合模式输入缓冲器也可产生动态的转换点，并可进一步应用缓冲器的输出以作为内部产生的参考电压用来作为校准，而此一反馈机制十分有利于输入缓冲器对其转换点进行动态的校准。
虽然上述的混合模式输入缓冲器是通过一些优选实施例来加以解说，然而，对于本领域的一般技术人员而言，其他应用本说明书所公开的发明而加以实现的实施例，包括所述仅含有本发明部分特性与优点的实施例，仍属于本发明的范围之内。此外，在不背离本发明精神的前提之下，应用混合模式输入缓冲器的概念而加以设计与实现的实施例，包含所述将可编程电阻的程序化以及使用最佳化的范例，均属于本发明的范畴之内。
于上述实施例中，集成电路可以是一单片机(monolithic chip)，输入缓冲器可以是连接至该集成电路的一存储区(memory section)，以及该存储区可以包含有一动态随机存储器(dynamic random access memory，DRAM)。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (6)

1.一种混合模式输入缓冲器，其特征是，包含有：
一输入晶体管，具有至少一栅极端，其中该输入晶体管的该栅极端连接至一外部所产生的一外部输入信号；
一第一参考晶体管，具有至少一栅极端，其中该第一参考晶体管的该栅极端连接至一外部所产生的外部参考电压信号；
一第二参考晶体管，具有至少一栅极端，其中该第二参考晶体管的该栅极端连接至一内部所产生的内部参考电压信号，其中该输入晶体管的一端、该第一参考晶体管的一端以及一第二参考晶体管的一端均连接至一第一共同节点；
一第一负载，将一第一电压端连接至该输入晶体管的另一端；
一第二负载，将一第二电压端连接至一第二共同节点，该第二共同节点连接至该第一参考晶体管的另一端以及该第二参考晶体管的另一端；以及
一第三负载，连接至一第三电压端，其中该第一与第二电压端相对于该第三电压端维持在一正电压；以及该第一电压端与第二电压端维持在同一电压；
其中该混合模式输入缓冲器比较该外部输入信号与该外部参考电压信号及该内部参考电压信号来产生一输出信号，且根据该外部输入信号、该外部参考电压信号及该内部参考电压信号的电压值来决定该混合模式输入缓冲器的一转换点，以及该第一参考晶体管的一栅极宽度以及该第二参考晶体管的一栅极宽度的总和等于该输入晶体管的一栅极宽度。
2.如权利要求1所述的混合模式输入缓冲器，其特征是，该第一电压端与该第二电压端互相耦接。
3.如权利要求1所述的混合模式输入缓冲器，其特征是，该第三负载为一偏压晶体管。
4.如权利要求3所述的混合模式输入缓冲器，其特征是，该偏压晶体管连接至一外部产生的外部偏压信号。
5.如权利要求3所述的混合模式输入缓冲器，其特征是，该偏压晶体管连接至一内部产生的内部偏压信号。
6.如权利要求5所述的混合模式输入缓冲器，其特征是，还输出至少一输出信号，且该内部产生的内部偏压信号至少部分地因应该输出信号所产生。
CN201110085136.3A 2010-07-02 2011-04-02 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路 Active CN102314189B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/829,403 US8427204B2 (en) 2010-07-02 2010-07-02 Mixed-mode input buffer
US12/829,403 2010-07-02

Publications (2)

Publication Number Publication Date
CN102314189A CN102314189A (zh) 2012-01-11
CN102314189B true CN102314189B (zh) 2013-12-25

Family

ID=45399238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110085136.3A Active CN102314189B (zh) 2010-07-02 2011-04-02 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路

Country Status (3)

Country Link
US (1) US8427204B2 (zh)
CN (1) CN102314189B (zh)
TW (1) TWI514769B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5607963B2 (ja) * 2010-03-19 2014-10-15 スパンション エルエルシー 基準電圧回路および半導体集積回路
US8829882B2 (en) * 2010-08-31 2014-09-09 Micron Technology, Inc. Current generator circuit and method for reduced power consumption and fast response
US8878601B2 (en) * 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply circuit with positive and negative feedback loops
KR20160105085A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템
KR20170007036A (ko) * 2015-07-10 2017-01-18 에스케이하이닉스 주식회사 입력 회로 및 이를 포함하는 반도체 장치
US11587148B2 (en) 2021-03-08 2023-02-21 Capital One Services, Llc Item level data determination device, method, and non-transitory computer-readable media

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1288290A (zh) * 1999-09-15 2001-03-21 因芬尼昂技术股份公司 半导体集成电路的输入缓冲器
US6281731B1 (en) * 1999-10-27 2001-08-28 International Business Machines Corporation Control of hysteresis characteristic within a CMOS differential receiver
CN1841554A (zh) * 2005-03-29 2006-10-04 茂德科技股份有限公司（新加坡子公司） 用于集成电路元件的高速低功率输入缓冲器
US7154318B2 (en) * 2003-11-18 2006-12-26 Stmicroelectronics Pvt. Ltd. Input/output block with programmable hysteresis

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09147557A (ja) * 1995-11-17 1997-06-06 Mitsubishi Electric Corp 半導体記憶装置および半導体装置
JP3558844B2 (ja) * 1997-11-28 2004-08-25 シャープ株式会社 センスアンプ回路
US6100667A (en) * 1999-01-21 2000-08-08 National Semiconductor Corporation Current-to-voltage transition control of a battery charger
US6157221A (en) * 1999-03-23 2000-12-05 Northrop Grumman Corporation Three input comparator
KR100480597B1 (ko) * 2002-05-14 2005-04-06 삼성전자주식회사 출력 피드백 신호를 사용하여 오프셋 전압을 조절하는입력 수신기
US6952091B2 (en) * 2002-12-10 2005-10-04 Stmicroelectronics Pvt. Ltd. Integrated low dropout linear voltage regulator with improved current limiting
US6879198B2 (en) 2002-12-18 2005-04-12 Stmicroelectronics Pvt. Ltd. Differential input receiver with hysteresis
JP2007213637A (ja) * 2006-02-07 2007-08-23 Elpida Memory Inc 内部電源生成回路及びこれらを備えた半導体装置
US7652535B2 (en) * 2006-09-12 2010-01-26 Stmicroelectronics Pvt. Ltd. Continuous time common mode feedback circuit, system, and method
TWI345350B (en) * 2007-08-27 2011-07-11 Niko Semiconductor Co Ltd Constant voltage and constant current converting controller
US7733179B2 (en) * 2007-10-31 2010-06-08 Texas Instruments Incorporated Combination trim and CMFB circuit and method for differential amplifiers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1288290A (zh) * 1999-09-15 2001-03-21 因芬尼昂技术股份公司 半导体集成电路的输入缓冲器
US6281731B1 (en) * 1999-10-27 2001-08-28 International Business Machines Corporation Control of hysteresis characteristic within a CMOS differential receiver
US7154318B2 (en) * 2003-11-18 2006-12-26 Stmicroelectronics Pvt. Ltd. Input/output block with programmable hysteresis
CN1841554A (zh) * 2005-03-29 2006-10-04 茂德科技股份有限公司（新加坡子公司） 用于集成电路元件的高速低功率输入缓冲器

Also Published As

Publication number Publication date
US8427204B2 (en) 2013-04-23
US20120001663A1 (en) 2012-01-05
TWI514769B (zh) 2015-12-21
TW201203862A (en) 2012-01-16
CN102314189A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
CN102314189B (zh) 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路
US7382160B2 (en) Differential output circuit with reduced differential output variation
US7541844B2 (en) Current weighted voltage interpolation buffer
CN102354241B (zh) 电压/电流转换电路
US7321326B2 (en) Current source cell and D/A converter using the same
US7701370B2 (en) Current output circuit with bias control and method thereof
KR100864898B1 (ko) Ｃｍｏｓ 가변 이득 증폭기
US7514969B2 (en) Driver circuit and method of controlling the same
US20240014783A1 (en) Bandwidth Adjustment Circuit and Bandwidth Adjustment Method of Operational Amplifier
US6556070B2 (en) Current source that has a high output impedance and that can be used with low operating voltages
CN114756076A (zh) 电压缓冲电路
CN100539398C (zh) 混频器
JP4238106B2 (ja) 論理回路
JP4335078B2 (ja) ソースフォロワ回路
US7816971B2 (en) Switch circuit having adjustable linearity of differential mode resistances
CN220693114U (zh) 一种多重跨导放大器
CN101521510B (zh) 使用于数字模拟转换器的动态偏压控制电路及其相关装置
JP4913392B2 (ja) アッテネータ
KR20070113966A (ko) 연산 증폭기 회로
KR100915938B1 (ko) 디지털-아날로그 변환기의 전류셀 제어를 위한 적응제어회로 및 이를 포함한 디지털-아날로그 변환기
JP2024036808A (ja) 電圧出力回路
JP2005063381A (ja) 基準電圧供給回路及び半導体装置
CN117040458A (zh) 一种多重跨导放大器
CN115857606A (zh) 一种低功耗的基准电压源
JP2001007655A (ja) フル差動増幅装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant