CN108702153B - 电平移位器和校准方法 - Google Patents
电平移位器和校准方法 Download PDFInfo
- Publication number
- CN108702153B CN108702153B CN201780014027.8A CN201780014027A CN108702153B CN 108702153 B CN108702153 B CN 108702153B CN 201780014027 A CN201780014027 A CN 201780014027A CN 108702153 B CN108702153 B CN 108702153B
- Authority
- CN
- China
- Prior art keywords
- input terminal
- capacitance
- coupled
- capacitor
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
在描述的示例中,电平移位器(200)包括信号发生器(206),该信号发生器(206)在第一输出和第二输出上产生差分信号。第一电容器(C21)耦合在第一输出和第一节点(N21)之间,并且第二电容器(C22)耦合在第二输出和第二节点(N22)之间。第三电容器(C23)耦合在第一节点(N21)和第一电压电位(VT)之间。第三电容器(C23)的电容是可变的。第四电容器(C24)耦合在第二节点(N22)和第一电压电位(VT)之间。第四电容器(C24)的电容是可变的。
Description
背景技术
电压转换器或电平移位器是解决在多个电压域中操作的系统的不同部分之间的混合电压不兼容的装置。它们在许多复杂的电子系统中很常见,特别是在与传统装置连接时。随着宽带隙半导体的出现,电平移位器的转换速度不断提高。然而,常规的电平移位器不具有所需的高共模瞬态抗扰度(CMTI),其传播时间足够快以处理这些高开关速度。
发明内容
在描述的示例中,电平移位器包括在第一输出和第二输出上产生差分信号的信号发生器。第一电容器耦合在第一输出和第一节点之间,以及第二电容器耦合在第二输出和第二节点之间。第三电容器耦合在第一节点和第一电压电位之间。第三电容器的电容是可变的。第四电容器耦合在第二节点和第一电压电位之间。第四电容器的电容是可变的。
附图说明
图1是开关电源的一部分的示意图。
图2是图1的电源的电平移位器的示例的示意图,该电平移位器是可调谐的,以增加共模瞬态抗扰度。
图3是由图2的脉冲发生器响应于输入电压产生的信号的示例。
图4是响应于由图2的脉冲发生器产生的脉冲,图2的放大器的输出处的信号的示例。
图5是图2的第一差分放大器的示例的详细示意图。
图6是描述校准电平移位器(例如图2的电平移位器)的方法的流程图。
具体实施方式
本文描述了具有高共模瞬态抗扰度(CMTI)和低传播延迟的电平移位器。高CMTI使电平移位器能够在例如驱动高压场效应晶体管(FET)的应用中以高开关频率工作。在一些示例中,电平移位器驱动高压开关电源中的宽带隙功率FET的FET驱动器的高侧信号转换。这种宽带隙FET可以包括氮化镓(GaN)功率FET和碳化硅(SiC)功率FET。随着这种宽带隙半导体的出现,开关电源的开关速度不断提高,这对开关电源内的栅极驱动器和电平移位器提出了更高的要求。传统的开关电源通过实现具有高于电流电平移位器可以无误差地支持的压摆率的宽带隙驱动器来降低开关损耗。
图1是开关电源100的一部分的示意图。电源100包括耦合到开关部分106的控制器104,由此控制器104驱动在开关部分106中的FET Q11和FET Q12。FET Q11有时被称为高侧FET,并且FET Q12有时被称为低侧FET。在一些示例中,FET Q11和FET Q12是具有约为600V漏极/源极击穿电压的宽带隙GaN FET。FET Q11和FET Q12是可以在开关部分106中实现的开关的示例。其他开关装置可以被实现在电源100中。电源100能够在发送器(未示出)和接收器(未示出)之间进行高电压摆动。
FET Q11的漏极耦合到电压源V11,电压源V11是高压源,并且在一些示例中,电压源V11具有0V到600V之间的电压电位。FET Q12的源极耦合到电压电位,在图1的示例中,该电压电位为接地。
控制器104包括控制电路110,控制电路110可以接收并输出多个信号和电压以驱动开关部分106。在示例控制器104中,控制电路110在节点N11处接收控制信号。在一些示例中,控制信号包括脉冲宽度调制(PWN)信号,其控制或设置开关部分106的定时。在其他示例中,控制电路110可以具有耦合到控制电路110的其他输入。控制电路110具有耦合到电平移位器120的输入的输出112和耦合到驱动FET Q12的驱动器126的输入的输出124。
当控制器104本身在低得多的电压下操作时,电平移位器120使控制器104能够以高电压操作FET Q11。电平移位器120具有耦合到驱动器或放大器132的输出130,驱动器或放大器132控制FET Q11的栅极电压。同样,驱动器126控制FET Q12的栅极电压。驱动器126相对于可以接地的电压VSS在例如5V的电压VDD下操作。电平移位器120和驱动器132可以在小电压下操作,但是它们的接地参考VHS可以远高于VSS电位。因此,接地参考VHS和电源电压VHB之间的电压差可以是VDD或5V。
当FET Q12关断时,FET Q11导通,并且电压VHS快速压摆到电压V11。电平移位器120的输出也与电压VHS一起压摆,这为电平移位器120产生非常快的共模瞬态。高速开关电源需要具有非常好的共模瞬态抗扰度(CMTI)的驱动器,以承受例如FET Q11和FET Q12的宽带隙装置的高压摆率。许多开关电源进一步需要低传播时间和传播匹配以支持高开关频率。此外,许多开关电源需要具有低静态电流消耗的电平移位器。本文描述的电平移位器具有高CMTI,在高转换频率下操作并且汲取低静态电流。
图2是电平移位器200的示例的示意图,电平移位器200是可调谐的以增加CMTI。电平移位器200耦合到输入,该输入可以耦合到图1的节点N11。输入202耦合到脉冲发生器206,脉冲发生器206将输入202处的输入信号转换为在节点Q和Q’上输出的多个差分脉冲。节点Q上输出的信号被称为信号V21,并且节点Q’上输出的信号被称为V22。在其他示例中,除了脉冲发生器206之外的信号发生装置可以被实现以产生代表节点N11上的输入信号的差分信号。
节点Q和节点Q’耦合到多个驱动器208。驱动器208中的最后一个是耦合到可变电压源216或由可变电压源216供电的驱动器210和驱动器212。可变电压源216在驱动器210和驱动器212的输出处设置信号V23和信号V24的幅度。如下面更详细描述的,可变电压源216改变信号V23和信号V24的幅度以校准电平移位器200的输出幅度。在一些示例中,利用耦合到Q节点的单个驱动器和耦合到Q’节点的单个驱动器来实现多个驱动器208。
电容器C21耦合在驱动器210和节点N21之间,并且电容器C22耦合在驱动器212和节点N22之间。电容器C21和电容器C22将电压电位VHS与低压电路(例如驱动器208和脉冲发生器206)隔离。电容器C23耦合在节点N21和电压终端VT之间。电容器C24耦合在节点N22和电压终端VT之间。电压终端VT可以是如本文所述的多个不同电压。电容器C23和电容器C24是可变的或能够被调整以改进节点N21处和节点N22处的CMTI,如下面更详细描述的。在一些示例中,电容器C23和电容器C24的电容值大于电容器C21和电容器C22的电容值。电容器C21和电容器C23在节点N21处形成分压器,并且电容器C22和电容器C24在节点N22处形成分压器。信号V23和信号V24通常是高频信号或包含高频分量,例如阶跃函数,信号V23和信号V24能够通过电容器C21和电容器C22并成为节点N21处和节点N22处的差分信号。响应于电平移位器200上的CMTI,在N21和N22上产生共模信号。在校准期间,C21与C23的比率和C22与C24的比率紧密匹配,以最小化响应于CMTI在节点N21和节点N22上产生的差分输出。如果比率不紧密匹配,则瞬态共模电压可能导致如本文所述的信号V23和信号V24的处理中的延迟和/或错误。
差分放大器220的差分输入耦合到节点N21和节点N22。差分放大器220如本文所述处理信号V21和信号V22。另一个差分放大器222的差分输入也耦合到节点N21和节点N22。差分放大器222在瞬态测试期间测量节点N21和节点N22上的差分瞬态响应,并产生信号VTEST,信号VTEST与差分瞬态响应成比例。信号VTEST被输入到处理器224,处理器224响应于信号VTEST调整电容器C23和电容器C24的电容值。
电阻器R21通过开关SW21将电压源VCM耦合到节点N21,并且电阻器R22通过开关SW21将电压源VCM耦合到节点N22。由处理器224设置开关SW21的状态,并且开关SW21用于将节点N21和节点N22充电到电压VCM,该电压VCM是差分放大器220的共模电压。节点N21和节点N22上的电荷通过处理器224分析以确定电容器C23和电容器C24的适当电容值以最大化CMTI,如本文所述。
在图2的示例中,差分放大器220的输出耦合到第二差分放大器230的输入。在图2的示例中,差分放大器220具有非常好的高频共模抑制比(CMRR)。例如,在2纳秒周期内的2伏摆动可以在差分放大器220的输出上产生最大2mV的差分摆动。差分放大器220的CMRR是限制电平移位器200的CMTI的因素。差分放大器220在本文中有时被称为第一级。节点N21和节点N22上的共模电压摆动对差分放大器220的增益影响不大。差分放大器230具有适度增益,其可以小于差分放大器220的增益。此外,差分放大器230具有低输出阻抗以驱动耦合到差分放大器230的输出的部件的大负荷,如本文所述。
差分放大器230的差分输出耦合到第一RC网络,第一RC网络进而耦合到比较器234的输入。差分放大器230的差分输出还耦合到第二RC网络,而第二RC网络进而耦合到比较器236的输入。差分放大器230的高输出耦合到电容器C25和电容器C26,并且差分放大器230的低输出耦合到电容器C27和电容器C28。电容器C25和电容器C27耦合到比较器234的输入,并且电容器C26和电容器C28耦合到比较器236的输入。电阻器R23和电阻器R24将比较器234的输入耦合到电压源V25,并且电阻器R25和电阻器R26将比较器236的输入耦合到电压源V26。电压源V25设置用于触发比较器234的输出上的电压转变的阈值,并且电压源V26设置用于触发比较器236的输出上的电压转变的阈值。比较器234和比较器236的输出耦合到锁存器240的输入,在图2的示例中,锁存器240包括两个与非门。锁存器240的输出耦合到晶体管Q11的栅极。在一些示例中,放大器或驱动器(未示出)耦合在锁存器240和晶体管Q11的栅极之间。
图3是响应于在节点N11上接收的信号由脉冲发生器206产生的信号V21(图2)的示例。信号V22是信号V21的补充。图3中所示的信号V21是可以由脉冲发生器206产生的多个差分信号类型的示例。在图3的示例中,脉冲发生器206在节点N11处的输入信号的上升沿和下降沿产生正脉冲或负脉冲。脉冲发生器206进一步产生脉冲以保持电平移位器200激活。输入信号具有上升沿300,其导致脉冲发生器206产生具有预定脉冲宽度t31的脉冲302。在图3的示例中,预定脉冲宽度t31是3ns。脉冲302由字母M表示,以表示它是在输入信号的转变开始时产生的主脉冲。在从主脉冲起的预定时间t32之后,传输以字母I表示的保险脉冲。在图3的示例中,示出了自主脉冲302预定时间t32之后传输的保险脉冲306。在图3的示例中,主脉冲和保险脉冲之间的预定时间t32是20ns。如果输入信号在预定时间t33之后没有转变,则脉冲发生器206产生由字母K表示的保持脉冲。在图3的示例中,脉冲发生器206在自从产生保险脉冲312的时间t33产生保持脉冲310。
信号V23和信号V24中的脉冲分别通过电容器C21和电容器C22导通,并且终止于电容器C23和电容器C24,电容器C23和电容器C24的电容值可以充分大于电容器C21和电容器C22的电容值。电容值的差异在驱动器210、驱动器212的输出和节点N21、节点N22之间形成电容分压器。在本文描述的示例中,分压器具有大的比率,例如330V/V。该比率被选择,使得输入相对于输出的全电压摆动等于差分放大器220的总共模范围的至少一半。
如上所述,电容器C23和电容器C24是可调整的,以便调整共模差分转换(common-mode to differential conversion),否则将由于如本文所述的C21/C23和C22/C24的电容值的失配比率而发生共模差分转换。可以在组装电平移位器200之后进行调整电容器C23和电容器C24,例如在测试期间。节点N11上的输入信号在测试期间是无效的,因此脉冲发生器206不产生任何脉冲。处理器224闭合开关SW21,其通过共模电压VCM对电容器C21、电容器C22、电容器C23和电容器C24充电。然后由处理器224断开开关SW21产生高阻抗情况,这允许节点N21和节点N22上的任何差分误差被保持以通过放大器222读出。然后,VHS电压扫描到相对于电平移位器的输入的高电压。然后,与电容器失配相关的任何差分误差保持在电容器C21、电容器C22、电容器C23和电容器C24上,并由处理器224经由差分放大器222读取。如果电容器C21与电容器C23的电容值的比率等于电容器C22与电容器C24的电容值的比率,则节点N21上的电压将等于节点N22上的电压。放大器222测量节点N21和N22上的电压之间的差值,并将差值输出到处理器224。在本文描述的示例中,放大器222具有二十的增益,但是可以根据特定应用的需要实现其他增益值。然后处理器224确定电容器C23和电容器C24的值。在一些示例中,处理器224与电平移位器220是分开的。
如上所述,电容器C21、电容器C22、电容器C23和电容器C24的电容的比率的失配导致共模差分转换,并且调整电容器C23和电容器C24提高了共模差分转换性能。通过将公共电压源VCM与电阻器R21和电阻器R22断开来将调整过程转换为低频调整,其在电容器C23和电容器C24上设置DC电压。电容器C23和电容器C24上的DC电压分别是节点N21和节点N22上的电压。然后,扫描共模,并且由失配产生的任何误差被留在电容器C23和电容器C24上并经由放大器222被测量。扫描共模包括将电平移位器200的高压侧从当开关SW21断开时所在的0V移动到高电压。高电压在C21和C22两端发展。由于与电容器C23和电容器C24相关的慢时间常数,可以经过长时期完成测量。放大器222可以被双采样,以消除放大器自身中的任何偏移误差。例如,可以在SW21断开并且两个输入仍然处于相同的电压电位之前对放大器222的输出进行采样,并且然后在N21和N22上的误差已经稳定之后再次采样。两个读数的差异给出了与放大器222的偏移无关的误差。
如上所述,放大器222的输出信号或电压由处理器224接收。然后处理器224分析放大器222输出的电压,以确定电容器C23和/或电容器C24中的哪个需要被调整以及需要被调整多少,以使上述比率相等。在初始调整之后可以重复测量共模差分转换的过程,以确保电容器C23和电容器C24已被正确调整。
图4是示出响应于由图2的脉冲发生器206产生的脉冲,在放大器230的输出处的示例信号400的曲线图。该曲线图示出了正比较阈值和负比较阈值之间的噪声容限,其中信号400是不可检测的。如图4所示,CMTI感应信号存在于信号400中,但它在噪声容限内并且不会引起误差。信号400超过正比较阈值并在时间402处进入信号容限。信号400的信号幅度确定信号400延伸超过噪声容限的程度。如果信号幅度太低,则不会在噪声容限之上检测到信号400。
电平移位器200提供设置比较器234和比较器236的阈值水平以得到信号的能力,例如图4中的信号400具有适当的信号容限和噪声容限。在本文描述的示例中,信号幅度被设置为噪声容限的两倍。该过程包括将驱动器210和驱动器212的输出调节为较低的电压。在图2的示例中,通过向驱动器210和驱动器212提供较低电压或一半电压的可变电压源216,将驱动器的输出电压设置为其正常工作电压的一半。然后调节电压V25和电压V26至信号400刚好超过噪声容限处。可以监视比较器234、比较器236的输出或锁存器240的输出以确定信号400是否已超过噪声容限。然后处理器224指示可变电压源216向驱动器210和驱动器212输出全电压,驱动器210和212的输出返回到它们的全电压。然后信号幅度400如图4所示。
图5是图2的差分放大器220的示例的示意图。放大器220的第一级提供改进图2的电平移位器200的操作的益处。电容器C23和电容器C24的末端可以是电压VDD、接地或接地与DVD之间的电压。放大器220具有非常高的共模抑制比(CMRR),其通过利用输入、节点N21和节点N22来实现,其可以被加载高电容而不影响电路放大器220。
图6是描述校准电平移位器的方法的流程图,例如图2的电平移位器200。该方法在步骤600开始,将第一节点耦合到第一电压电位。第一节点耦合到第一电容器,第一电容器耦合到信号发生器,第二电容器耦合到第二电压电位,以及第一输入耦合到第一差分放大器。步骤602包括将第二节点耦合到第一电压电位。第二节点耦合到第三电容器,第三电容器耦合到信号发生器,第四电容器耦合到第二电压电位,以及第二输入耦合到第一差分放大器。步骤604包括将第一电压与第一节点和第二节点去耦合。步骤606包括扫描电平移位器两端的电压以在第一节点和第二节点之间产生差分电压。步骤608包括测量第一节点和第二节点之间的电压差。步骤610包括响应于测量调节第二电容器和第四电容器中的至少一个的电容值。
在所描述的实施例中可以进行修改,并且在权利要求的范围内,其他实施例也是可能的。
Claims (20)
1.一种电路,其包括:
第一输入端子,其适于耦合到具有第一电容的第一电容器;
第二输入端子,其适于耦合到具有第二电容的第二电容器;
端电压源;
第三电容器,其耦合在所述第一输入端子和所述端电压源之间,并且具有第三电容,所述第三电容限定相对于所述第一电容的第一比率;以及
第四电容器,其耦合在所述第二输入端子和所述端电压源之间,并且具有第四电容,所述第四电容限定相对于所述第二电容的第二比率,所述第二比率匹配所述第一比率。
2.根据权利要求1所述的电路,还包括:
共模电压源;
第一开关,其耦合在所述第一输入端子和所述共模电压源之间;以及
第二开关,其耦合在所述第二输入端子和所述共模电压源之间。
3.根据权利要求1所述的电路,还包括:
差分放大器,其具有耦合到所述第一输入端子的第一输入、以及耦合到所述第二输入端子的第二输入,所述差分放大器被配置为当所述第一输入端子和所述第二输入端子与共模电压源去耦合时,基于所述第一输入端子和所述第二输入端子之间的电压差产生测试信号。
4.根据权利要求3所述的电路,其中:
所述第三电容器包括第一可调电容器;
所述第四电容器包括第二可调电容器;以及
基于所述测试信号调整所述第三电容或所述第四电容中的至少一个,使得所述第二比率匹配所述第一比率。
5.根据权利要求4所述的电路,还包括:
处理器,其被耦合以接收来自所述差分放大器的所述测试信号,并且被配置为提供指令以调整所述第三电容或所述第四电容中的至少一个。
6.根据权利要求5所述的电路,其中所述处理器被配置为当所述测试信号正被生成时,将所述共模电压源与所述第一输入端子和所述第二输入端子去耦合。
7.根据权利要求5所述的电路,其中所述处理器被配置为基于所述测试信号来确定所述第一输入端子和所述第二输入端子之间的共模瞬态抗扰度。
8.根据权利要求1所述的电路,其中所述第一电容不同于所述第二电容。
9.一种电平移位器,其包括:
第一输入端子和第二输入端子;
端电压源;
电源电压源;
第一可调电容器,其耦合在所述第一输入端子和所述端电压源之间;
第二可调电容器,其耦合在所述第二输入端子和所述端电压源之间;以及
第一差分放大器,其具有耦合到所述电源电压源的电源端子、耦合到所述第一输入端子的第一差分输入、耦合到所述第二输入端子的第二差分输入、以及差分输出。
10.根据权利要求9所述的电平移位器,还包括:
共模电压源;
第一开关,其耦合在所述第一输入端子和所述共模电压源之间;以及
第二开关,其耦合在所述第二输入端子和所述共模电压源之间。
11.根据权利要求9所述的电平移位器,还包括:
第二差分放大器,其具有耦合到所述第一输入端子的第一输入、以及耦合到所述第二输入端子的第二输入,所述第二差分放大器被配置为当所述第一输入端子和所述第二输入端子与共模电压源去耦合时,基于所述第一输入端子和所述第二输入端子之间的电压差产生测试信号。
12.根据权利要求11所述的电平移位器,还包括:
处理器,其被耦合以接收来自所述第二差分放大器的所述测试信号,并且被配置为基于所述测试信号来确定所述第一输入端子和所述第二输入端子之间的共模瞬态抗扰度。
13.根据权利要求12所述的电平移位器,其中所述处理器被配置为在所述测试信号正被生成时,将所述共模电压源与所述第一输入端子和所述第二输入端子去耦合。
14.根据权利要求12所述的电平移位器,其中所述处理器被配置为基于所述共模瞬态抗扰度来调整所述第一可调电容器或所述第二可调电容器中的至少一个。
15.根据权利要求12所述的电平移位器,其中:
所述第一输入端子适于耦合到具有第三电容的第三电容器;
所述第二输入端子适于耦合到具有第四电容的第四电容器;
所述第一可调电容器具有第一电容;
所述第二可调电容器具有第二电容;以及
所述处理器被配置为调整所述第一电容或所述第二电容中的至少一个,使得所述第一电容与所述第三电容的第一比率匹配所述第二电容与所述第四电容的第二比率。
16.一种电平移位器,其包括:
第一输入端子和第二输入端子;
端电压源;
第一可调电容器,其耦合在所述第一输入端子和所述端电压源之间;
第二可调电容器,其耦合在所述第二输入端子和所述端电压源之间;
共模电压源;
第一开关,其耦合在所述第一输入端子和所述共模电压源之间;
第二开关,其耦合在所述第二输入端子和所述共模电压源之间;
差分放大器,其具有耦合到所述第一输入端子的第一输入、耦合到所述第二输入端子的第二输入,以及被配置为提供测试信号的放大器输出;以及
处理器,其耦合到所述差分放大器的所述放大器输出,并且被配置为基于所述测试信号来确定所述第一输入端子和所述第二输入端子之间的共模瞬态抗扰度。
17.根据权利要求16所述的电平移位器,其中
所述差分放大器被配置为当所述第一输入端子和所述第二输入端子与所述共模电压源去耦合时,基于所述第一输入端子和所述第二输入端子之间的电压差产生所述测试信号。
18.根据权利要求17所述的电平移位器,其中
所述处理器被配置为基于所述测试信号来确定所述第一输入端子和所述第二输入端子之间的所述共模瞬态抗扰度。
19.根据权利要求18所述的电平移位器,其中所述处理器被配置为基于所述共模瞬态抗扰度来调整所述第一可调电容器或所述第二可调电容器中的至少一个。
20.根据权利要求18所述的电平移位器,其中:
所述第一输入端子适于接收具有第三电容的第三电容器;
所述第二输入端子适于接收具有第四电容的第四电容器;
所述第一可调电容器具有第一电容;
所述第二可调电容器具有第二电容;并且
所述处理器被配置为调整所述第一电容或所述第二电容中的至少一个,使得所述第一电容与所述第三电容的第一比率匹配所述第二电容与所述第四电容的第二比率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310025409.8A CN116032274A (zh) | 2016-03-30 | 2017-03-30 | 电平移位器和校准方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662315471P | 2016-03-30 | 2016-03-30 | |
US62/315,471 | 2016-03-30 | ||
US15/463,404 | 2017-03-20 | ||
US15/463,404 US10097183B2 (en) | 2016-03-30 | 2017-03-20 | Level shifter and method of calibration |
PCT/US2017/025099 WO2017173123A1 (en) | 2016-03-30 | 2017-03-30 | Level shifter and method of calibration |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310025409.8A Division CN116032274A (zh) | 2016-03-30 | 2017-03-30 | 电平移位器和校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108702153A CN108702153A (zh) | 2018-10-23 |
CN108702153B true CN108702153B (zh) | 2023-01-31 |
Family
ID=59961400
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310025409.8A Pending CN116032274A (zh) | 2016-03-30 | 2017-03-30 | 电平移位器和校准方法 |
CN201780014027.8A Active CN108702153B (zh) | 2016-03-30 | 2017-03-30 | 电平移位器和校准方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310025409.8A Pending CN116032274A (zh) | 2016-03-30 | 2017-03-30 | 电平移位器和校准方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10097183B2 (zh) |
CN (2) | CN116032274A (zh) |
WO (1) | WO2017173123A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11444617B2 (en) * | 2016-12-02 | 2022-09-13 | Semiconductor Components Industries, Llc | Set and reset pulse generator circuit |
US10868536B1 (en) | 2019-09-20 | 2020-12-15 | Analog Devices International Unlimited Company | High common-mode transient immunity high voltage level shifter |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6638808B1 (en) * | 2002-02-04 | 2003-10-28 | Ixys Corporation | Method of manufacturing gate driver with level shift circuit |
CN1847860A (zh) * | 2005-02-04 | 2006-10-18 | 特克特朗尼克公司 | 具有自动共模终端电压发生器的差分终端和衰减器网络 |
CN104012003A (zh) * | 2011-10-28 | 2014-08-27 | 德克萨斯仪器股份有限公司 | 电平移位器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100287888B1 (ko) | 1999-01-12 | 2001-04-16 | 김영환 | 레벨 시프터 회로 |
US6897492B2 (en) * | 2002-02-04 | 2005-05-24 | Ixys Corporation | Power device with bi-directional level shift circuit |
JP2004096702A (ja) * | 2002-02-20 | 2004-03-25 | Mitsubishi Electric Corp | 駆動回路 |
KR100528858B1 (ko) * | 2002-02-26 | 2005-11-16 | 미쓰비시덴키 가부시키가이샤 | 진폭변환회로 |
US20070001742A1 (en) * | 2005-06-30 | 2007-01-04 | Katsumi Ishikawa | Driving circuit for switching elements |
US7489209B2 (en) * | 2006-04-20 | 2009-02-10 | Transoma Medical, Inc. | High stability fast start up oscillator for implants |
US7978017B2 (en) * | 2007-12-05 | 2011-07-12 | Integrated Device Technology, Inc. | Control voltage generator for a clock, frequency reference, and other reference signal generator |
US7479839B1 (en) * | 2008-03-31 | 2009-01-20 | International Business Machines Corporation | Varactor bank switching based on negative control voltage generation |
TWI376095B (en) * | 2009-03-20 | 2012-11-01 | Green Solution Tech Co Ltd | Signal transforming circuit |
US9093987B1 (en) | 2012-09-28 | 2015-07-28 | Xilinx, Inc. | Differential level shifter for improving common mode rejection ratio |
US9413341B1 (en) * | 2013-12-23 | 2016-08-09 | Microsemi Storage Solutions (U.S.), Inc. | Electro-mechanical voltage-controlled oscillator and a method for generating tunable balanced oscillations |
US9246477B2 (en) * | 2014-03-27 | 2016-01-26 | Qualcomm Incorporated | Systems and methods for common mode level shifting |
-
2017
- 2017-03-20 US US15/463,404 patent/US10097183B2/en active Active
- 2017-03-30 WO PCT/US2017/025099 patent/WO2017173123A1/en active Application Filing
- 2017-03-30 CN CN202310025409.8A patent/CN116032274A/zh active Pending
- 2017-03-30 CN CN201780014027.8A patent/CN108702153B/zh active Active
-
2018
- 2018-08-22 US US16/108,246 patent/US10644702B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6638808B1 (en) * | 2002-02-04 | 2003-10-28 | Ixys Corporation | Method of manufacturing gate driver with level shift circuit |
CN1847860A (zh) * | 2005-02-04 | 2006-10-18 | 特克特朗尼克公司 | 具有自动共模终端电压发生器的差分终端和衰减器网络 |
CN104012003A (zh) * | 2011-10-28 | 2014-08-27 | 德克萨斯仪器股份有限公司 | 电平移位器 |
Also Published As
Publication number | Publication date |
---|---|
US10644702B2 (en) | 2020-05-05 |
US10097183B2 (en) | 2018-10-09 |
US20180358968A1 (en) | 2018-12-13 |
US20170288672A1 (en) | 2017-10-05 |
CN108702153A (zh) | 2018-10-23 |
CN116032274A (zh) | 2023-04-28 |
WO2017173123A1 (en) | 2017-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107819468B (zh) | 自举开关电路 | |
US6806728B2 (en) | Circuit and method for interfacing to a bus channel | |
US9660652B2 (en) | Differential driver with pull up and pull down boosters | |
US7737732B2 (en) | Constant slope ramp circuits for sample-data circuits | |
JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
US20060119422A1 (en) | Semiconductor device including current control circuit of reference current source | |
US7187197B2 (en) | Transmission line driver | |
CN108702153B (zh) | 电平移位器和校准方法 | |
US7511541B2 (en) | Electronic driver device for an external load for which the slew rate of the output signal is independent of the external load capacity and the corresponding integrated component | |
KR101959617B1 (ko) | 출력 전력단의 에지율 제어를 위한 저전력 슬루율 검출기 | |
US10419071B2 (en) | Ringing suppression circuit | |
US10812059B2 (en) | Comparator | |
US10608630B1 (en) | Method of increased supply rejection on single-ended complementary metal-oxide-semiconductor (CMOS) switches | |
GB2620815A (en) | Edge detection circuit | |
US6577179B2 (en) | Dynamic line termination with self-adjusting impedance | |
CN113225083B (zh) | 自举开关电路 | |
US5563541A (en) | Load current detection circuit | |
US20190052228A1 (en) | Rail-To-Rail Source Follower | |
US6275082B1 (en) | Receiver with switched current feedback for controlled hysteresis | |
KR101939147B1 (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
TW200816626A (en) | Automatic-gain control circuit | |
US7236030B2 (en) | Method to implement hysteresis in a MOSFET differential pair input stage | |
US20060055390A1 (en) | Circuit arrangement with a level shifter and a voltage regulator | |
CN118041314A (zh) | 一种差分时钟占空比检测电路、芯片及电子设备 | |
WO2017163528A1 (ja) | 電子回路、および、電子回路の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |