CN118041314A - 一种差分时钟占空比检测电路、芯片及电子设备 - Google Patents

Abstract

本申请公开了一种差分时钟占空比检测电路，该电路包括：时钟控制模块，用于接收输入时钟，根据输入时钟生成第一时钟、第二时钟和第三时钟；差分滤波模块，用于接收第一差分时钟和第二差分时钟，根据第一时钟控制第一差分时钟和第二差分时钟滤波，以生成第一滤波信号和第二滤波信号；共模偏置模块，用于根据第二时钟生成共模偏置电压，以为第一滤波信号和第二滤波信号提供共模偏置电压；积分放大模块，用于根据输入时钟控制第一滤波信号和第二滤波信号进行积分放大，以生成第一积分信号和第二积分信号；比较模块，用于根据第三时钟控制第一积分信号和第二积分信号进行比较以生成比较信号。本申请提高了差分时钟占空比的检测精度，减小了电路面积。

Description

一种差分时钟占空比检测电路、芯片及电子设备

技术领域

本申请涉及集成电路技术领域，具体涉及一种差分时钟占空比检测电路、芯片及电子设备。

背景技术

高速差分时钟广泛应用于DDR、SERDES等高速数据传输系统中。随着传输数据率的提升，高速数据的采样窗口也被压缩至数十至十几皮秒，而高速差分时钟占空比的变化会导致在有限采样窗口内，高速数据无法被正确采集，造成输出数据误码，影响系统性能。因此在高速传输系统中，需要对高速差分时钟的占空比进行精准地检测，否则会影响时钟占空比校正的效果。

传统的差分时钟占空比检测电路如图1所示，原理是通过电阻阵列和电容阵列组成的低通滤波器提取出差分时钟的直流分量，将直流分量送至比较器以输出占空比检测结果。其中，调整电阻阵列阻值和电容阵列容值可以调节低通滤波器的低通截止频率，使电路对不同输入频率的差分时钟都能做到有效检测，具体地，要将输入时钟内的高频分量完全滤除，低通滤波器的截止频率需要是输入时钟频率的数十分之一。然而，若是输入时钟的频率较宽时，则可编程的电阻电容阵列的调整范围需要同步变大，这会导致芯片面积大幅增加。另一方面，传统的差分时钟占空比检测电路的检测精度也受限于比较器的灵敏度和输入噪声。

发明内容

鉴于以上问题，本申请提供一种差分时钟占空比检测电路、芯片及电子设备，以解决上述技术问题。

第一方面，本申请提供一种差分时钟占空比检测电路，包括：

时钟控制模块，用于接收输入时钟，根据输入时钟生成第一时钟、第二时钟和第三时钟；

差分滤波模块，用于接收第一差分时钟和第二差分时钟，根据第一时钟控制第一差分时钟和第二差分时钟进行滤波，以生成第一滤波信号和第二滤波信号；

共模偏置模块，用于根据第二时钟生成共模偏置电压，以为第一滤波信号和第二滤波信号提供共模偏置电压；

积分放大模块，用于根据输入时钟控制第一滤波信号和第二滤波信号进行积分放大，以生成第一积分信号和第二积分信号；

比较模块，用于根据第三时钟控制第一积分信号和第二积分信号进行比较，以生成比较信号。

该差分时钟占空比检测电路，通过时钟控制模块分别控制共模偏置模块、差分滤波模块、积分放大模块和比较模块的输出，共模偏置模块为差分滤波模块输出的第一滤波信号和第二滤波信号提供共模偏置电压，使第一滤波信号和第二滤波信号能快速达到阈值以输出至积分放大模块，积分放大模块对第一滤波信号和第二滤波信号进一步进行放大，然后输出至比较模块进行比较输出差分时钟占空比检测结果，这种差分时钟占空比检测电路，对差分滤波模块的低通截止频率要求更低，只需达到差分时钟频率的一半左右，大幅度减小了差分滤波模块的占用面积，也就减小了基于该差分时钟占空比检测电路制作的芯片面积，并且这种差分时钟占空比检测电路，使差分时钟占空比的检测精度可达到1％，极大程度地提高了差分时钟占空比的检测精度。

第二方面，本申请还提供一种芯片，包括上述第一方面所述的差分时钟占空比电检测电路。

第三方面，本申请还提供一种电子设备，包括设备主体以及设于所述设备主体的如上述第二方面所述的芯片。

本申请提供的差分时钟占空比检测电路、芯片及电子设备，通过时钟控制模块分别控制共模偏置模块、差分滤波模块、积分放大模块和比较模块的输出，共模偏置模块为差分滤波模块输出的第一滤波信号和第二滤波信号提供共模偏置电压，使第一滤波信号和第二滤波信号能快速达到阈值以输出至积分放大模块，积分放大模块对第一滤波信号和第二滤波信号进一步进行放大，然后输出至比较模块进行比较输出差分时钟占空比检测结果，这种差分时钟占空比检测电路，对差分滤波模块的低通截止频率要求更低，只需达到差分时钟频率的一半左右，这样差分滤波模块就不需要设置可调节的电容阵列和电阻阵列，大幅度减小了差分滤波模块的占用面积，也就减小了基于该差分时钟占空比检测电路制作的芯片面积，并且这种差分时钟占空比检测电路，对第一滤波信号和第二滤波信号还进行了放大处理，极大程度地提高了差分时钟占空比的检测精度。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了传统的差分时钟占空比检测电路的示意图。

图2示出了本申请实施例提供的差分时钟占空比检测电路的示意图。

图3示出了本申请实施例提供的差分时钟占空比检测电路的结构示意图。

图4示出了钟控比较器的原理示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请的方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例中，需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

而且，术语“包括”“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

需要指出的是，本申请实施例中“连接”可以理解为电连接，两个电学元件连接可以是两个电学元件之间的直接或间接连接。例如，A与B连接，既可以是A与B直接连接，也可以是A与B之间通过一个或多个其他电学元件间接连接。

本申请实施例提供一种差分时钟占空比检测电路，图2示出了本申请实施例提供的差分时钟占空比检测电路的示意图，如图2所示，该电路包括时钟控制模块、差分滤波模块、共模偏置模块、积分放大模块和比较模块。

时钟控制模块用于接收输入时钟，根据输入时钟生成第一时钟、第二时钟和第三时钟。

差分滤波模块用于接收第一差分时钟和第二差分时钟，根据第一时钟控制第一差分时钟和第二差分时钟进行滤波，以生成第一滤波信号和第二滤波信号。可选地，差分滤波模块对第一差分时钟和第二差分时钟进行滤波，以提取出第一差分时钟和第二差分时钟的直流分量，即第一滤波信号为第一差分时钟的直流分量，第二滤波信号为第二差分时钟的直流分量。

作为一种实施方式，第一时钟根据电平状态控制差分滤波模块，如第一时钟为高电平时，差分滤波模块对第一差分时钟和第二差分时钟滤波，低电平时，差分滤波模块不工作，或者第一时钟为低电平时，差分滤波模块对第一差分时钟和第二差分时钟滤波，高电平时，差分滤波模块不工作。

共模偏置模块，用于根据第二时钟生成共模偏置电压，以为第一滤波信号和第二滤波信号提供共模偏置电压。可选地，第二时钟先于第一时钟被输入，即共模偏置模块先于差分滤波模块开始工作，共模偏置模块生成共模偏置电压为差分滤波模块的输出端充电，在差分滤波模块输出第一滤波信号和第二滤波信号时共模偏置电压还未消失，进而使差分滤波模块的输出端的电压达到共模偏置电压，从而使差分滤波模块输出的第一滤波信号和第二滤波信号能更快且同时达到稳态。示例说明，以共模偏置电压为0.45V、第一滤波信号初始为0.5V，第二滤波信号初始为0.4V，第一滤波信号和第二滤波信号的稳态为0.45V为例(即第一差分时钟和第二差分时钟的摆幅为0.9V)，则第一滤波信号只需要放电0.05V就能达到稳态，第二滤波信号只需充电0.05V就能达到稳态，从而提高了电路运行速度。

积分放大模块用于根据输入时钟控制第一滤波信号和第二滤波信号进行积分放大，以生成第一积分信号和第二积分信号。可选地，输入时钟先于第一时钟和第二时钟输入，以使积分放大模块进行积分放大前进行复位。

比较模块用于根据第三时钟控制第一积分信号和第二积分信号进行比较，以生成比较信号。可选地，第三时钟后于输入时钟、第二时钟、第一时钟输入，以使比较模块能准确接收第一积分信号和第二积分信号后运行，从而输出差分时钟的占空比检测结果。

本申请实施例提供的差分时钟占空比检测电路，对差分滤波模块的低通截止频率要求更低，只需达到差分时钟频率的一半左右，这样差分滤波模块就不需要设置可调节的电容阵列和电阻阵列，大幅度减小了差分滤波模块的占用面积，也就减小了基于该差分时钟占空比检测电路制作的芯片面积，并且本申请实施例提供的差分时钟占空比检测电路，通过积分放大模块对第一滤波信号和第二滤波信号进行放大，然后再输入至比较器处理，提高了差分时钟占空比的检测精度。

图3示出了本申请实施例提供的差分时钟占空比检测电路的结构示意图，对差分时钟占空比检测电路的结构进行说明之前，本申请先对图3各标号进行说明，如图3所示，CLKin表示输入时钟，INV1、INV2、INV3、DLY分别表示第一反相单元、第二反相单元、第三反相单元和延时单元，CLK1至CLK3分别表示第一至第三时钟；CLKp、CLKn分别表示第一差分时钟和第二差分时钟，R1和C1表示第一阻容滤波单元，R2和C2表示第二阻容滤波单元，SW1、SW2分别表示第一开关单元和第二开关单元；R3和R4分别表示第一电阻单元和第二电阻单元，SW3、SW4分别表示第三开关单元和第四开关单元；C1至C4分别表示第一至第四电容单元，SW5至SW8分别表示第五至第八开关单元，A1、A2分别表示第一差分放大单元和第二差分放大单元。

在一些实施例中，如图3所示，本申请实施例提供的差分时钟占空比检测电路中，时钟控制模块包括第一反相单元、第二反相单元、第三反相单元和延时单元。

其中，第一反相单元与第二反相单元、第三反相单元串联，第一反相单元接收输入时钟，从第二反相单元生成第二时钟，从第三反相单元生成第一时钟；第二反相单元的输出端还连接于共模偏置模块以将第二时钟输出至共模偏置模块，第三反相单元的输出端还连接于差分滤波模块以将第一时钟输出至差分滤波模块。延时单元与比较模块连接，用于接收输入时钟，延时生成第三时钟输出至比较模块。

可选地，该差分时钟占空比检测电路中，第二时钟与输入时钟的相位相同，时域慢于输入时钟，第一时钟与输入时钟的相位相反，且第一时钟的时域更慢于第二时钟，第三时钟的时域通过延时模块控制，且延时模块应使第三时钟的时域慢于输入时钟、第一时钟和第二时钟，以能接收到准确的第一积分信号和第二积分信号。

应当明确的是，本申请实施例中，第一反相单元、第二反相单元、第三反相单元通常设置为反相器或具有相同功能的逻辑电路或逻辑器件，延时单元通常通过逻辑电路实现，或者通过延时器件实现。本申请实施例对此不做任何限制。

在一些实施例中，如图3所示，本申请实施例提供的差分时钟占空比检测电路中，差分滤波模块包括第一开关单元、第一阻容滤波单元、第二开关单元和第二阻容滤波单元。

第一开关单元分别连接于时钟控制模块和第一阻容滤波单元，接收时钟控制模块输出的第一时钟(即第三反相单元的输出)，根据第一时钟的电平状态导通或断开。

作为一种实施方式，第一时钟为高电平时，第一开关单元导通，第一阻容滤波单元能接收第一差分时钟进行滤波，第一时钟低电平时，第一开关单元断开。

第一阻容滤波单元用于接收第一差分时钟进行滤波，以生成第一滤波信号。可选地，第一开关单元和第一阻容滤波单元的连接方式有两种，一种是如图3所示第一阻容滤波单元设于第一开关单元之前，以先接收第一差分时钟，另一种则是第一开关单元设于第一阻容滤波单元之前以先接收第一差分时钟。

第二开关单元分别连接于时钟控制模块和第二阻容滤波单元，接收时钟控制模块输出的第一时钟(即第三反相单元的输出)，用于根据第一时钟的电平状态导通或断开。

作为一种实施方式，第一时钟为高电平时，第二开关单元导通，第一阻容滤波单元能接收第二差分时钟进行滤波，第一时钟低电平时，第二开关单元断开。

第二阻容滤波单元用于接收第二差分时钟进行滤波，以生成第二滤波信号。可选地，第二开关单元和第二阻容滤波单元的连接方式有两种，一种是如图3所示第二阻容滤波单元设于第二开关单元之前，以先接收第二差分时钟，另一种则是第二开关单元设于第二阻容滤波单元之前以先接收第二差分时钟。

应当明确的是，本申请实施例中，第一阻容滤波单元和第二阻容滤波单元通常设置为由电阻、电容构成的无源低通滤波电路，或设置为可应用于集成电路的无源低通滤波器。

在一些实施例中，如图3所示，本申请实施例提供的差分时钟占空比检测电路中，共模偏置模块包括第一电阻单元、第二电阻单元、第七开关单元和第八开关单元。

第一电阻单元的第一端用于连接电源，第二端分别与第二电阻单元、第三开关单元和第四开关单元连接。第二电阻单元的第一端用于接地，第二端分别与第一电阻单元、第三开关单元和第四开关单元连接。可选地，第一电阻单元和第二电单元之间生成有共模偏置电压。

作为一种实施方式，第一电阻单元和第二电阻单元的阻值相等，以使其分压产生的共模偏置电压值为电源电压值的一半。

第三开关单元还连接于时钟控制模块(即第二反相单元的输出端)以接收第二时钟，连接于差分滤波模块的一输出端(即第一开关单元)以为第一滤波信号提供共模偏置电压。第四开关单元还连接于时钟控制模块(即第二反相单元的输出端)以接收第二时钟，连接于差分滤波模块的另一输出端(即第二开关单元)以为第二滤波信号提供共模偏置电压。

在一些实施例中，如图3所示，本申请实施例提供的差分时钟占空比检测电路中，积分放大模块包括第五至第八开关单元、第一至第四电容单元、第一差分放大单元和第二差分放大单元。

第五开关单元分别连接于第一差分放大单元的同相输入端和反相输出端，用于根据输入时钟的电平状态导通或断开。第六开关单元分别连接于第一差分放大单元的反相输入端和同相输出端，用于根据输入时钟的电平状态导通或断开。第七开关单元分别连接于第二差分放大单元的同相输入端和反相输出端，用于根据输入时钟的电平状态导通或断开。第八开关单元分别连接于第二差分放大单元的反相输入端和同相输出端，用于根据输入时钟的电平状态导通或断开。

可选地，输入时钟高电平时，时钟占空比检测电路为复位过程，第五至第八开关单元导通，此时第一差分放大单元和第二差分放大单元通过负反馈建立静态工作点，并且复位阶段第三开关单元和第四开关单元导通，使差分滤模块的两个输出端电压达到共模偏置电压。

第一电容单元的第一端连接于差分滤波模块(即第一开关单元)以接收第一滤波信号，第二端连接于第一差分放大单元的同相输入端；第二电容单元的第一端连接于差分滤波模块(即第二开关单元)以接收第二滤波信号，第二端连接于第一差分放大单元的反相输入端；第三电容单元的第一端连接于第一差分放大单元的反相输出端，第二端连接于第二差分放大单元同相输入端；第四电容单元的第一端连接于第一差分放大单元的同相输出端，第二端连接于第二差分放大单元反相输入端；第二差分放大单元的反相输出端和同相输出端还与比较模块连接，以分别生成第一积分信号和第二积分信号输出至比较模块。

应当明确的是，本申请实施例中，第一差分放大单元和第二差分放大单元通常设置为运算放大器或具有相应积分放大功能的运放电路。本申请实施例对此不做限制。

在一些实施例中，如图3所示，本申请实施例提供的差分时钟占空比检测电路中，比较模块包括钟控比较单元。

钟控比较单元的同相输入端和反相输入端连接于积分放大模块，即分别连接于第二差分放大单元的反相输出端和同相输出端。以分别接收第一积分信号和第二积分信号。钟控比较单元的控制端连接于时钟控制模块，根据第三时钟控制第一积分信号和第二积分信号进行比较，以生成比较信号。

具体地，第三时钟控制钟控比较单元的原理如下：钟控比较单元通常设置为钟控比较器，图4示出了钟控比较器的原理示意图，如图4所示，MOS管M1至M11组成了钟控比较器的主体电路。其输出节点P和Q与后一级的RS锁存器连接。输出结果被锁存后再送至外部模块。当时钟CLK为低电平时，钟控比较器处于复位阶段，PMOS管M8，M11，M7，M4打开，M9，M10关闭，NMOS管M5和M6打开，M1关闭。节点P和Q被上拉至电源电压，输出比较结果COMP_OUT保持为上一次输出的比较结果。当时钟CLK从低电平切换为高电平，比较器处于比较阶段。此时如果输入的Vinp>Vinn，则节点Q的电荷会经过NMOS管M5和M2更快地释放至地，使Q点电平低于P点，同时NMOS管M6由于栅极电压降低，会逐渐关闭。PMOS管M10则比M9更快打开，使得节点P会被逐渐上拉至电源电压。而节点P电压的拉升会使NMOS管M5保持导通，反过来加速节点Q则下拉至GND。于是最终比较结果CMOP_OUT输出高电平。

在一些实施例中，本申请实施例提供的差分时钟占空比检测电路中，所述第一至第八开关单元为CMOS传输门。

作为一种实施方式，本申请实施例中，第一至第八开关单元还可以设置为MOS管，但优选设置为CMOS传输门。

在一些实施例中，本申请实施例提供的差分时钟占空比检测电路中，时钟控制模块、所述共模偏置模块和差分滤波模块由第一电源供电，积分放大模块和比较模块由第二电源供电，且第一电源的电压值略小于第二电源的电压值，以使第一积分信号和第二积分信号拥有较大的摆幅范围，从而使第一积分信号和第二积分信号分离而不交叠，进而为钟控比较器的比较提供了条件，不会引起钟控比较器的误判。应当明确的是，本申请实施例中，电路模块与电源连接选择常规连接手段即可实现，本申请实施例对此不作限制，对于本申请实施例而言，无论如何连接电路模块和电源，只要第一电源和第二电源的供电符合上述实施例所述即可。

作为一种实施方式，如图2所示，第一电源连接的器件包括：第一电阻单元、第一至第四开关单元、第一至第三反相单元、延时单元。第二电源连接的器件包括：第五至第八开关单元、第一差分放大单元、第二差分放大单元、钟控比较单元。可选地，各开关单元为CMOS传输门，均设置有相应的电源端口。第一至第三反相单元、延时单元、第一差分放大单元、第二差分放大单元、钟控比较单元通常也设有电源端口。

本申请实施例提供的差分时钟占空比检测电路，检测范围适用于差分时钟的频率为2GHZ至8GHZ，对于频率位于该范围的差分时钟，对差分滤波模块的低通截止频率要求更低，只需达到差分时钟频率的一半左右，这样差分滤波模块就不需要设置可调节的电容阵列和电阻阵列，大幅度减小了差分滤波模块的占用面积，也就减小了基于该差分时钟占空比检测电路制作的芯片面积，并且本申请实施例提供的差分时钟占空比检测电路，对于频率位于该范围的差分时钟，通过积分放大模块对第一滤波信号和第二滤波信号进行放大，然后再输入至比较器处理，检测精度能达到1％，大幅度提高了差分时钟占空比的检测精度。

接下来对本申请实施例提供的差分时钟占空比检测电路的工作原理进行说明，如图3所示，当输入时钟为高电平时，电路处于复位阶段：第五至第八开关单元接收的输入时钟为高电平，第五至第八开关单元闭合，第一差分放大单元和第二差分放大单元通过负反馈建立静态工作点，第三至第四开关单元接收的第二时钟高电平，第三至第四开关单元闭合，使A点和B点被充电至第一电源的一半。

当输入时钟为低电平时，电路处于检测阶段：第一至第二开关单元接收的第一时钟高电平，第一至第二开关单元闭合，其余开关单元断开，此时第一差分放大单元和第二差分放大单元达到正常开环工作状态。第一差分时钟和第二差分时钟经过差分滤波模块滤波后，达到A点和B点，稳态后输出至积分放大模块。

因为低通滤波器带宽有限，不能将第一差分时钟和第二差分时钟的高频信号完全滤除，所以A点和B点电压仍会存在较大幅值的高频信号。差分时钟具有占空比差异，所以A点和B点之间存在压差。该压差经过积分放大模块放大，高频信号虽然也会被放大，但是因积分放大模块本身带宽限制，低频信号放大倍数会大于高频信号的放大倍数，且积分放大模块的第二电源电压大于第一电源电压，因此有较大的摆幅范围，使得积分放大模块输出的第一积分信号和第二积分信号分离而不交叠，进而为比较模块的检测提供了条件，不会引起比较模块的误判。输入时钟经过延时生成第三时钟，设置延时时间以确保此时积分器放大模块已经输出第一积分信号和第二积分信号。第三时钟为高电平时，比较模块将输出比较结果。

本申请实施例还提供一种芯片，该芯片包括上述的差分时钟占空比检测电路。芯片(Integrated Circuit,IC)也称芯片，该芯片可以是但不限于是SOC(System on Chip，芯片级系统)芯片、SIP(systeminpackage，系统级封装)芯片。

本申请实施例还提供一种电子设备，该电子设备包括设备主体以及设于设备主体内的如上述的芯片。

以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应视为本申请的保护范围。

Claims (10)

1.一种差分时钟占空比检测电路，其特征在于，包括：

时钟控制模块，用于接收输入时钟，根据所述输入时钟生成第一时钟、第二时钟和第三时钟；

差分滤波模块，用于接收第一差分时钟和第二差分时钟，根据所述第一时钟控制所述第一差分时钟和所述第二差分时钟进行滤波，以生成第一滤波信号和第二滤波信号；

共模偏置模块，用于根据所述第二时钟生成共模偏置电压，以为所述第一滤波信号和所述第二滤波信号提供所述共模偏置电压；

积分放大模块，用于根据所述输入时钟控制所述第一滤波信号和所述第二滤波信号进行积分放大，以生成第一积分信号和第二积分信号；

比较模块，用于根据所述第三时钟控制所述第一积分信号和所述第二积分信号进行比较，以生成比较信号。

2.如权利要求1所述的差分时钟占空比检测电路，其特征在于，所述时钟控制模块包括第一反相单元、第二反相单元、第三反相单元和延时单元；

所述第一反相单元与所述第二反相单元、所述第三反相单元串联，用于接收所述输入时钟，以从所述第二反相单元生成第二时钟，从所述第三反相单元生成第一时钟；

所述第二反相单元还连接于所述共模偏置模块，所述第三反相单元还连接于所述差分滤波模块；

所述延时单元与所述比较模块连接，用于接收所述输入时钟，延时生成第三时钟输出至所述比较模块。

3.如权利要求1所述的差分时钟占空比检测电路，其特征在于，所述差分滤波模块包括第一开关单元、第一阻容滤波单元、第二开关单元和第二阻容滤波单元；

所述第一开关单元分别连接于所述时钟控制模块和所述第一阻容滤波单元，用于根据所述第一时钟的电平状态导通或断开；

所述第一阻容滤波单元用于接收所述第一差分时钟进行滤波，以生成所述第一滤波信号；

所述第二开关单元分别连接于所述时钟控制模块和所述第二阻容滤波单元，用于根据所述第一时钟的电平状态导通或断开；

所述第二阻容滤波单元用于接收所述第二差分时钟进行滤波，以生成所述第二滤波信号。

4.如权利要求1所述的差分时钟占空比检测电路，其特征在于，所述共模偏置模块包括第一电阻单元、第二电阻单元、第三开关单元和第四开关单元；

所述第一电阻单元的第一端用于连接电源，第二端分别与所述第二电阻单元、所述第三开关单元和所述第四开关单元连接；

所述第二电阻单元的第一端用于接地，第二端分别与所述第一电阻单元、所述第三开关单元和所述第四开关单元连接；

所述第三开关单元还连接于所述时钟控制模块以接收所述第二时钟，连接于所述差分滤波模块的一输出端以为所述第一滤波信号提供所述共模偏置电压；

所述第四开关单元还连接于所述时钟控制模块以接收所述第二时钟，连接于所述差分滤波模块的另一输出端以为所述第二滤波信号提供所述共模偏置电压。

5.如权利要求1所述的差分时钟占空比检测电路，其特征在于，所述积分放大模块包括第五至第八开关单元、第一至第四电容单元、第一差分放大单元和第二差分放大单元；

所述第五开关单元分别连接于所述第一差分放大单元的同相输入端和反相输出端，用于根据所述输入时钟的电平状态导通或断开；

所述第六开关单元分别连接于所述第一差分放大单元的反相输入端和同相输出端，用于根据所述输入时钟的电平状态导通或断开；

所述第七开关单元分别连接于所述第二差分放大单元的同相输入端和反相输出端，用于根据所述输入时钟的电平状态导通或断开；

所述第八开关单元分别连接于所述第二差分放大单元的反相输入端和同相输出端，用于根据所述输入时钟的电平状态导通或断开；

所述第一电容单元的第一端连接于所述差分滤波模块以接收所述第一滤波信号，第二端连接于所述第一差分放大单元的同相输入端；

所述第二电容单元的第一端连接于所述差分滤波模块以接收所述第二滤波信号，第二端连接于所述第一差分放大单元的反相输入端；

所述第三电容单元的第一端连接于所述第一差分放大单元的反相输出端，第二端连接于所述第二差分放大单元同相输入端；

所述第四电容单元的第一端连接于所述第一差分放大单元的同相输出端，第二端连接于所述第二差分放大单元反相输入端；

所述第二差分放大单元的反相输出端和同相输出端还与所述比较模块连接，以分别生成所述第一积分信号和所述第二积分信号输出至所述比较模块。

6.如权利要求1所述的差分时钟占空比检测电路，其特征在于，所述比较模块包括钟控比较单元；

所述钟控比较单元的同相输入端和反相输入端连接于所述积分放大模块，以分别接收所述第一积分信号和所述第二积分信号；

所述钟控比较单元的控制端连接于所述时钟控制模块，用于根据所述第三时钟控制所述第一积分信号和所述第二积分信号进行比较，以生成比较信号。

7.如权利要求1所述的差分时钟占空比检测电路，其特征在于，所述时钟控制模块、所述差分滤波模块和所述共模偏置模块由第一电源供电，所述积分放大模块和所述比较模块由第二电源供电，且所述第一电源的电压小于所述第二电源的电压。

8.如权利要求2～6所述的差分时钟占空比检测电路，其特征在于，所述第一至第八开关单元为CMOS传输门。

9.一种芯片，其特征在于，包括上述权利要求1～8所述的差分时钟占空比电检测电路。

10.一种电子设备，其特征在于，包括设备主体以及设于所述设备主体的如上述权利要求9所述的芯片。