KR100933977B1 - 전송 선로 구동 회로 - Google Patents

Abstract

전송 신호의 고속화에 대응할 수 있고 신호 패턴에 따른 적절한 손실 보상을 행할 수 있는 전송 선로 구동 회로를 제공하는 것을 목적으로 한다. 전송 선로 구동 회로는 입력 신호의 신호패턴의 내용을 분석하는 신호 분석 수단으로서의 복수의 드라이버 입력회로, 복수의 로우 패스터널, 복수의 이득 조정 회로, 복수의 가산기, 가산기와 신호 분석 결과에 따라 입력 신호를 전송 선로에 통한 때에 발생하는 손실에 수반하는 타이밍의 차를 없애는 방향으로 위상을 조정한 신호를 출력하는 드라이버 출력 회로를 구비하고 있고, 드라이버 출력 회로의 출력 신호가 전송 선로로 송출된다.

손실 보상, 전송 경로

Description

전송 선로 구동 회로{TRANSMISSION PATH CIRCUIT}

본 발명은 반도체 시험 장치 등에 있어서 전송 선로 손실에 의한 타이밍 정밀도의 열화를 보상하는 전송 선로 구동 회로에 관한 것이다.

반도체 시험 장치에 대해서는 신호 발생 회로와 피시험 디바이스(이후, DUT라고 한다)와의 사이에서 다수의 신호를 전송할 필요가 있다. 이 때문에, 비교적 가느다란 동축 케이블이나, 다층 배선 기판에 형성된 가는 배선폭의 스트립 선로 혹은 마이크로 스트립선로 등을 이용해 전송 선로가 형성되어 있다. 이들 전송 선로에서는, 표피 효과에 의한 도체 손실이나 유전체 손실이 크다. 게다가, 실제의 반도체 시험 장치에서는 이들 전송 선로 손실에 가세해, 커넥터나 소켓에 의한 손실이 발생한다. 따라서, 이러한 손실에 의해 DUT단에서의 신호 파형이 열화한다. 이러한 신호 파형의 열화를 보상하는 종래 기술로서는 전송 선로에 신호를 송출하는 전송 드라이버에 저항과 코일로 이루어지는 주파수 보상 회로나, 스위치, 콘덴서, 커런트 미러 회로 등으로 이루어지는 천이 신호 구동 수단을 추가하는 방법이 알려져 있다(예를 들면, 특허 문헌 1 참조). 이들 주파수 보상 회로나 천이 신호 구동 수단을 이용함으로써, 전송 신호의 시작 혹은 종료의 타이밍에 맞추어 피킹 전류(peaking current)를 발생하고, DUT단에서의 신호 파형의 열화를 방지하고 있다.

[특허 문헌 1] 특개평 10-190747호 공보(제2-5페이지, 도 1 내지 9)

그런데, 최근에는 DUT의 다핀·고속화가 진행되어, 보다 큰 손실 보상이 필요하게 되고 이에 대처하기 위해서 신호 발생 회로의 최대 출력 전압을 크게 할 필요가 있다. 그러나 고속 신호의 발생과 대진폭 신호의 발생과는 상반되는 요청이며, 특허 문헌 1에 개시되는 방식에 있어 이것들을 양립시키는 것은 어렵다. 또, 특허 문헌 1에 개시된 방법에서는 전송 신호의 신호 패턴에 관계없이 일정한 피킹 전류를 발생시키고 있기 때문에, 신호 패턴에 따라 변화하는 손실에 대응할 수가 없다고 하는 문제가 있었다.

본 발명은, 이러한 점을 감안하여 창작된 것이며, 그 목적은, 전송 신호의 고속화에 대응할 수 있고, 신호 패턴에 따른 적절한 손실 보상을 행할 수 있는 전송 선로 구동 회로를 제공하는 것에 있다.

상술한 과제를 해결하기 위해 본 발명의 전송 선로 구동 회로는 입력 신호의 신호 패턴의 내용을 분석하는 신호 분석 수단과 신호 분석 수단에 의한 분석 결과에 따라 상기 입력 신호를 전송 선로에 통한 때에 발생하는 손실에 수반하는 타이밍의 차를 없애는 방향으로 입력신호의 위상을 조정한 신호를 출력하는 위상 조정 수단을 구비하고, 위상 조정 수단의 출력 신호를 전송 선로에 송출하고 있다. 전송 선로에 있어 손실이 발생하는 곳의 전송 선로를 통해 수신한 신호가 소정의 역치 전압을 넘거나 밑도는 타이밍이 변화하지만, 패턴에 의해 하이 레벨로부터 로우 레벨로 혹은 로우 레벨로부터 하이 레벨로 완전하게 천이하거나 하지 않거나 하는 경우에는, 수신측에서의 시작 타이밍 및 종료 타이밍이 패턴에 따라 변화해 버린다. 그래서, 전송 선로에 입력되기 전에 신호의 위상 조정을 이 타이밍 변화를 취소하도록 행함으로써, 적절한 손실 보상을 행할 수가 있다. 특히, 손실 보상을 위해 신호의 진폭을 크게 할 필요가 없기 때문에, 전송 신호의 고속화에 용이하게 대응할 수가 있다. 이것은, 위상 조정을 입력 신호의 신호 패턴의 내용에 따라 행함으로써 신호 패턴에 따른 적절한 손실 보상을 행하는 것이 가능하게 된다.

또, 상술한 신호 분석 수단은 입력 신호의 주파수 특성을 분석하는 것이 바람직하다. 입력 신호의 주파수 특성을 고려해 위상 조정을 행함으로써, 주파수가 높은 신호를 전송 선로를 통해 전송한 경우에, 수신 측에 있어 신호가 로우 레벨로부터 하이 레벨로, 혹은 하이 레벨로부터 로우 레벨로 완전하게 천이 하지 않는 경우 등에 있어서도 신호가 소정의 역치전압을 통과하는 타이밍을 조정하는 것이 가능하게 되어, 전송 신호의 고속화에 용이에 대응할 수 있다.

또한, 상술한 신호 분석 수단은 입력 신호의 저역 성분을 통과시키는 필터를 가지고 있고 위상 조정 수단은 필터의 출력 전압에 따라 위상 조정을 행하는 것이 바람직하다. 이에 의해, 입력 신호의 주파수 특성을 용이하게 검출하는 것이 가능하게 된다.

또, 상술한 신호 분석 수단은 입력 신호의 저역 성분을 통과시키는 컷오프 주파수가 다른 복수의 필터와 복수의 필터의 출력 전압을 합성하는 합성 수단을 가지고 있어, 위상 조정 수단은 합성 수단에 의한 합성 전압에 따라 위상 조정을 행하는 것이 바람직하다. 이에 의해, 실제의 전송 선로의 손실에 따른 적절한 손실 보상을 행하는 것이 가능하게 된다.

또, 상술한 신호 분석 수단은 필터의 출력 전압의 이득 조정을 행하는 이득 조정 수단을 갖는 것이 바람직하다. 특히, 상술한 이득 조정 수단에 의해 조정되는 이득은 전송 선로에 의한 신호 손실의 정도로 따라 설정되는 것이 바람직하다. 이에 의해, 전송 선로의 특성을 고려해 신호의 위상 조정을 행할 수 있어 여러 가지 전송 선로에 대해 공통의 회로를 이용한 손실 보상이 가능하게 된다.

또, 상술한 위상 조정 수단은 신호 분석 수단에 의한 분석 결과에 따라 참조 전압이 변경되는 차동증폭기인 것이 바람직하다. 혹은, 상술한 위상 조정 수단은 신호 분석 수단에 의한 분석 결과에 따라 참조 전압이 변경되는 전압 비교기인 것이 바람직하다. 상술한 위상 조정 수단은 신호 분석 수단에 의한 분석 결과에 따라 지연량이 변경되는 가변 지연 회로인 것이 바람직하다. 이에 의해, 전송 선로에 송출되는 신호의 변화의 타이밍(신호의 위상)을 확실하고 용이하게 변경할 수가 있다.

또, 상술한 신호 분석 수단과 위상 조정 수단은 입력 신호를 출력하는 회로가 형성되어 있는 칩 혹은 모듈에 조립되는 것이 바람직하다. 이에 의해, 전송 선로 구동 회로나 입력신호를 출력하는 회로를 포함한 구성 전체의 소형화와 제조 공정의 간략화나 부품 점수의 삭감에 수반하는 비용 절감 등이 가능하게 된다.

도 1은 일 실시예의 전송 선로 구동 회로의 구성을 나타내는 도이다.

도 2는 전송 선로에 의한 손실에 의해 발생하는 신호의 감퇴의 설명도이다.

도 3은 전송 선로 구동 회로의 구체적 구성을 부분적으로 나타내는 회로도이다.

도 4는 제 1회로의 동작을 설명하는 도이다.

도 5는 제 2 회로의 동작을 설명하는 도이다.

* 도면 주요 부분에 대한 부호의 설명 *

1 전송 선로 구동 회로 2 전송 선로

3 드라이버 10, 20 드라이버 입력 회로

30 로우 패스 필터(LPF) 40 이득 조정 회로

50, 52 가산 회로 60 드라이버 출력 회로

100 제 1회로

102, 104, 120, 202, 204, 220 트랜지스터

106, 206 가변 정전류 회로

110, 112, 210, 212, 302, 310, 312, 314 저항

114, 214 콘덴서 122, 222, 304 정전류 회로

200 제2회로

이하, 본 발명을 적용한 일 실시예의 전송 선로 회로에 대해, 도면을 참조하면서 상세하게 설명한다.

도 1은 일 실시예의 전송 선로 구동 회로의 구성을 나타내는 도이다. 도 1에 나타내듯이, 본 실시예의 전송 선로 구동 회로(1)는 1개의 드라이버 입력 회로(10), 복수의 드라이버 입력회로(20), 복수의 로우 패스 필터(LPF)(30: 30A, 30B,…), 복수의 이득 조정 회로(40), 복수의 가산기(50), 1개의 가산기(52), 1개의 드라이버 출력 회로(60)를 구비하고 있다. 이 전송 선로 구동 회로(1)는 손실이 발생하는 전송 선로(2)와 그 전단에 설치되어 전송 선로(2)에 신호를 송출하는 드라이버(3)와의 사이에 설치되어 있어, 전송 선로(2)에 송출되는 신호 패턴에 따라 신호의 변화 타이밍을 조정하는 동작을 행한다.

드라이버 입력 회로(10)는 드라이버(3)로부터 출력되는 신호가 입력되고 있고, 이 신호에 대해 파형 정형을 행해 동상의 신호를 출력한다. 이 신호는 차동증폭기에 의해 구성되는 드라이버 출력 회로(60)에 입력된다. 또한, 각각의 드라이버 입력 회로(20)는 드라이버 입력 회로(10)와 같은 동작을 행하고 있어 드라이버(3)로부터 출력되는 드라이버 패턴신호와 동상의 신호를 출력한다. 각각의 로우 패스 필터(30: 30A, 30B…)는 대응하는 드라이버 입력 회로(20)로부터 출력되는 신호의 저역 성분을 통과시킨다. 각각의 이득 조정 회로(40)는 외부로부터 입력되는 제어 데이터(S1, S2…)에 의해 이득이 설정 가능하고, 대응하는 로우 패스 필 터(30)로부터 출력되는 저역 성분에 상당하는 전압을 이 설정된 이득으로 증폭 혹은 감퇴하여 출력한다. 본 실시예에서는 상술한 드라이버 입력 회로(20), 로우 패스 필터(30), 이득 조정 회로(40)로 이루어지는 처리 계통이 복수조 구비되어 있다. 각각의 가산기(50)는 이들 복수조의 처리 계통에 포함되는 복수의 이득 조정 회로(40)의 출력 전압을 가산한다. 가산기(52)는 복수의 가산기(50)에 의해 가산된 전압과 소정의 전압 V_{BB -Dc}를 가산하여 참조 전압 V_BB를 생성한다. 이 참조 전압 V_BB는 드라이버 출력 회로(60)에 입력된다. 드라이버 출력 회로(60)는 드라이버 입력 회로(10)로부터 출력된 신호와 가산기(52)로부터 출력된 참조 전압 V_BB의 참조 신호가 입력되어 있어 이들 2개의 신호를 이용한 차동증폭을 행한다. 드라이버 출력 회로(60)로부터 출력되는 신호는 전송 선로 구동 회로(1)의 출력신호로서 레시버회로(미도시)를 향해 전송 선로(2)에 송출된다.

상술한 복수의 로우 패스 필터(30)가 신호 분석 수단에, 1개의 가산기(52), 1개의 드라이버 출력 회로(60)가 위상 조정 수단에, 복수의 가산기(50)가 합성 수단에, 복수의 이득 조정 회로(40)가 이득 조정 수단에 각각 대응한다.

본 실시예의 전송 선로 구동 회로(1)는 이러한 구성을 가지고 있고 다음으로 그 동작을 설명한다. 복수의 로우 패스 필터(30A, 30B,…)의 각각은 다른 컷오프 주파수가 설정되어 있어 다른 주파수 성분을 통과시킨다. 실제의 전송 선로의 영향을 1개의 필터로 보상하는 것이 곤란한 경우는, 각각의 필터의 출력을 조합함으로써 실제의 전송 선로의 영향과 동일하게 할 수가 있다. 혹은, 몇 개의 필터를 바꾸어 보상하도록 해도 좋다.

도 2는 전송 선로(2)에 의한 손실에 의해 발생하는 신호 감퇴의 설명도이다. 그리고 도 2에서는 신호의 감퇴 상태를 설명하기 위해서 극단적으로 손실이 큰 경우가 나타나 있다. 도 2(A)에는 높은 주파수의 신호 패턴(A)의 신호가 전송 선로(2)에 입력된 상태가 점선으로 나타나 있다. 전송 선로(2)에 있어서의 손실이 크면 신호의 전압이 로우 레벨로부터 하이 레벨로, 혹은 하이 레벨로부터 로우 레벨로 충분히 천이하기 전에 다음 상태 변화가 발생한다. 이 때의 타이밍의 차는 t10, t11가 된다. 또, 도 2(B)에는 낮은 주파수의 신호 패턴 C의 신호가 전송 선로(2)에 입력된 상태가 점선으로 나타나고 있다. 전송 선로(2)에 있어서의 손실이 크면 신호 전압이 로우 레벨로부터 하이 레벨로, 혹은 하이 레벨로부터 로우 레벨로 충분히 천이하는 때에 어느 정도의 시간을 필요로 하지만, 신호 패턴(C)의 경우에는 하이 레벨 혹은 로우 레벨의 기간이 길기 때문에 신호는 하이 레벨 혹은 로우 레벨에 가까운 전압 레벨까지 변화한다. 이 때의 타이밍의 차는 t20(≠t10), t21(≠t11)가 된다. 실제의 전송 선로(2)에는 도 2(C)에 나타내듯이, 도 2(A)에 나타낸 신호와 도 2(B)에 나타낸 신호가 적절히 조합된 신호가 입력된다. 도 2(C)에 나타낸 예에서는 이 때의 신호의 시작 타이밍의 차(t30)는 도 2(B)에 나타낸 신호패턴(C)의 시작 타이밍의 차(t20)와 동일해지지만, 종료 타이밍의 차(t31)는 도 2(B)에 나타낸 신호 패턴 (C)의 종료 타이밍의 차(t21)와는 동일해지지 않는다. 이와 같이, 전송 선로(2)에 입력되는 신호의 패턴에 따라 시작 타이밍이나 종료 타이밍이 어긋나는 양이 변동한다.

각각의 로우 패스 필터(30)의 후단에 설치된 각각의 이득 조정 회로(40)는 대응하는 로우 패스 필터(30)의 출력 전압에 대해, 제어 데이터(S1, S2,…)에 따라 설정되는 이득으로 신호의 증폭 혹은 감퇴를 행한다. 전송 선로(2)의 길이나 형상 등에 따라 특성(손실의 양이나 손실의 주파수 의존성)은 다르다. 이 때문에, 입력 신호가 같아도 전송 선로(2)를 통한 후의 감퇴의 정도가 다르다. 전송 선로(2)의 특성에 대응시키기 위해, 제어 데이터(S1, S2,…)의 내용이 변경되어 각 이득 조정 회로(40)에 있어서의 이득이 가변으로 설정된다. 예를 들면, 여러가지 특성을 갖는 복수의 전송 선로(2)에 대해, 제어 데이터(S1, S2,…)를 어떠한 값으로 설정한 때에 적절한 보상을 행하는 것이 가능한 지를 미리 실험이나 시뮬레이션 등에 의해 요구해 두고, 실제로 사용하는 전송 선로(2)의 특성을 측정하여 이 측정된 특성에 대응하는 제어 데이터(S1, S2,…)를 이용하도록 하면 좋다.

복수의 가산기(50)에서는 복수의 이득 조정 회로(40)에 의해 이득 조정이 행해진 후의 전압을 가산(합성)한다. 또, 가산기(52)는 소정의 전압 V_{BB -DC}에, 복수의 가산기(50)에 의해 가산된 전압을 가산함으로써써 참조 전압 V_BB의 참조 신호를 생성하고, 이 생성한 참조 신호를 드라이버 출력 회로(60)에 입력한다. 예를 들면, 입력 신호의 로우 레벨과 하이 레벨의 평균 전압(50%의 전압)이 소정의 전압 V_{BB -DC}으로 이용되고 있고, 이 전압 V V_{BB -DC}에 각 로우 패스 필터(30)를 이용해 입력 신호의 주파수 성분을 분석해 얻어진 최종 단의 가산기(50)의 출력 전압이 중첩 되어, 드라이버 출력 회로(60)에 입력된다. 따라서, 드라이버 출력 회로(60)에 입력 되는 참조 신호의 전압 레벨을 입력 신호의 주파수에 따라 변화시킬 수가 있고, 이 참조 신호의 전압 레벨에 대한 차분 증폭 출력으로서 얻어지는 신호의 시작 타이밍 및 종료 타이밍을 입력 신호의 신호 패턴의 내용에 따라 조정하는 것이 가능하게 된다.

이와 같이, 본 실시예의 전송 선로 구동 회로(1)에는 전송 선로(2)에 입력되기 전에 전송 선로(2)를 통함으로써 발생하는 손실에 의해 생기는 타이밍 변화를 취소하도록, 신호의 위상 조정을 행함으로써, 적절한 손실 보상을 행할 수가 있다. 특히, 손실 보상을 위해서 신호의 진폭을 크게 할 필요가 없기 때문에, 전송 신호의 고속화에 용이에 대응할 수가 있다. 또, 위상 조정을 입력 신호의 신호 패턴의 내용에 따라 행함으로써, 신호 패턴에 따른 적절한 손실 보상을 행하는 것이 가능하게 된다.

또, 각각의 로우 패스 필터(30A, 30B,…)의 출력 전압에 대해 이득 조정을 행함으로써, 전송 선로(2)의 특성을 고려해 신호의 위상 조정을 행할 수가 있어 여러 가지 전송 선로(2)에 대해 공통의 전송 선로 구동 회로(1)를 이용한 손실 보상이 가능하게 된다. 더욱이 드라이버 출력 회로(60)로서 차동증폭기를 이용함으로써, 전송 선로(2)에 송출되는 신호의 변화의 타이밍(신호의 위상)을 확실하고 용이하게 변경할 수가 있다.

도 3은 전송 선로 구동 회로(1)의 구체적 구성을 부분적으로 나타내는 회로도이다. 도 3에 나타내는 구성은 도 1에 나타낸 드라이버 입력 회로(20)로부터 가산기(52)까지의 구체적 구성을 2개의 처리 계통에 대해 나타낸 것이다. 도 3에 나 타내는 구성은 일방의 처리 계통에 대응하는 제1회로(100)와 타방의 처리 계통에 대응하는 제2회로(200)와 소정의 전압 V_{BB -DC}를 발생하는 트랜지스터(300), 저항(302) 및 정전류 회로(304)와 소정의 전압 V_{BB -DC}에 2개의 처리 계통의 출력 전압을 가산하는 3개의 저항(310, 312, 314)을 포함하고 있다.

제1회로(100)는 차동증폭기를 구성하는 2개의 트랜지스터(102, 104)와 이들 2개의 트랜지스터(102, 104)의 에미터에 공통으로 접속되는 가변 정전류 회로 (106)와 2개의 트랜지스터(102, 104)의 각각의 콜렉터에 개별적으로 접속되는 부하 저항으로서의 저항(110, 112)과 일방의 저항(112)에 병렬 접속된 콘덴서 (114)와 트랜지스터(104)의 콜렉터에 접속된 트랜지스터(120) 및 정전류 회로(122)를 갖고 있다.

일방의 트랜지스터(102)의 베이스에는 드라이버(3)으로부터 출력된 신호가 입력된다. 타방의 트랜지스터(104)의 베이스에는 소정의 참조 전압(예를 들면 트랜지스터(102)에 입력되는 신호의 로우 레벨과 하이 레벨의 평균 전압) V_R을 갖는 참조 신호가 입력된다. 따라서, 일방의 트랜지스터(102)에 입력된 신호와 동상의 신호가 타방의 트랜지스터(104)의 콜렉터로부터 출력된다. 이 출력 신호의 전압 레벨은 제어 데이터(S1)에 의해 가변 정전류회로(106)의 정전류 출력치를 변경함으로써, 가변할 수 있다. 트랜지스터(104)의 콜렉터로부터 출력되는 신호는 저항(112)과 콘덴서 (114)에 의해 구성되는 로우 패스 필터에 의해 평활되고 이들 소자 정수(저항값과 정전용량치)로 정해지는 컷오프 주파수 이하의 저역 성분만이 트 랜지스터(120)를 통해 출력된다. 2개의 트랜지스터(102, 104)가 1개의 드라이버 입력 회로(20)에, 저항(112), 콘덴서(114)가 로우 패스 필터(30A)에, 가변 정전류 회로(106)가 1개의 이득 조정 회로(40)에 각각 대응한다.

또, 제2회로(200)는 차동증폭기를 구성하는 2개의 트랜지스터(202, 204)와 이들 2개의 트랜지스터(202, 204)의 에미터에 공통으로 접속되는 가변 정전류 회로(206)와 2개의 트랜지스터(202, 204)의 각각의 콜렉터에 개별적으로 접속되는 부하 저항으로서의 저항(210, 212)과 일방의 저항(212)에 병렬로 접속된 콘덴서(214)와 트랜지스터(204)의 콜렉터에 접속된 트랜지스터(220) 및 정전류 회로(222)를 갖고 있다. 제2회로(200)의 구성 및 각 부의 동작은 기본적으로 제1회로(100)의 구성 및 각 부의 동작과 같고, 저항(212) 및 콘덴서(214)에 의해 구성되는 로우 패스 필터(30B)의 컷오프 주파수만이 다르다. 예를 들면, 제1회로(100)에 포함되는 저항(112)과 콘덴서(114)에 의해 구성되는 로우 패스 필터(30A)의 컷오프 주파수 쪽이, 제2회로(200)에 포함되는 저항(212)과 콘덴서(214)에 의해 구성되는 로우 패스 필터(30B)의 컷오프 주파수보다도 높게 설정되어 있다. 이 때문에 제1회로(100)에서는 입력 신호의 고주파 성분까지의 각 주파수 성분의 검출이 가능하고, 제2회로(200)에서는 입력 신호의 저주파 성분의 검출이 가능해진다.

제1회로(100), 제2회로(200) 및 전압 V_{BB -DC}를 발생하는 트랜지스터(300)의 각 출력단은 3개의 저항(310, 312, 314)을 통해 접속되고 있어 이 접속점으로부터 소정의 전압 V_{BB -DC}에 2개의 처리 계통의 출력 전압이 중첩된 참조 전압 V_BB의 참조 신 호가 출력된다.

도 4는 제1회로(100)의 동작을 설명하는 도이며, 제2회로(200)를 비동작 상태로 한 경우에 생성되는 참조 전압 V_BB의 변화의 모습이 나타나 있다. 제1회로(1 00)에서는 입력 신호의 고주파 성분을 포함하는 각 주파 성분이 검출되기 때문에, 입력 신호의 전압이 로우 레벨과 하이 레벨의 사이에서 빈번하게 전환되었을 때에, 이 변화 상태를 반영시킨 출력 전압이 생성된다. 따라서, 전압 V_{BB -DC}에 이 출력 전압을 중첩시킨 참조 신호 V_BB는 입력 신호의 빈번한 전압 변화에 따르도록 전압이 변화하고, 드라이버 출력 회로(60)로부터 출력하는 패턴(A)의 신호의 위상을 조정할 수가 있다.

도 5는 제2회로(200)의 동작을 설명하는 도이며, 제1회로(100)를 비동작 상태로 했을 경우에 생성되는 참조 전압 V_BB의 변화의 모습이 나타나 있다. 제2회로(200)에서는 입력 신호의 저주파 성분이 검출되기 때문에, 입력 신호의 전압이 비교적 긴 시간 로우 레벨 혹은 하이 레벨을 유지한 때에, 이 상태를 반영시킨 출력 전압이 생성된다. 따라서, 전압_BB-DC에 이 출력 전압을 중첩시킨 참조 신호는 입력 신호의 빈번한 전압 변화에는 그다지 추종하지 않도록 전압이 변화하고 있다.

그리고 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 요지의 범위 내에 있어 여러 가지의 변형 실시가 가능하다. 상술한 실시예에서는 차동증폭기에 의해 구성되는 드라이버 출력 회로(60)를 이용해 신호의 위상 조정을 행했 지만, 차동 증폭기 대신에 전압 비교기나 가변 지연 회로를 이용하도록 해도 좋다. 전압 비교기를 이용한 경우에는 플러스 입력 단자에 드라이버 입력 회로(10)의 출력 신호를 입력하고, 마이너스 입력 단자에 참조 전압 V_BB의 참조 신호를 입력하면 좋다. 또한, 가변 지연 회로를 이용한 경우에는 참조 전압 V_BB에 따라 지연량을 설정하면 좋다.

또, 상술한 실시예에서는, 복수의 로우 패스 필터(30A, 30B,…)를 이용해 입력 신호의 신호패턴의 내용(주파수 특성)을 분석하도록 했지만, 일부 혹은 전부의 로우 패스 필터나 밴드패스 필터나 하이패스 필터에 옮겨놓도록 해도 좋다. 또, 필터 이외의 구성, 예를 들면 미리 검출 대상이 되는 복수의 신호 패턴(비교 패턴)을 준비해 두고, 입력 신호와 이들 복수의 비교 패턴과의 상관을 구해 입력 신호의 신호패턴의 내용을 분석하도록 해도 좋다.

또, 상술한 실시예에서는 전송 선로 구동 회로(1) 내에서 드라이버 입력 회로(10)와 드라이버 출력 회로(60)를 직접 접속했지만, 드라이버 입력 회로(10)와 드라이버 출력 회로(60)와의 사이에 지연 회로를 삽입하도록 해도 좋다. 지연 회로를 삽입함으로써, 드라이버 입력 회로(10)로부터 출력되는 신호의 위상을 조정하는 것이 가능해진다.

또, 상술한 실시예에서는, 드라이버(3)와 전송 선로(2)의 사이에 전송 선로 구동 회로(1)를 설치했지만, 드라이버(3)(입력 신호를 출력하는 회로)이나 그 전단에 설치된 각종 회로(미도시)가 1 칩 혹은 1개의 모듈의 일부로서 형성되어 있는 경우에, 전송 선로 구동 회로(1)를 이들 칩 혹은 모듈에 조립되도록 해도 좋다. 이에 의해, 전송 선로 구동 회로(1)나 드라이버(3) 등을 포함하는 회로의 소형화와 제조 공정의 간략화나 부품 점수의 삭감에 수반하는 비용 절감 등이 가능하게 된다.

본 발명에 의하면, 전송 선로에 입력되기 전에 신호의 위상 조정을 이 타이밍 변화를 취소하도록 함으로써, 적절한 손실 보상을 행할 수가 있다. 특히, 손실 보상을 위해 신호의 진폭을 크게 할 필요가 없기 때문에, 전송 신호의 고속화에 용이하게 대응할 수가 있다. 이것은 위상 조정을 입력 신호의 신호 패턴의 내용에 따라 행함으로써 신호 패턴에 따른 적절한 손실 보상을 행하는 것이 가능하게 된다.

Claims (12)

1. 입력 신호의 신호패턴의 내용을 분석하는 신호 분석 수단과,

   상기 신호 분석 수단에 의한 분석 결과에 따라, 상기 입력 신호를 전송 선로에 통한 때에 발생하는 손실에 수반하여 발생하는 타이밍의 차를 없애는 방향으로 상기 입력 신호의 위상을 조정한 신호를 출력하는 위상 조정 수단을 구비하고, 상기 위상 조정 수단의 출력 신호를 상기 전송 선로에 송출하는 전송 선로 구동 회로에 있어서,

   상기 신호 분석 수단은 상기 입력 신호의 저역 성분을 통과시키는 컷오프 주파수가 서로 다른 다수의 필터를 가지며,

   상기 전송 선로 구동 회로는,

   상기 다수의 필터의 출력 전압의 이득 조정을 행하는 이득 조정 수단과, 상기 이득 조정 수단에 의해 이득 조정이 행해진 이후의 상기 다수의 필터의 출력 전을 합성하는 합성 수단을 포함하며,

   상기 위상 조정 수단은 상기 합성 수단에 의한 합성 전압에 따라 위상 조정을 행하며, 상기 이득 조정 수단에 의해 조정되는 이득은 상기 전송 선로에 의한 신호 손실의 정도에 따라 설정되는, 전송 선로 구동 회로.
2. 제 1 항에 있어서,

   상기 위상 조정 수단은 상기 신호 분석 수단에 의한 분석 결과에 따라 참조 전압이 변경되는 차동 증폭기인 전송 선로 구동 회로.
3. 제 1 항에 있어서,

   상기 위상 조정 수단은 상기 신호 분석 수단에 의한 분석 결과에 따라 참조 전압이 변경되는 전압 비교기인 전송 선로 구동 회로.
4. 제 1 항에 있어서,

   상기 위상 조정 수단은 상기 신호 분석 수단에 의한 분석 결과에 따라 지연량이 변경되는 가변 지연 회로인 전송 선로 구동 회로.
5. 제 1 항에 있어서,

   상기 신호 분석 수단과 상기 위상 조정 수단은 상기 입력 신호를 출력하는 회로가 형성되어 있는 칩 혹은 모듈에 조립되는 전송 선로 구동 회로.
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제

Images