JP4685099B2

JP4685099B2 - 伝送線路駆動回路

Info

Publication number: JP4685099B2
Application number: JP2007518906A
Authority: JP
Inventors: 隆之中村; 隆関野
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2005-06-01
Filing date: 2006-05-18
Publication date: 2011-05-18
Anticipated expiration: 2026-05-18
Also published as: US7902835B2; KR20080006635A; KR100933977B1; TWI312077B; JPWO2006129490A1; CN101208920A; US20090322395A1; TW200704943A; WO2006129490A1; DE112006001472T5

Description

本発明は、半導体試験装置等において伝送線路損失によるタイミング精度の劣化を補償する伝送線路駆動回路に関する。

半導体試験装置においては、信号発生回路と被試験デバイス（以後、「ＤＵＴ」と称する）との間で多数の信号を伝送する必要がある。このため、比較的細い同軸ケーブルや、多層配線基板に形成された細い配線幅のストリップ線路あるいはマイクロストリップ線路などを用いて伝送線路が形成されている。これらの伝送線路では、表皮効果による導体損失や誘電体損失が大きい。しかも、実際の半導体試験装置では、これらの伝送線路損失に加えて、コネクターやソケットによる損失が発生する。したがって、これらの損失によって、ＤＵＴ端での信号波形が劣化する。このような信号波形の劣化を補償する従来技術としては、伝送線路に信号を送出する伝送ドライバに、抵抗とコイルからなる周波数補償回路や、スイッチ、コンデンサ、カレントミラー回路等からなる遷移信号駆動手段を追加する手法が知られている（例えば、特許文献１参照。）。これらの周波数補償回路や遷移信号駆動手段を用いることにより、伝送信号の立ち上がりあるいは立ち下がりのタイミングに合わせてピーキング電流を発生し、ＤＵＴ端での信号波形の劣化を防止している。
特開平１０−１９０７４７号公報（第２−５頁、図１−９）

ところで、最近ではＤＵＴの多ピン・高速化が進み、より大きな損失補償が必要になってきており、これに対処するために信号発生回路の最大出力電圧を大きくする必要がある。しかしながら、高速信号の発生と大振幅信号の発生とは相反する要請であって、特許文献１に開示される方式においてこれらを両立させることは難しい。また、特許文献１に開示された手法では、伝送信号の信号パターンにかかわらず一定のピーキング電流を発生させているため、信号パターンに応じて変化する損失に対応することができないという問題があった。

本発明は、このような点に鑑みて創作されたものであり、その目的は、伝送信号の高速化に対応することができ、信号パターンに応じた適切な損失補償を行うことができる伝送線路駆動回路を提供することにある。

上述した課題を解決するために、本発明の伝送線路駆動回路は、入力信号の信号パターンの内容を分析する信号分析手段と、信号分析手段による分析結果に応じて、前記入力信号を伝送線路に通したときに発生する損失に伴うタイミングのずれを打ち消す向きに入力信号の位相を調整した信号を出力する位相調整手段とを備え、位相調整手段の出力信号を伝送線路に送出する伝送線路駆動回路において、信号分析手段は、入力信号の低域成分を通過させるカットオフ周波数が異なる複数のフィルタと、フィルタの出力電圧の利得調整を行う利得調整手段と、利得調整手段によって利得調整が行われた後の複数のフィルタの出力電圧を合成する合成手段とを有しており、位相調整手段は、合成手段による合成電圧に応じて位相調整を行い、利得調整手段によって調整される利得は、伝送線路による信号損失の程度に応じて設定されている。伝送線路において損失が発生するとこの伝送線路を通して受信した信号が所定の閾値電圧を超えたり下回るタイミングが変化するが、パターンによってハイレベルからローレベルに、あるいはローレベルからハイレベルに完全に遷移したりしなかったりする場合には、受信側での立ち上がりタイミングおよび立ち下がりタイミングがパターンに応じて変化してしまう。そこで、伝送線路に入力される前に信号の位相調整を、このタイミング変化を打ち消すように行うことにより、適切な損失補償を行うことができる。特に、損失補償のために信号の振幅を大きくする必要がないため、伝送信号の高速化に容易に対応することができる。これは、位相調整を入力信号の信号パターンの内容に応じて行うことになり、信号パターンに応じた適切な損失補償を行うことが可能になる。

また、実際の伝送線路の損失に応じた適切な損失補償を行うことが可能になる。

また、伝送線路の特性を考慮して信号の位相調整を行うことができ、様々な伝送線路に対して共通の回路を用いた損失補償が可能になる。

また、上述した位相調整手段は、信号分析手段による分析結果に応じて参照電圧が変更される差動増幅器であることが望ましい。あるいは、上述した位相調整手段は、信号分析手段による分析結果に応じて参照電圧が変更される電圧比較器であることが望ましい。上述した位相調整手段は、信号分析手段による分析結果に応じて遅延量が変更される可変遅延回路であることが望ましい。これにより、伝送線路に送出される信号の変化のタイミング（信号の位相）を確実かつ容易に変更することができる。

また、上述した信号分析手段と位相調整手段は、入力信号を出力する回路が形成されているチップあるいはモジュールに組み込まれることが望ましい。これにより、伝送線路駆動回路や入力信号を出力する回路を含む構成全体の小型化と、製造工程の簡略化や部品点数の削減に伴うコストダウンなどが可能になる。

以下、本発明を適用した一実施形態の伝送線路駆動回路について、図面を参照しながら詳細に説明する。

図１は、一実施形態の伝送線路駆動回路の構成を示す図である。図１に示すように、本実施形態の伝送線路駆動回路１は、１つのドライバ入力回路１０、複数のドライバ入力回路２０、複数のローパスフィルタ（ＬＰＦ）３０（３０Ａ、３０Ｂ、…）、複数の利得調整回路４０、複数の加算器５０、１つの加算器５２、１つのドライバ出力回路６０を備えている。この伝送線路駆動回路１は、損失が発生する伝送線路２と、その前段に設けられて伝送線路２に信号を送出するドライバ３との間に設けられており、伝送線路２に送出される信号パターンに応じて信号の変化タイミングを調整する動作を行う。

ドライバ入力回路１０は、ドライバ３から出力される信号が入力されており、この信号に対して波形整形を行って同相の信号を出力する。この信号は、差動増幅器によって構成されるドライバ出力回路６０に入力される。また、それぞれのドライバ入力回路２０は、ドライバ入力回路１０と同じ動作を行っており、ドライバ３から出力されるドライバパターン信号と同相の信号を出力する。それぞれのローパスフィルタ３０（３０Ａ、３０Ｂ、…）は、対応するドライバ入力回路２０から出力される信号の低域成分を通過させる。それぞれの利得調整回路４０は、外部から入力される制御データＳ１、Ｓ２、…によって利得が設定可能であり、対応するローパスフィルタ３０から出力される低域成分に相当する電圧をこの設定された利得で増幅あるいは減衰して出力する。本実施形態では、上述したドライバ入力回路２０、ローパスフィルタ３０、利得調整回路４０からなる処理系統が複数組備わっている。それぞれの加算器５０は、これら複数組の処理系統に含まれる複数の利得調整回路４０の出力電圧を加算する。加算器５２は、複数の加算器５０によって加算された電圧と所定の電圧Ｖ_BB-DCとを加算して参照電圧Ｖ_BBを生成する。この参照電圧Ｖ_BBは、ドライバ出力回路６０に入力される。ドライバ出力回路６０は、ドライバ入力回路１０から出力された信号と、加算器５２から出力された参照電圧Ｖ_BBの参照信号とが入力されており、これら２つの信号を用いた差動増幅を行う。ドライバ出力回路６０から出力される信号は、伝送線路駆動回路１の出力信号としてレシーバ回路（図示せず）に向けて伝送線路２に送出される。

上述した複数のローパスフィルタ３０が信号分析手段に、１つの加算器５２、１つのドライバ出力回路６０が位相調整手段に、複数の加算器５０が合成手段に、複数の利得調整回路４０が利得調整手段にそれぞれ対応する。

本実施形態の伝送線路駆動回路１はこのような構成を有しており、次にその動作を説明する。複数のローパスフィルタ３０Ａ、３０Ｂ、…のそれぞれは、異なるカットオフ周波数が設定されており、異なる周波数成分を通過させる。実際の伝送線路の影響を１つのフィルタで補償することが困難な場合は、それぞれのフィルタの出力を組み合わせることにより実際の伝送線路の影響と等しくすることができる。あるいは、いくつかのフィルタを切り替えて補償するようにしてもよい。

図２は、伝送線路２による損失によって発生する信号の減衰の説明図である。なお、図２では、信号の減衰状態を説明するために極端に損失が大きい場合が示されている。図２（Ａ）には、高い周波数の信号パターンＡの信号が伝送線路２に入力された状態が点線で示されている。伝送線路２における損失が大きいと、信号の電圧がローレベルからハイレベルに、あるいはハイレベルからローレベルに十分に遷移する前に次の状態変化が発生する。このときのタイミングのずれはｔ10、ｔ11となる。また、図２（Ｂ）には、低い周波数の信号パターンＣの信号が伝送線路２に入力された状態が点線で示されている。伝送線路２における損失が大きいと、信号電圧がローレベルからハイレベルに、あるいはハイレベルからローレベルに十分に遷移する際にある程度の時間を要するが、信号パターンＣの場合にはハイレベルあるいはローレベルの期間が長いため信号はハイレベルあるいはローレベルに近い電圧レベルまで変化する。このときのタイミングのずれはｔ20（≠ｔ10）、ｔ21（≠ｔ11）となる。実際の伝送線路２には、図２（Ｃ）に示すように、図２（Ａ）に示した信号と図２（Ｂ）に示した信号とが適宜組み合わされた信号が入力される。図２（Ｃ）に示した例では、このときの信号の立ち上がりタイミングのずれｔ30は、図２（Ｂ）に示した信号パターンＣの立ち上がりタイミングのずれｔ20と等しくなるが、立ち下がりタイミングのずれｔ31は、図２（Ｂ）に示した信号パターンＣの立ち下がりタイミングのずれｔ21とは等しくならない。このように、伝送線路２に入力される信号のパターンに応じて立ち上がりタイミングや立ち下がりタイミングがずれる量が変動する。

それぞれのローパスフィルタ３０の後段に設けられたそれぞれの利得調整回路４０は、対応するローパスフィルタ３０の出力電圧に対して、制御データ（Ｓ１、Ｓ２、…）に応じて設定される利得で信号の増幅あるいは減衰を行う。伝送線路２の長さや形状等に応じて特性（損失の量や損失の周波数依存性）は異なる。このため、入力信号が同じであっても伝送線路２を通した後の減衰の程度が異なる。伝送線路２の特性に対応させるために、制御データＳ１、Ｓ２、…の内容が変更され、各利得調整回路４０における利得が可変に設定される。例えば、数々の特性を有する複数の伝送線路２について、制御データＳ１、Ｓ２、…をどのような値に設定したときに適切な補償を行うことが可能であるかを、あらかじめ実験やシミュレーション等によって求めておいて、実際に使用する伝送線路２の特性を測定してこの測定された特性に対応する制御データＳ１、Ｓ２、…を用いるようにすればよい。

複数の加算器５０では、複数の利得調整回路４０によって利得調整が行われた後の電圧を加算（合成）する。また、加算器５２は、所定の電圧Ｖ_BB-DCに、複数の加算器５０によって加算された電圧を加算することにより参照電圧Ｖ_BBの参照信号を生成し、この生成した参照信号をドライバ出力回路６０に入力する。例えば、入力信号のローレベルとハイレベルの平均電圧（５０％の電圧）が所定の電圧Ｖ_BB-DCとして用いられており、この電圧Ｖ_BB-DCに、各ローパスフィルタ３０を用いて入力信号の周波数成分を分析して得られた最終段の加算器５０の出力電圧が重畳されて、ドライバ出力回路６０に入力される。したがって、ドライバ出力回路６０に入力される参照信号の電圧レベルを、入力信号の周波数に応じて変化させることができ、この参照信号の電圧レベルに対する差分増幅出力として得られる信号の立ち上がりタイミングおよび立ち下がりタイミングを、入力信号の信号パターンの内容に応じて調整することが可能になる。

このように、本実施形態の伝送線路駆動回路１では、伝送線路２に入力される前に、伝送線路２を通すことによって発生する損失によって生じるタイミング変化を打ち消すように、信号の位相調整を行うことにより、適切な損失補償を行うことができる。特に、損失補償のために信号の振幅を大きくする必要がないため、伝送信号の高速化に容易に対応することができる。また、位相調整を入力信号の信号パターンの内容に応じて行うことにより、信号パターンに応じた適切な損失補償を行うことが可能になる。

また、それぞれのローパスフィルタ３０Ａ、３０Ｂ、…の出力電圧に対して利得調整を行うことにより、伝送線路２の特性を考慮して信号の位相調整を行うことができ、様々な伝送線路２に対して共通の伝送線路駆動回路１を用いた損失補償が可能になる。さらに、ドライバ出力回路６０として差動増幅器を用いることにより、伝送線路２に送出される信号の変化のタイミング（信号の位相）を確実かつ容易に変更することができる。

図３は、伝送線路駆動回路１の具体的構成を部分的に示す回路図である。図３に示す構成は、図１に示したドライバ入力回路２０から加算器５２までの具体的構成を、２つの処理系統について示したものである。図３に示す構成は、一方の処理系統に対応する第１回路１００と、他方の処理系統に対応する第２回路２００と、所定の電圧Ｖ_BB-DCを発生するトランジスタ３００、抵抗３０２および定電流回路３０４と、所定の電圧Ｖ_BB-DCに２つの処理系統の出力電圧を加算する３つの抵抗３１０、３１２、３１４とを含んでいる。

第１回路１００は、差動増幅器を構成する２つのトランジスタ１０２、１０４と、これら２つのトランジスタ１０２、１０４のエミッタに共通に接続される可変定電流回路１０６と、２つのトランジスタ１０２、１０４のそれぞれのコレクタに個別に接続される負荷抵抗としての抵抗１１０、１１２と、一方の抵抗１１２に並列に接続されたコンデンサ１１４と、トランジスタ１０４のコレクタに接続されたトランジスタ１２０および定電流回路１２２とを有している。

一方のトランジスタ１０２のベースにはドライバ３から出力された信号が入力される。他方のトランジスタ１０４のベースには、所定の参照電圧（例えばトランジスタ１０２に入力される信号のローレベルとハイレベルの平均電圧）Ｖ_Rを有する参照信号が入力される。したがって、一方のトランジスタ１０２に入力された信号と同相の信号が他方のトランジスタ１０４のコレクタから出力される。この出力信号の電圧レベルは、制御データＳ１によって可変定電流回路１０６の定電流出力値を変更することにより、可変することができる。トランジスタ１０４のコレクタから出力される信号は、抵抗１１２とコンデンサ１１４によって構成されるローパスフィルタによって平滑され、これらの素子定数（抵抗値と静電容量値）で決まるカットオフ周波数以下の低域成分のみが、トランジスタ１２０を介して出力される。２つのトランジスタ１０２、１０４が１つのドライバ入力回路２０に、抵抗１１２、コンデンサ１１４がローパスフィルタ３０Ａに、可変定電流回路１０６が１つの利得調整回路４０にそれぞれ対応する。

また、第２回路２００は、差動増幅器を構成する２つのトランジスタ２０２、２０４と、これら２つのトランジスタ２０２、２０４のエミッタに共通に接続される可変定電流回路２０６と、２つのトランジスタ２０２、２０４のそれぞれのコレクタに個別に接続される負荷抵抗としての抵抗２１０、２１２と、一方の抵抗２１２に並列に接続されたコンデンサ２１４と、トランジスタ２０４のコレクタに接続されたトランジスタ２２０および定電流回路２２２とを有している。第２回路２００の構成および各部の動作は、基本的に第１回路１００の構成および各部の動作と同じであり、抵抗２１２およびコンデンサ２１４によって構成されるローパスフィルタ３０Ｂのカットオフ周波数のみが異なっている。例えば、第１回路１００に含まれる抵抗１１２とコンデンサ１１４によって構成されるローパスフィルタ３０Ａのカットオフ周波数の方が、第２回路２００に含まれる抵抗２１２とコンデンサ２１４によって構成されるローパスフィルタ３０Ｂのカットオフ周波数よりも高く設定されている。このため、第１回路１００では入力信号の高周波成分までの各周波数成分の検出が可能であり、第２回路２００では入力信号の低周波成分の検出が可能となる。

第１回路１００、第２回路２００および電圧Ｖ_BB-DCを発生するトランジスタ３００の各出力端は、３つの抵抗３１０、３１２、３１４を介して接続されており、この接続点から所定の電圧Ｖ_BB-DCに２つの処理系統の出力電圧が重畳された参照電圧Ｖ_BBの参照信号が出力される。

図４は、第１回路１００の動作を説明する図であり、第２回路２００を非動作状態にした場合に生成される参照電圧Ｖ_BBの変化の様子が示されている。第１回路１００では、入力信号の高周波成分を含む各周波成分が検出されるため、入力信号の電圧がローレベルとハイレベルの間で頻繁に切り替わったときに、この変化の状態を反映させた出力電圧が生成される。したがって、電圧Ｖ_BB-DCにこの出力電圧を重畳させた参照信号は、入力信号の頻繁な電圧変化に追随するように電圧が変化し、ドライバ出力回路６０から出力するパターンＡの信号の位相を調整することができる。

図５は、第２回路２００の動作を説明する図であり、第１回路１００を非動作状態にした場合に生成される参照電圧Ｖ_BBの変化の様子が示されている。第２回路２００では、入力信号の低周波成分が検出されるため、入力信号の電圧が比較的長い時間ローレベルあるいはハイレベルを維持したときに、この状態を反映させた出力電圧が生成される。したがって、電圧Ｖ_BB-DCにこの出力電圧を重畳させた参照信号は、入力信号の頻繁な電圧変化にはあまり追随しないように電圧が変化している。

なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。上述した実施形態では、差動増幅器によって構成されるドライバ出力回路６０を用いて信号の位相調整を行ったが、差動増幅器の代わりに、電圧比較器や可変遅延回路を用いるようにしてもよい。電圧比較器を用いた場合には、プラス入力端子にドライバ入力回路１０の出力信号を入力し、マイナス入力端子に参照電圧Ｖ_BBの参照信号を入力すればよい。また、可変遅延回路を用いた場合には、参照電圧Ｖ_BBに応じて遅延量を設定すればよい。

また、上述した実施形態では、複数のローパスフィルタ３０Ａ、３０Ｂ、…を用いて入力信号の信号パターンの内容（周波数特性）を分析するようにしたが、一部あるいは全部のローパスフィルタをバンドパスフィルタやハイパスフィルタに置き換えるようにしてもよい。また、フィルタ以外の構成、例えばあらかじめ検出対象となる複数の信号パターン（比較パターン）を用意しておいて、入力信号とこれら複数の比較パターンとの相関を求めて入力信号の信号パターンの内容を分析するようにしてもよい。

また、上述した実施形態では、伝送線路駆動回路１内で、ドライバ入力回路１０とドライバ出力回路６０とを直接接続したが、ドライバ入力回路１０とドライバ出力回路６０との間に遅延回路を挿入するようにしてもよい。遅延回路を挿入することにより、ドライバ入力回路１０から出力される信号の位相を調整することが可能となる。

また、上述した実施形態では、ドライバ３と伝送線路２の間に伝送線路駆動回路１を設けたが、ドライバ３（入力信号を出力する回路）やその前段に設けられた各種回路（図示せず）が１チップあるいは１つのモジュールの一部として形成されている場合に、伝送線路駆動回路１をこれらのチップあるいはモジュールに組み込むようにしてもよい。これにより、伝送線路駆動回路１やドライバ３等を含む回路の小型化と、製造工程の簡略化や部品点数の削減に伴うコストダウンなどが可能になる。

本発明によれば、伝送線路に入力される前に信号の位相調整を、このタイミング変化を打ち消すように行うことにより、適切な損失補償を行うことができる。特に、損失補償のために信号の振幅を大きくする必要がないため、伝送信号の高速化に容易に対応することができる。これは、位相調整を入力信号の信号パターンの内容に応じて行うことになり、信号パターンに応じた適切な損失補償を行うことが可能になる。

一実施形態の伝送線路駆動回路の構成を示す図である。伝送線路による損失によって発生する信号の減衰の説明図である。伝送線路駆動回路の具体的構成を部分的に示す回路図である。第１回路の動作を説明する図である。第２回路の動作を説明する図である。

符号の説明

１伝送線路駆動回路
２伝送線路
３ドライバ
１０、２０ドライバ入力回路
３０ローパスフィルタ（ＬＰＦ）
４０利得調整回路
５０、５２加算回路
６０ドライバ出力回路
１００第１回路
１０２、１０４、１２０、２０２、２０４、２２０トランジスタ
１０６、２０６可変定電流回路
１１０、１１２、２１０、２１２、３０２、３１０、３１２、３１４抵抗
１１４、２１４コンデンサ
１２２、２２２、３０４定電流回路
２００第２回路

Claims

入力信号の信号パターンの内容を分析する信号分析手段と、
前記信号分析手段による分析結果に応じて、前記入力信号を伝送線路に通したときに発生する損失に伴うタイミングのずれを打ち消す向きに前記入力信号の位相を調整した信号を出力する位相調整手段と、
を備え、前記位相調整手段の出力信号を前記伝送線路に送出する伝送線路駆動回路において、
前記信号分析手段は、前記入力信号の低域成分を通過させるカットオフ周波数が異なる複数のフィルタと、前記フィルタの出力電圧の利得調整を行う利得調整手段と、前記利得調整手段によって利得調整が行われた後の前記複数のフィルタの出力電圧を合成する合成手段とを有しており、
前記位相調整手段は、前記合成手段による合成電圧に応じて位相調整を行い、
前記利得調整手段によって調整される利得は、前記伝送線路による信号損失の程度に応じて設定される伝送線路駆動回路。
請求項１において、
前記位相調整手段は、前記信号分析手段による分析結果に応じて参照電圧が変更される差動増幅器である伝送線路駆動回路。
請求項１において、
前記位相調整手段は、前記信号分析手段による分析結果に応じて参照電圧が変更される電圧比較器である伝送線路駆動回路。
請求項１において、
前記位相調整手段は、前記信号分析手段による分析結果に応じて遅延量が変更される可変遅延回路である伝送線路駆動回路。
請求項１において、
前記信号分析手段と前記位相調整手段は、前記入力信号を出力する回路が形成されているチップあるいはモジュールに組み込まれる伝送線路駆動回路。