JP3066811B2 - 移相器 - Google Patents
移相器Info
- Publication number
- JP3066811B2 JP3066811B2 JP3123759A JP12375991A JP3066811B2 JP 3066811 B2 JP3066811 B2 JP 3066811B2 JP 3123759 A JP3123759 A JP 3123759A JP 12375991 A JP12375991 A JP 12375991A JP 3066811 B2 JP3066811 B2 JP 3066811B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference voltage
- differential amplifier
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、信号の位相進みあるい
は位相遅れを調整する移相器に関する。特に、クロック
信号の位相調整を行う位相器に関する。
は位相遅れを調整する移相器に関する。特に、クロック
信号の位相調整を行う位相器に関する。
【０００２】
【従来の技術】従来の伝送装置におけるクロック信号の
位相調整は、いろいろな長さの固定遅延線路をクロック
信号経路中に挿入し、最適な長さの遅延線路を選択する
ことにより行われていた。一方、伝送速度が数ギガb/s
以上になると、クロック信号の波長が数センチメートル
のオーダーになり精密な位相調整が要求されるので、線
路長を機械的に変えるラインストレッチャによる可変移
相器が用いられる。
位相調整は、いろいろな長さの固定遅延線路をクロック
信号経路中に挿入し、最適な長さの遅延線路を選択する
ことにより行われていた。一方、伝送速度が数ギガb/s
以上になると、クロック信号の波長が数センチメートル
のオーダーになり精密な位相調整が要求されるので、線
路長を機械的に変えるラインストレッチャによる可変移
相器が用いられる。
【０００３】図７は、同軸線路によるラインストレッチ
ャの断面構成を示す図である。図において、外部導体９
１，９２および中心導体９５，９６から構成される２本
の同軸線路と、外部導体９３および中心導体９７から構
成されるＵ字形の同軸線路とを電気的接触を保持したま
ま線路の長手方向にスライドさせ、通過する信号の伝搬
長を変えることにより信号の位相を変化させる構造であ
る。
ャの断面構成を示す図である。図において、外部導体９
１，９２および中心導体９５，９６から構成される２本
の同軸線路と、外部導体９３および中心導体９７から構
成されるＵ字形の同軸線路とを電気的接触を保持したま
ま線路の長手方向にスライドさせ、通過する信号の伝搬
長を変えることにより信号の位相を変化させる構造であ
る。
【０００４】
【発明が解決しようとする課題】図７に示すラインスト
レッチャを用いた可変移相器では、スライド部分の不連
続性および機械的劣化による高周波特性の劣化が避けら
れなかった。また、寸法も大きく小型化が困難であると
ともに、位相調整範囲も寸法に依存して広くとることが
容易ではなかった。
レッチャを用いた可変移相器では、スライド部分の不連
続性および機械的劣化による高周波特性の劣化が避けら
れなかった。また、寸法も大きく小型化が困難であると
ともに、位相調整範囲も寸法に依存して広くとることが
容易ではなかった。
【０００５】本発明は、小型で位相調整範囲が広く、か
つ電気的機構により位相を変えることができる移相器を
提供することを目的とする。
つ電気的機構により位相を変えることができる移相器を
提供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、入力信号および基準電圧信号が入力される２つの入
力端子を有し、該入力信号および基準電圧信号の差を増
幅する差動増幅器を２段縦続に接続した回路において、
前記差動増幅器は、前記入力信号の周波数に対しては増
幅度αを有し、該周波数の２倍以上の周波数に対しては
該増幅度αより十分に小さい増幅度を有し、前記基準電
圧信号で設定される基準電圧を、前記入力信号の直流電
位からみて出力の片側のピークのみが飽和する値に設定
することを特徴とする。
は、入力信号および基準電圧信号が入力される２つの入
力端子を有し、該入力信号および基準電圧信号の差を増
幅する差動増幅器を２段縦続に接続した回路において、
前記差動増幅器は、前記入力信号の周波数に対しては増
幅度αを有し、該周波数の２倍以上の周波数に対しては
該増幅度αより十分に小さい増幅度を有し、前記基準電
圧信号で設定される基準電圧を、前記入力信号の直流電
位からみて出力の片側のピークのみが飽和する値に設定
することを特徴とする。
【０００７】請求項２に記載の発明は、入力信号および
基準電圧信号が入力される２つの入力端子を有し、該入
力信号および基準電圧信号の差を増幅する差動増幅器を
２段縦続に接続した回路において、前記差動増幅器の１
段目と２段目との間に、前記入力信号の周波数の２倍以
上の周波数に対して減衰を与えるフィルタを備え、前記
基準電圧信号で設定される基準電圧を、前記入力信号の
直流電位からみて出力の片側のピークのみが飽和する値
に設定することを特徴とする。
基準電圧信号が入力される２つの入力端子を有し、該入
力信号および基準電圧信号の差を増幅する差動増幅器を
２段縦続に接続した回路において、前記差動増幅器の１
段目と２段目との間に、前記入力信号の周波数の２倍以
上の周波数に対して減衰を与えるフィルタを備え、前記
基準電圧信号で設定される基準電圧を、前記入力信号の
直流電位からみて出力の片側のピークのみが飽和する値
に設定することを特徴とする。
【０００８】
【作用】本発明の移相器は、２つの入力端子に印加され
た信号の差を増幅する差動増幅器を２段縦続に接続し、
１段目の差動増幅器で入力信号の直流電位からみて出力
の片側のピークのみが飽和するように基準電圧を変化さ
せる。１段目の差動増幅器では、印加される基準電圧に
応じた飽和特性の変化により出力信号に波形歪が生じる
が、その高調波成分を抑圧することによりそれは位相遅
れを示す位相歪となる。２段目の差動増幅器で位相歪を
生じた出力信号から基本波成分を抽出することにより、
入力信号に対して位相を変化させた出力信号を取り出す
ことができる。また、出力信号の位相は基準電圧の変化
に応じて連続して変えることができる。
た信号の差を増幅する差動増幅器を２段縦続に接続し、
１段目の差動増幅器で入力信号の直流電位からみて出力
の片側のピークのみが飽和するように基準電圧を変化さ
せる。１段目の差動増幅器では、印加される基準電圧に
応じた飽和特性の変化により出力信号に波形歪が生じる
が、その高調波成分を抑圧することによりそれは位相遅
れを示す位相歪となる。２段目の差動増幅器で位相歪を
生じた出力信号から基本波成分を抽出することにより、
入力信号に対して位相を変化させた出力信号を取り出す
ことができる。また、出力信号の位相は基準電圧の変化
に応じて連続して変えることができる。
【０００９】以下、図１を参照し、差動増幅器で入力信
号の高調波成分が抑圧されないときの動作原理（Ａ）
と、抑圧されたときの動作原理（Ｂ）について説明す
る。なお、これは、入力信号の高調波周波数が差動増幅
器のカットオフ周波数に対して十分に低い場合と、十分
に高い場合に相当する。図１において、は差動増幅器
のカットオフ周波数に対して十分に低い周波数を有する
入力信号波形、は１段目の差動増幅器の出力信号波
形、は移相器の出力信号波形（２段目の差動増幅器の
出力信号波形）を示す。
号の高調波成分が抑圧されないときの動作原理（Ａ）
と、抑圧されたときの動作原理（Ｂ）について説明す
る。なお、これは、入力信号の高調波周波数が差動増幅
器のカットオフ周波数に対して十分に低い場合と、十分
に高い場合に相当する。図１において、は差動増幅器
のカットオフ周波数に対して十分に低い周波数を有する
入力信号波形、は１段目の差動増幅器の出力信号波
形、は移相器の出力信号波形（２段目の差動増幅器の
出力信号波形）を示す。
【００１０】図１(Ａ)において、基準電圧値を０Ｖ（入
力信号の直流レベル）あるいはＶ1 （Ｖ1 ＞０）とする
と、１段目の差動増幅器は出力信号１１（細線）あるい
は出力信号１２（太線）を出力する。また、２段目の差
動増幅器は出力信号１３（細線）あるいは出力信号１４
（太線）を出力する。基準電圧Ｖ1 としたときの１段目
の差動増幅器の出力信号１２は、入力信号の直流レベル
から基準電圧Ｖ1 だけずらしたために、信号の正側のピ
ークのみが飽和し、負側が飽和しない波形となり、その
デューティ比が変化して信号の正側のパルス幅が広が
り、負側のパルス幅が狭まる。また、信号の位相に着目
すると、出力信号１２は出力信号１１に対して、信号の
立ち下がりの位相が遅れ、立ち上がりの位相が進む。
力信号の直流レベル）あるいはＶ1 （Ｖ1 ＞０）とする
と、１段目の差動増幅器は出力信号１１（細線）あるい
は出力信号１２（太線）を出力する。また、２段目の差
動増幅器は出力信号１３（細線）あるいは出力信号１４
（太線）を出力する。基準電圧Ｖ1 としたときの１段目
の差動増幅器の出力信号１２は、入力信号の直流レベル
から基準電圧Ｖ1 だけずらしたために、信号の正側のピ
ークのみが飽和し、負側が飽和しない波形となり、その
デューティ比が変化して信号の正側のパルス幅が広が
り、負側のパルス幅が狭まる。また、信号の位相に着目
すると、出力信号１２は出力信号１１に対して、信号の
立ち下がりの位相が遅れ、立ち上がりの位相が進む。
【００１１】２段目の差動増幅器では、出力信号１２の
直流レベル（図中一点鎖線で示す）が飽和レベル側にず
れて基準電圧Ｖ1 に近くなるので、信号の正側および負
側ともにほぼ均等に増幅する。したがって、基準電圧Ｖ
1に対応する出力信号１４の振幅はほぼ一定となるが、
基準電圧０Ｖとしたときの出力信号１３に対して波形の
正側のパルス幅が狭まり、負側のパルス幅が広がって波
形のデューティ比が変化するだけで移相器としては動作
しない。
直流レベル（図中一点鎖線で示す）が飽和レベル側にず
れて基準電圧Ｖ1 に近くなるので、信号の正側および負
側ともにほぼ均等に増幅する。したがって、基準電圧Ｖ
1に対応する出力信号１４の振幅はほぼ一定となるが、
基準電圧０Ｖとしたときの出力信号１３に対して波形の
正側のパルス幅が狭まり、負側のパルス幅が広がって波
形のデューティ比が変化するだけで移相器としては動作
しない。
【００１２】図１(Ｂ)において、基準電圧値を０Ｖ（入
力信号の直流レベル）あるいはＶ1 （Ｖ1 ＞０）とする
と、１段目の差動増幅器は出力信号１５（細線）あるい
は出力信号１６（太線）を出力する。また、２段目の差
動増幅器は出力信号１７（細線）あるいは出力信号１８
（太線）を出力する。基準電圧Ｖ1 としたときの１段目
の差動増幅器の出力信号１６は、入力信号の直流レベル
から基準電圧Ｖ1 だけずらしたために、同様に信号の正
側のピークのみが飽和し、負側が飽和しない波形とな
る。しかし、ここでは入力信号周波数が差動増幅器のカ
ットオフ周波数より十分に高いので、その高調波成分が
抑圧されてパルス幅が狭まるべき部分が鈍る。すなわ
ち、信号の位相に着目すると、出力信号１６は出力信号
１５に対して、信号の立ち下がりの位相および立ち上が
りの位相の双方がともに遅れる。なお、信号の立ち下が
りの位相および立ち上がりの位相とは、出力信号１６が
基準電圧Ｖ1 と交わる点である。
力信号の直流レベル）あるいはＶ1 （Ｖ1 ＞０）とする
と、１段目の差動増幅器は出力信号１５（細線）あるい
は出力信号１６（太線）を出力する。また、２段目の差
動増幅器は出力信号１７（細線）あるいは出力信号１８
（太線）を出力する。基準電圧Ｖ1 としたときの１段目
の差動増幅器の出力信号１６は、入力信号の直流レベル
から基準電圧Ｖ1 だけずらしたために、同様に信号の正
側のピークのみが飽和し、負側が飽和しない波形とな
る。しかし、ここでは入力信号周波数が差動増幅器のカ
ットオフ周波数より十分に高いので、その高調波成分が
抑圧されてパルス幅が狭まるべき部分が鈍る。すなわ
ち、信号の位相に着目すると、出力信号１６は出力信号
１５に対して、信号の立ち下がりの位相および立ち上が
りの位相の双方がともに遅れる。なお、信号の立ち下が
りの位相および立ち上がりの位相とは、出力信号１６が
基準電圧Ｖ1 と交わる点である。
【００１３】２段目の差動増幅器では、同様に出力信号
１６の正側および負側ともにほぼ均等に増幅する。した
がって、基準電圧Ｖ1 に対応する出力信号１８の振幅は
ほぼ一定となるが、基準電圧０Ｖとしたときの出力信号
１７に対して、信号の立ち下がりの位相および立ち上が
りの位相の双方がともに遅れる。すなわち、移相器とし
て動作させることができる。
１６の正側および負側ともにほぼ均等に増幅する。した
がって、基準電圧Ｖ1 に対応する出力信号１８の振幅は
ほぼ一定となるが、基準電圧０Ｖとしたときの出力信号
１７に対して、信号の立ち下がりの位相および立ち上が
りの位相の双方がともに遅れる。すなわち、移相器とし
て動作させることができる。
【００１４】このように、２段縦続に接続した差動増幅
器の基準電圧を変化させ、かつ１段目の差動増幅器で高
調波成分を抑圧して（入力信号の高調波周波数に対して
１段目の差動増幅器のカットオフ周波数を十分に低くし
て）位相歪を生じさせ、２段目の差動増幅器でその基本
波成分を抽出することにより移相器として動作させるこ
とができる。さらに、この移相器を多段に接続すること
により、各移相量が累積されて位相調整範囲を拡大する
ことができる。
器の基準電圧を変化させ、かつ１段目の差動増幅器で高
調波成分を抑圧して（入力信号の高調波周波数に対して
１段目の差動増幅器のカットオフ周波数を十分に低くし
て）位相歪を生じさせ、２段目の差動増幅器でその基本
波成分を抽出することにより移相器として動作させるこ
とができる。さらに、この移相器を多段に接続すること
により、各移相量が累積されて位相調整範囲を拡大する
ことができる。
【００１５】
【実施例】図２は、本発明の第１実施例の構成を示す回
路図である。なお、本実施例の移相器は、ガリウムひ素
ＦＥＴによる回路例である。図において、符号２１は信
号入力端子、符号２２は基準電圧入力端子、符号２３は
信号出力端子、符号２４〜２６は電源端子である。１段
目の差動増幅器３０は、差動増幅部を構成するＦＥＴ３
１〜３３、抵抗器４１，４２およびダイオード４５と、
出力増幅部および出力レベル調整部を構成するＦＥＴ３
４，３５およびダイオード４６〜４８とにより構成され
る。入力信号は信号入力端子２１からＦＥＴ３１のゲ
ート端子に印加され、基準電圧は基準電圧入力端子２２
からＦＥＴ３２のゲート端子に印加され、１段目の差動
増幅器３０の出力信号はダイオード４７とダイオード
４８との間から取り出される。
路図である。なお、本実施例の移相器は、ガリウムひ素
ＦＥＴによる回路例である。図において、符号２１は信
号入力端子、符号２２は基準電圧入力端子、符号２３は
信号出力端子、符号２４〜２６は電源端子である。１段
目の差動増幅器３０は、差動増幅部を構成するＦＥＴ３
１〜３３、抵抗器４１，４２およびダイオード４５と、
出力増幅部および出力レベル調整部を構成するＦＥＴ３
４，３５およびダイオード４６〜４８とにより構成され
る。入力信号は信号入力端子２１からＦＥＴ３１のゲ
ート端子に印加され、基準電圧は基準電圧入力端子２２
からＦＥＴ３２のゲート端子に印加され、１段目の差動
増幅器３０の出力信号はダイオード４７とダイオード
４８との間から取り出される。
【００１６】２段目の差動増幅器５０も同様に、ＦＥＴ
５１〜５５、抵抗器６１，６２およびダイオード６５〜
６８により構成される。１段目の差動増幅器３０の出力
信号はＦＥＴ５１のゲート端子に印加され、基準電圧は
ＦＥＴ５２のゲート端子に印加され、ダイオード６７と
ダイオード６８との間から移相器の出力信号が取り出
される。
５１〜５５、抵抗器６１，６２およびダイオード６５〜
６８により構成される。１段目の差動増幅器３０の出力
信号はＦＥＴ５１のゲート端子に印加され、基準電圧は
ＦＥＴ５２のゲート端子に印加され、ダイオード６７と
ダイオード６８との間から移相器の出力信号が取り出
される。
【００１７】この構成において、上述したような位相歪
を発生させる基準電圧および各素子のパラメータを設定
することにより、２段接続の差動増幅器を移相器として
動作させることができる。また、基準電圧に応じて出力
信号の位相を連続的に変化させることができる。図３
は、図２に示す移相器の動作例のシミュレーション結果
を示す図である。
を発生させる基準電圧および各素子のパラメータを設定
することにより、２段接続の差動増幅器を移相器として
動作させることができる。また、基準電圧に応じて出力
信号の位相を連続的に変化させることができる。図３
は、図２に示す移相器の動作例のシミュレーション結果
を示す図である。
【００１８】本シミュレーションは、周波数10ＧHz，振
幅１Ｖの正弦波を入力信号としたときに、基準電圧を
０Ｖ， 0.6Ｖ，１Ｖと変化させたときの１段目の差動増
幅器３０の出力信号の波形と、信号出力端子２３に取
り出される出力信号の波形を示す。各基準電圧に対す
る出力信号は、直流レベルからみて正側がほとんど飽
和し、負側は非飽和になっている。また、２段目の差動
増幅器５０から信号出力端子２３に取り出される出力信
号は、振幅がほぼ一定であるとともに、移相器として
動作しているのが確認される。
幅１Ｖの正弦波を入力信号としたときに、基準電圧を
０Ｖ， 0.6Ｖ，１Ｖと変化させたときの１段目の差動増
幅器３０の出力信号の波形と、信号出力端子２３に取
り出される出力信号の波形を示す。各基準電圧に対す
る出力信号は、直流レベルからみて正側がほとんど飽
和し、負側は非飽和になっている。また、２段目の差動
増幅器５０から信号出力端子２３に取り出される出力信
号は、振幅がほぼ一定であるとともに、移相器として
動作しているのが確認される。
【００１９】図４は、本発明の第２実施例の構成を示す
回路図である。なお、本実施例の移相器は、シリコンバ
イポーラトランジスタによる回路例であり、さらに移相
器を２段縦続に接続した構成例である。図において、符
号７１は信号入力端子、符号７２は基準電圧入力端子、
符号７３，７４は信号出力端子、符号７５〜７８は電源
端子である。
回路図である。なお、本実施例の移相器は、シリコンバ
イポーラトランジスタによる回路例であり、さらに移相
器を２段縦続に接続した構成例である。図において、符
号７１は信号入力端子、符号７２は基準電圧入力端子、
符号７３，７４は信号出力端子、符号７５〜７８は電源
端子である。
【００２０】移相器１００の１段目の差動増幅器１１０
は、トランジスタ１１１〜１１６および抵抗器１２１〜
１２５により構成される。入力信号は信号入力端子７１
からトランジスタ１１１のベース端子に印加され、基準
電圧は基準電圧入力端子７２からＦＥＴ１１３のベース
端子に印加され、１段目の差動増幅器１１０の出力信号
はトランジスタ１１６のエミッタ端子から取り出され
る。
は、トランジスタ１１１〜１１６および抵抗器１２１〜
１２５により構成される。入力信号は信号入力端子７１
からトランジスタ１１１のベース端子に印加され、基準
電圧は基準電圧入力端子７２からＦＥＴ１１３のベース
端子に印加され、１段目の差動増幅器１１０の出力信号
はトランジスタ１１６のエミッタ端子から取り出され
る。
【００２１】２段目の差動増幅器１３０も同様に、トラ
ンジスタ１３１〜１３６および抵抗器１４１〜１４５に
より構成される。１段目の差動増幅器１１０の出力信号
はトランジスタ１３１のベース端子に印加され、基準電
圧はトランジスタ１３３のベース端子に印加され、トラ
ンジスタ１３６のエミッタ端子から移相器１００の出力
信号が取り出される。
ンジスタ１３１〜１３６および抵抗器１４１〜１４５に
より構成される。１段目の差動増幅器１１０の出力信号
はトランジスタ１３１のベース端子に印加され、基準電
圧はトランジスタ１３３のベース端子に印加され、トラ
ンジスタ１３６のエミッタ端子から移相器１００の出力
信号が取り出される。
【００２２】以下同様に、各移相器２００が構成され、
移相器３００の出力信号が出力バッファ３００を介して
信号出力端子７３，７４に取り出される。出力バッファ
３００は、トランジスタ３０１〜３０６および抵抗器３
１１〜３１４により構成される。この構成において、上
述したような位相歪を発生させる基準電圧および各素子
のパラメータを設定することにより、２段接続の差動増
幅器を移相器として動作させることができる。また、基
準電圧に応じて出力信号の位相を連続的に変化させるこ
とができるとともに、各移相器１００，２００を介する
ことにより、位相の変化量が累積されて位相調整範囲を
拡大することができる。
移相器３００の出力信号が出力バッファ３００を介して
信号出力端子７３，７４に取り出される。出力バッファ
３００は、トランジスタ３０１〜３０６および抵抗器３
１１〜３１４により構成される。この構成において、上
述したような位相歪を発生させる基準電圧および各素子
のパラメータを設定することにより、２段接続の差動増
幅器を移相器として動作させることができる。また、基
準電圧に応じて出力信号の位相を連続的に変化させるこ
とができるとともに、各移相器１００，２００を介する
ことにより、位相の変化量が累積されて位相調整範囲を
拡大することができる。
【００２３】図５は、図４に示す移相器の動作例のシミ
ュレーション結果を示す図である。本シミュレーション
は、正弦波を入力信号として印加し、基準電圧を０Ｖ,
0.2Ｖと変化させたときの信号出力端子７３，７４に取
り出される出力信号の波形を示す。本実施例でも同様
に、基準電圧に応じて出力信号の位相が変化し、移相器
として動作しているのが確認される。
ュレーション結果を示す図である。本シミュレーション
は、正弦波を入力信号として印加し、基準電圧を０Ｖ,
0.2Ｖと変化させたときの信号出力端子７３，７４に取
り出される出力信号の波形を示す。本実施例でも同様
に、基準電圧に応じて出力信号の位相が変化し、移相器
として動作しているのが確認される。
【００２４】図６は、本発明の第３実施例の構成を示す
ブロック図である。本実施例では、入力信号の第２高調
波以上の帯域でも利得を有する差動増幅器を用いた場合
について示す。なお、このような差動増幅器を２段縦続
に接続しても、図１（Ａ）に示すように移相器としては
動作しない。図において、本実施例の移相器は、信号入
力端子８１および基準電圧入力端子８２に接続される１
段目の差動増幅器８３と、その出力信号の第２高調波以
上の周波数成分を抑圧するフィルタ８４と、フィルタ出
力と基準電圧入力端子８２に接続される２段目の差動増
幅器８５とを縦続に接続し、差動増幅器８５の出力信号
を移相器の出力信号として信号出力端子８６に取り出す
構成である。
ブロック図である。本実施例では、入力信号の第２高調
波以上の帯域でも利得を有する差動増幅器を用いた場合
について示す。なお、このような差動増幅器を２段縦続
に接続しても、図１（Ａ）に示すように移相器としては
動作しない。図において、本実施例の移相器は、信号入
力端子８１および基準電圧入力端子８２に接続される１
段目の差動増幅器８３と、その出力信号の第２高調波以
上の周波数成分を抑圧するフィルタ８４と、フィルタ出
力と基準電圧入力端子８２に接続される２段目の差動増
幅器８５とを縦続に接続し、差動増幅器８５の出力信号
を移相器の出力信号として信号出力端子８６に取り出す
構成である。
【００２５】本実施例では、各差動増幅器８３，８５が
入力信号の第２高調波以上の帯域でも利得を有する構成
であっても、フィルタ８４で差動増幅器８３から差動増
幅器８５に伝達される信号の高調波成分が抑圧されるの
で、第１実施例と同様に移相器として動作させることが
できる。
入力信号の第２高調波以上の帯域でも利得を有する構成
であっても、フィルタ８４で差動増幅器８３から差動増
幅器８５に伝達される信号の高調波成分が抑圧されるの
で、第１実施例と同様に移相器として動作させることが
できる。
【００２６】
【発明の効果】以上説明したように本発明の移相器は、
基準電圧を変化させるという電気的機構により、入力信
号に対する出力信号の位相を調整することができるの
で、小型にすることができるとともに、微調整が極めて
容易になる。また、ラインストレッチャのように信号の
伝搬長を物理的に変化させて位相調整を行う構成ではな
く、信号位相を相対的にずらすものであるので、高速な
クロック信号にも容易に対応可能な移相器を実現するこ
とができる。
基準電圧を変化させるという電気的機構により、入力信
号に対する出力信号の位相を調整することができるの
で、小型にすることができるとともに、微調整が極めて
容易になる。また、ラインストレッチャのように信号の
伝搬長を物理的に変化させて位相調整を行う構成ではな
く、信号位相を相対的にずらすものであるので、高速な
クロック信号にも容易に対応可能な移相器を実現するこ
とができる。
【００２７】また、本発明の移相器を多段接続すること
により、位相調整範囲を容易に拡大することができる。
により、位相調整範囲を容易に拡大することができる。
【図１】本発明の移相器の動作原理を説明する図であ
る。
る。
【図２】本発明の第１実施例の構成を示す回路図であ
る。
る。
【図３】第１実施例の移相器の動作例のシミュレーショ
ン結果を示す図である。
ン結果を示す図である。
【図４】本発明の第２実施例の構成を示す回路図であ
る。
る。
【図５】第２実施例の移相器の動作例のシミュレーショ
ン結果を示す図である。
ン結果を示す図である。
【図６】本発明の第３実施例の構成を示す回路図であ
る。
る。
【図７】同軸線路によるラインストレッチャの断面構成
を示す図である。
を示す図である。
１１，１２，１５，１６ １段目の差動増幅器の出力信
号 １３，１４，１７，１８ ２段目の差動増幅器の出力信
号 ２１ 信号入力端子 ２２ 基準電圧入力端子 ２３ 信号出力端子 ２４〜２６ 電源端子 ３０ １段目の差動増幅器 ３１〜３３ ＦＥＴ ４１，４２ 抵抗器 ４５〜４８ ダイオード ５０ ２段目の差動増幅器 ５１〜５３ ＦＥＴ ６１，６２ 抵抗器 ６５〜６８ ダイオード ７１ 信号入力端子 ７２ 基準電圧入力端子 ７３，７４ 信号出力端子 ７５〜７８ 電源端子 ８１ 信号入力端子 ８２ 基準電圧入力端子 ８３，８５ 差動増幅器 ８４ フィルタ ８６ 信号出力端子 ９１，９２，９３ 外部導体 ９５，９６，９７ 中心導体 １００，２００ 移相器 １１０，２１０ １段目の差動増幅器 １１１〜１１６，２１１〜２１６ トランジスタ １２１〜１２５，２２１〜２２５ 抵抗器 １３０，２３０ ２段目の差動増幅器 １３１〜１３６，２３１〜２３６ トランジスタ １４１〜１４５，２４１〜２４５ 抵抗器 ３００ 出力バッファ ３０１〜３０６ トランジスタ ３１１〜３１４ 抵抗器
号 １３，１４，１７，１８ ２段目の差動増幅器の出力信
号 ２１ 信号入力端子 ２２ 基準電圧入力端子 ２３ 信号出力端子 ２４〜２６ 電源端子 ３０ １段目の差動増幅器 ３１〜３３ ＦＥＴ ４１，４２ 抵抗器 ４５〜４８ ダイオード ５０ ２段目の差動増幅器 ５１〜５３ ＦＥＴ ６１，６２ 抵抗器 ６５〜６８ ダイオード ７１ 信号入力端子 ７２ 基準電圧入力端子 ７３，７４ 信号出力端子 ７５〜７８ 電源端子 ８１ 信号入力端子 ８２ 基準電圧入力端子 ８３，８５ 差動増幅器 ８４ フィルタ ８６ 信号出力端子 ９１，９２，９３ 外部導体 ９５，９６，９７ 中心導体 １００，２００ 移相器 １１０，２１０ １段目の差動増幅器 １１１〜１１６，２１１〜２１６ トランジスタ １２１〜１２５，２２１〜２２５ 抵抗器 １３０，２３０ ２段目の差動増幅器 １３１〜１３６，２３１〜２３６ トランジスタ １４１〜１４５，２４１〜２４５ 抵抗器 ３００ 出力バッファ ３０１〜３０６ トランジスタ ３１１〜３１４ 抵抗器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 立人 東京都武蔵野市吉祥寺本町１丁目14番５ 号 エヌ・ティ・ティ・エレクトロニク ステクノロジー株式会社内 (56)参考文献 特開 昭60−171813（ＪＰ，Ａ) 特開 昭55−147041（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/20
Claims (2)
- 【請求項１】 入力信号および基準電圧信号が入力され
る２つの入力端子を有し、該入力信号および基準電圧信
号の差を増幅する差動増幅器を２段縦続に接続した回路
において、前記差動増幅器は、前記入力信号の周波数に
対しては増幅度αを有し、該周波数の２倍以上の周波数
に対しては該増幅度αより十分に小さい増幅度を有し、
前記基準電圧信号で設定される基準電圧を、前記入力信
号の直流電位からみて出力の片側のピークのみが飽和す
る値に設定することを特徴とする移相器。 - 【請求項２】 入力信号および基準電圧信号が入力され
る２つの入力端子を有し、該入力信号および基準電圧信
号の差を増幅する差動増幅器を２段縦続に接続した回路
において、前記差動増幅器の１段目と２段目との間に、
前記入力信号の周波数の２倍以上の周波数に対して減衰
を与えるフィルタを備え、前記基準電圧信号で設定され
る基準電圧を、前記入力信号の直流電位からみて出力の
片側のピークのみが飽和する値に設定することを特徴と
する移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123759A JP3066811B2 (ja) | 1991-05-28 | 1991-05-28 | 移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123759A JP3066811B2 (ja) | 1991-05-28 | 1991-05-28 | 移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04349707A JPH04349707A (ja) | 1992-12-04 |
| JP3066811B2 true JP3066811B2 (ja) | 2000-07-17 |
Family
ID=14868591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3123759A Expired - Fee Related JP3066811B2 (ja) | 1991-05-28 | 1991-05-28 | 移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3066811B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4103790B2 (ja) * | 2003-12-10 | 2008-06-18 | 日立電線株式会社 | 高周波同軸ケーブル位相調整用接続装置 |
-
1991
- 1991-05-28 JP JP3123759A patent/JP3066811B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04349707A (ja) | 1992-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283684A (en) | Non-linearity compensating circuit for high-frequency amplifiers | |
| JP2883894B2 (ja) | マイクロ波用の予め歪を与えた線形化回路 | |
| US6320462B1 (en) | Amplifier circuit | |
| JP4793807B2 (ja) | 増幅器 | |
| KR100427878B1 (ko) | 증폭회로 | |
| JP2006345341A (ja) | 増幅器 | |
| JP2006238447A (ja) | 可変増幅器およびその使用 | |
| JP3139734B2 (ja) | 可変利得増幅器 | |
| US3822408A (en) | Operational amplifier clamping | |
| US9722541B2 (en) | Distributed amplifier | |
| JPH09130170A (ja) | 分布型差動増幅器 | |
| JP3206722B2 (ja) | 進行波管及び半導体増幅器の増幅と位相の応答を異なる出力レベルで線形化する方法と装置 | |
| JP3066811B2 (ja) | 移相器 | |
| US6124742A (en) | Wide bandwidth frequency multiplier | |
| JP3951521B2 (ja) | 歪補償回路並びにその使用方法 | |
| EP1678819B1 (en) | Method and apparatus for realizing a low noise amplifier | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| JPH01272211A (ja) | 出力増幅器 | |
| JP3777040B2 (ja) | 増幅器 | |
| JPH0251287B2 (ja) | ||
| JPH0669731A (ja) | 低歪半導体増幅器 | |
| JP2006093857A (ja) | 歪補償回路 | |
| RU2178946C2 (ru) | Корректор нелинейных искажений | |
| US4853564A (en) | GaAs monolithic true logarithmic amplifier | |
| JPH08130423A (ja) | 高調波抑圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |