JPH0669731A - 低歪半導体増幅器 - Google Patents
低歪半導体増幅器Info
- Publication number
- JPH0669731A JPH0669731A JP22016492A JP22016492A JPH0669731A JP H0669731 A JPH0669731 A JP H0669731A JP 22016492 A JP22016492 A JP 22016492A JP 22016492 A JP22016492 A JP 22016492A JP H0669731 A JPH0669731 A JP H0669731A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- stage
- distortion
- fet
- post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 小型で高効率な低歪半導体増幅器を得る。
【構成】 多段増幅器の前段に入力電力に対する利得、
通過位相特性が後段と逆特性となる増幅器を用い、後段
増幅器の振幅歪、位相歪を前段増幅器で補償することに
より、全体として高効率で低歪な増幅器を得る。前段に
用いる増幅器としては、バイポーラトランジスタを用い
た増幅器、ＦＥＴのドレインバイアス電圧を抵抗を介し
て印加する増幅器、デュアルゲートＦＥＴを用いた増幅
器、これら３種類を組み合わせた増幅器がある。
通過位相特性が後段と逆特性となる増幅器を用い、後段
増幅器の振幅歪、位相歪を前段増幅器で補償することに
より、全体として高効率で低歪な増幅器を得る。前段に
用いる増幅器としては、バイポーラトランジスタを用い
た増幅器、ＦＥＴのドレインバイアス電圧を抵抗を介し
て印加する増幅器、デュアルゲートＦＥＴを用いた増幅
器、これら３種類を組み合わせた増幅器がある。
Description
【０００１】
【産業上の利用分野】この発明は衛星通信、地上マイク
ロ波通信、移動体通信等に使用するＵＨＦ、ＳＨＦ帯等
の低歪半導体増幅器に関するものである。
ロ波通信、移動体通信等に使用するＵＨＦ、ＳＨＦ帯等
の低歪半導体増幅器に関するものである。
【０００２】
【従来の技術】図９は、例えば、Ａｓｉａ−Ｐａｃｉｆ
ｉｃ Ｍｉｃｒｏｗａｖｅ Ｃｏｎｆｅｒｅｎｃｅ Ｐ
ｒｏｃｅｅｄｉｎｇｓ、１９９０、ｐｐ１０７７〜１０
８０、“Ａ Ｐｒｅｄｉｓｔｏｒｔｉｏｎ Ｔｙｐｅ
Ｅｇｕｉ−Ｐａｔｈ Ｌｉｎｅａｒｉｚｅｒ ｉｎ Ｋ
ｕ−Ｂａｎｄ”に示された従来の低歪増幅器の等価回路
図であり、図において、１は入力端子、２は出力端子、
１００はリニアライザ、１７はレベル調整用増幅器、１
８はレベル調整用可変アッテネータ、１９はＦＥＴを用
いた高出力増幅器である。リニアライザ１００は歪発生
用増幅器３、線形増幅器４、第１の９０°ハイブリッド
５、第２の９０°ハイブリッド６、第３の９０°ハイブ
リッド７、第４の９０°ハイブリッド８、第５の９０°
ハイブリッド９、第６の９０°ハイブリッド１０、第１
の移相器１１、第２の移相器１２、第１の可変アッテネ
ータ１３、第２の可変アッテネータ１４、第３の可変ア
ッテネータ１５、第４の可変アッテネータ１６で構成さ
れている。
ｉｃ Ｍｉｃｒｏｗａｖｅ Ｃｏｎｆｅｒｅｎｃｅ Ｐ
ｒｏｃｅｅｄｉｎｇｓ、１９９０、ｐｐ１０７７〜１０
８０、“Ａ Ｐｒｅｄｉｓｔｏｒｔｉｏｎ Ｔｙｐｅ
Ｅｇｕｉ−Ｐａｔｈ Ｌｉｎｅａｒｉｚｅｒ ｉｎ Ｋ
ｕ−Ｂａｎｄ”に示された従来の低歪増幅器の等価回路
図であり、図において、１は入力端子、２は出力端子、
１００はリニアライザ、１７はレベル調整用増幅器、１
８はレベル調整用可変アッテネータ、１９はＦＥＴを用
いた高出力増幅器である。リニアライザ１００は歪発生
用増幅器３、線形増幅器４、第１の９０°ハイブリッド
５、第２の９０°ハイブリッド６、第３の９０°ハイブ
リッド７、第４の９０°ハイブリッド８、第５の９０°
ハイブリッド９、第６の９０°ハイブリッド１０、第１
の移相器１１、第２の移相器１２、第１の可変アッテネ
ータ１３、第２の可変アッテネータ１４、第３の可変ア
ッテネータ１５、第４の可変アッテネータ１６で構成さ
れている。
【０００３】次に動作について説明する。ＦＥＴを用い
た高出力増幅器は、文献ＩＥＥＥ、Ｔｒａｎｓａｃｔｉ
ｏｎｓｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎ
ｄ Ｔｅｃｈｎｉｇｕｅｓ、Ｖｏｌ．ＭＴＴ−２８、Ｎ
ｏ．１１、Ｎｏｖｅｍｂｅｒ １９８０、ｐｐ１１５７
−１１６３、“Ｄｅｓｉｇｎ Ｐｒｏｃｅｄｕｒｅ ｆ
ｏｒ Ｈｉｇｈ−Ｅｆｆｉｃｉｅｎｃｙ Ｌｉｎｅａｒ
Ｍｉｃｒｏｗａｖｅ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅ
ｒ”で報告されているように、一般的に入力電力の増大
にともない利得は低下、通過位相は進む特性である。図
１０に高出力増幅器１９の入力電力の増大に対する出力
電力、通過位相特性を示す。高出力増幅器１９において
は、この利得および通過位相の変化が原因となり、振幅
歪および位相歪が発生する。高出力増幅器１９の前段
に、利得および通過位相が高出力増幅器１９と逆特性と
なるリニアライザ１００を設けると、高出力増幅器１９
で発生する振幅歪および位相歪を補償することができ
る。図１１に高出力増幅器１９の振幅歪および位相歪を
補償するために必要な、リニアライザ１００の入力電力
の増大に対する出力電力、通過位相特性を示す。このよ
うな逆特性は、第１の移相器１１、第２の移相器１２、
第１の可変アッテネータ１３、第２の可変アッテネータ
１４、第３の可変アッテネータ１５、第４の可変アッテ
ネータ１６を調整することにより実現することができ
る。なお、レベル調整用増幅器１７およびレベル調整用
可変アッテネータ１８はリニアライザ１００と高出力増
幅器１９を縦続接続する際のレベル調整を行う。
た高出力増幅器は、文献ＩＥＥＥ、Ｔｒａｎｓａｃｔｉ
ｏｎｓｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎ
ｄ Ｔｅｃｈｎｉｇｕｅｓ、Ｖｏｌ．ＭＴＴ−２８、Ｎ
ｏ．１１、Ｎｏｖｅｍｂｅｒ １９８０、ｐｐ１１５７
−１１６３、“Ｄｅｓｉｇｎ Ｐｒｏｃｅｄｕｒｅ ｆ
ｏｒ Ｈｉｇｈ−Ｅｆｆｉｃｉｅｎｃｙ Ｌｉｎｅａｒ
Ｍｉｃｒｏｗａｖｅ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅ
ｒ”で報告されているように、一般的に入力電力の増大
にともない利得は低下、通過位相は進む特性である。図
１０に高出力増幅器１９の入力電力の増大に対する出力
電力、通過位相特性を示す。高出力増幅器１９において
は、この利得および通過位相の変化が原因となり、振幅
歪および位相歪が発生する。高出力増幅器１９の前段
に、利得および通過位相が高出力増幅器１９と逆特性と
なるリニアライザ１００を設けると、高出力増幅器１９
で発生する振幅歪および位相歪を補償することができ
る。図１１に高出力増幅器１９の振幅歪および位相歪を
補償するために必要な、リニアライザ１００の入力電力
の増大に対する出力電力、通過位相特性を示す。このよ
うな逆特性は、第１の移相器１１、第２の移相器１２、
第１の可変アッテネータ１３、第２の可変アッテネータ
１４、第３の可変アッテネータ１５、第４の可変アッテ
ネータ１６を調整することにより実現することができ
る。なお、レベル調整用増幅器１７およびレベル調整用
可変アッテネータ１８はリニアライザ１００と高出力増
幅器１９を縦続接続する際のレベル調整を行う。
【０００４】
【発明が解決しようとする課題】従来の低歪半導体増幅
器は以上のように高出力増幅器で発生する振幅歪および
位相歪を補償するためのリニアライザを用いるが、一般
に従来のリニアライザは複数個の９０°ハイブリッド、
可変アッテネータ、移相器、増幅器から構成されるため
に、構造が複雑となり大型化する、高出力増幅器以外の
リニアライザ部分での消費電力が大きく全体としての効
率が低下する、値段が高くなる等の問題があった。
器は以上のように高出力増幅器で発生する振幅歪および
位相歪を補償するためのリニアライザを用いるが、一般
に従来のリニアライザは複数個の９０°ハイブリッド、
可変アッテネータ、移相器、増幅器から構成されるため
に、構造が複雑となり大型化する、高出力増幅器以外の
リニアライザ部分での消費電力が大きく全体としての効
率が低下する、値段が高くなる等の問題があった。
【０００５】この発明は上記のような問題点を解決する
ためになされたもので、小型で高効率な低歪増幅器を得
ることを目的とする。
ためになされたもので、小型で高効率な低歪増幅器を得
ることを目的とする。
【０００６】
【課題を解決するための手段】請求項１の低歪半導体増
幅器は、複数の半導体素子で構成される多段増幅におい
て、前段増幅器をバイポーラトランジスタを用いた増幅
器の１段あるいは多段構成とし、後段増幅器をＦＥＴ増
幅器の１段あるいは多段構成とし、前段増幅器と後段増
幅器を縦続接続し、前段増幅器のバイアス条件を後段増
幅器の振幅歪および位相歪を補償するように設定したも
のである。
幅器は、複数の半導体素子で構成される多段増幅におい
て、前段増幅器をバイポーラトランジスタを用いた増幅
器の１段あるいは多段構成とし、後段増幅器をＦＥＴ増
幅器の１段あるいは多段構成とし、前段増幅器と後段増
幅器を縦続接続し、前段増幅器のバイアス条件を後段増
幅器の振幅歪および位相歪を補償するように設定したも
のである。
【０００７】請求項２の低歪半導体増幅器は、複数の半
導体素子で構成される多段増幅器において、前段増幅器
をドレインバイアス電圧を直列抵抗を介して印加するＦ
ＥＴ増幅器の１段あるいは多段構成とし、後段増幅器を
ＦＥＴ増幅器の１段あるいは多段構成とし、前段増幅器
と後段増幅器を縦続接続し、前段増幅器のバイアス条件
を後段増幅器の振幅歪を補償するように設定したもので
ある。
導体素子で構成される多段増幅器において、前段増幅器
をドレインバイアス電圧を直列抵抗を介して印加するＦ
ＥＴ増幅器の１段あるいは多段構成とし、後段増幅器を
ＦＥＴ増幅器の１段あるいは多段構成とし、前段増幅器
と後段増幅器を縦続接続し、前段増幅器のバイアス条件
を後段増幅器の振幅歪を補償するように設定したもので
ある。
【０００８】請求項３の低歪半導体増幅器は、複数の半
導体素子で構成される多段増幅において、前段増幅器を
バイポーラトランジスタを用いた増幅器とデュアルゲー
トＦＥＴを用いた増幅器を縦続接続することにより構成
し、後段増幅器をＦＥＴを用いた多段構成とし、前段増
幅器と後段増幅器を縦続接続し、前段増幅器のバイアス
条件を後段増幅器の位相歪を補償するように設定したも
のである。
導体素子で構成される多段増幅において、前段増幅器を
バイポーラトランジスタを用いた増幅器とデュアルゲー
トＦＥＴを用いた増幅器を縦続接続することにより構成
し、後段増幅器をＦＥＴを用いた多段構成とし、前段増
幅器と後段増幅器を縦続接続し、前段増幅器のバイアス
条件を後段増幅器の位相歪を補償するように設定したも
のである。
【０００９】請求項４の低歪半導体増幅器は、複数の半
導体素子で構成される多段増幅器において、前段増幅器
をドレインバイアス電圧を直列抵抗を介して印加するＦ
ＥＴ増幅器とバイポーラトランジスタを用いた増幅器と
デュアルゲートＦＥＴを用いた増幅器を縦続接続するこ
とにより構成し、後段増幅器をＦＥＴを用いた多段構成
とし、前段増幅器と後段増幅器を縦続接続し、前段増幅
器のバイアス条件を後段増幅器の振幅歪および位相歪を
補償するように設定したものである。
導体素子で構成される多段増幅器において、前段増幅器
をドレインバイアス電圧を直列抵抗を介して印加するＦ
ＥＴ増幅器とバイポーラトランジスタを用いた増幅器と
デュアルゲートＦＥＴを用いた増幅器を縦続接続するこ
とにより構成し、後段増幅器をＦＥＴを用いた多段構成
とし、前段増幅器と後段増幅器を縦続接続し、前段増幅
器のバイアス条件を後段増幅器の振幅歪および位相歪を
補償するように設定したものである。
【００１０】
【作用】請求項１の低歪半導体増幅器においては、バイ
ポーラトランジスタを用いた前段増幅器とＦＥＴを用い
た後段増幅器の入力電力に対する利得、通過位相特性を
逆特性とすることにより、多段増幅器全体としての入力
電力の増大に伴う利得、通過位相を一定とすることがで
き低歪となる。また、従来のリニアライザのような大規
模な歪補償回路を用いないことから小型化できるととも
に、リニアライザ部分での消費電力が不要で高効率とな
る。
ポーラトランジスタを用いた前段増幅器とＦＥＴを用い
た後段増幅器の入力電力に対する利得、通過位相特性を
逆特性とすることにより、多段増幅器全体としての入力
電力の増大に伴う利得、通過位相を一定とすることがで
き低歪となる。また、従来のリニアライザのような大規
模な歪補償回路を用いないことから小型化できるととも
に、リニアライザ部分での消費電力が不要で高効率とな
る。
【００１１】請求項２の低歪半導体増幅器においては、
ドレインバイアス電圧を直列抵抗を介して印加するＦＥ
Ｔを用いた前段増幅器とＦＥＴを用いた後段増幅器の入
力電力に対する利得特性を逆特性とすることにより、多
段増幅器全体としての入力電力の増大に伴う利得を一定
とすることができ低歪となる。この場合も、従来のリニ
アライザのような大規模な歪補償回路を用いないことか
ら小型化できるとともに、リニアライザ部分での消費電
力が不要で高効率となる。
ドレインバイアス電圧を直列抵抗を介して印加するＦＥ
Ｔを用いた前段増幅器とＦＥＴを用いた後段増幅器の入
力電力に対する利得特性を逆特性とすることにより、多
段増幅器全体としての入力電力の増大に伴う利得を一定
とすることができ低歪となる。この場合も、従来のリニ
アライザのような大規模な歪補償回路を用いないことか
ら小型化できるとともに、リニアライザ部分での消費電
力が不要で高効率となる。
【００１２】請求項３の低歪半導体増幅器においては、
バイポーラトランジスタを用いた増幅器とデュアルゲー
トＦＥＴを用いた増幅器をアッテネータを介して縦続接
続することにより構成した前段増幅器とＦＥＴを用いた
後段増幅器の入力電力に対する通過位相特性を逆特性と
することにより、多段増幅器全体としての入力電力の増
大に伴う通過位相を一定とすることができ低歪となる。
この場合も、従来のリニアライザのような大規模な歪補
償回路を用いないことから小型化できるとともに、リニ
アライザ部分での消費電力が不要で高効率となる。
バイポーラトランジスタを用いた増幅器とデュアルゲー
トＦＥＴを用いた増幅器をアッテネータを介して縦続接
続することにより構成した前段増幅器とＦＥＴを用いた
後段増幅器の入力電力に対する通過位相特性を逆特性と
することにより、多段増幅器全体としての入力電力の増
大に伴う通過位相を一定とすることができ低歪となる。
この場合も、従来のリニアライザのような大規模な歪補
償回路を用いないことから小型化できるとともに、リニ
アライザ部分での消費電力が不要で高効率となる。
【００１３】請求項４の低歪半導体増幅器においては、
ドレインバイアス電圧を直列抵抗を介して印加するＦＥ
Ｔ増幅器とバイポーラトランジスタを用いた増幅器とデ
ュアルゲートＦＥＴを用いた増幅器をアッテネータを介
して縦続接続することにより構成した前段増幅器とＦＥ
Ｔを用いた後段増幅器の入力電力に対する利得、通過位
相特性を逆特性とすることにより、多段増幅器全体とし
ての入力電力の増大に伴う利得、通過位相を一定とする
ことができ低歪となる。この場合も、従来のリニアライ
ザのような大規模な歪補償回路を用いないことから小型
化できるとともに、リニアライザ部分での消費電力が不
要で高効率となる。
ドレインバイアス電圧を直列抵抗を介して印加するＦＥ
Ｔ増幅器とバイポーラトランジスタを用いた増幅器とデ
ュアルゲートＦＥＴを用いた増幅器をアッテネータを介
して縦続接続することにより構成した前段増幅器とＦＥ
Ｔを用いた後段増幅器の入力電力に対する利得、通過位
相特性を逆特性とすることにより、多段増幅器全体とし
ての入力電力の増大に伴う利得、通過位相を一定とする
ことができ低歪となる。この場合も、従来のリニアライ
ザのような大規模な歪補償回路を用いないことから小型
化できるとともに、リニアライザ部分での消費電力が不
要で高効率となる。
【００１４】
【実施例】実施例１．図１はこの発明の低歪半導体増幅
器の構成を示す等価回路図である。図において、２０は
入力整合回路、２１は出力整合回路、２２はバイポーラ
トランジスタ、１０１はバイポーラトランジスタを用い
た第１の前段半導体増幅器、２３は第１のレベル調整用
アッテネータ、２４はＦＥＴを用いた後段半導体増幅器
である。バイポーラトランジスタ２２はエミッタ接地と
し、ＡＢ級動作（コレクタ・エミッタ間電流をコレクタ
・エミッタ間飽和電流の０．００１から０．４９に設
定）させるようにバイアス電圧を設定するものとする。
器の構成を示す等価回路図である。図において、２０は
入力整合回路、２１は出力整合回路、２２はバイポーラ
トランジスタ、１０１はバイポーラトランジスタを用い
た第１の前段半導体増幅器、２３は第１のレベル調整用
アッテネータ、２４はＦＥＴを用いた後段半導体増幅器
である。バイポーラトランジスタ２２はエミッタ接地と
し、ＡＢ級動作（コレクタ・エミッタ間電流をコレクタ
・エミッタ間飽和電流の０．００１から０．４９に設
定）させるようにバイアス電圧を設定するものとする。
【００１５】次に動作について説明する。図２はバイポ
ーラトランジスタのコレクタ・エミッタ間電流をパラメ
ータとした場合の利得、通過位相特性の実験結果の一例
である。実験結果より、バイポーラトランジスタでは、
バイアス電流により入力電力の増大にともない利得が増
加、通過位相が遅れる特性にすることができ、ＦＥＴを
用いた後段半導体増幅器２４と逆の振幅、位相特性を得
ることができる。また、バイアス電流の設定により、そ
の特性を変化させることができる。従って、図１におい
て、後段半導体増幅器２４の入力電力に対する出力電
力、通過位相特性に応じて、第１のレベル調整用アッテ
ネータ２３の減衰量およびバイポーラトランジスタを用
いた第１の前段半導体増幅器のバイアス条件を適当に設
定することにより、増幅器全体の振幅歪および位相歪を
小さくすることができる。なお、実施例１では、バイポ
ーラトランジスタを用いた前段増幅器を１段構成とする
場合について説明したが、この発明はこれに限らず、前
段増幅器を複数個のバイポーラトランジスタを用いた多
段構成とする場合にも適用できる。
ーラトランジスタのコレクタ・エミッタ間電流をパラメ
ータとした場合の利得、通過位相特性の実験結果の一例
である。実験結果より、バイポーラトランジスタでは、
バイアス電流により入力電力の増大にともない利得が増
加、通過位相が遅れる特性にすることができ、ＦＥＴを
用いた後段半導体増幅器２４と逆の振幅、位相特性を得
ることができる。また、バイアス電流の設定により、そ
の特性を変化させることができる。従って、図１におい
て、後段半導体増幅器２４の入力電力に対する出力電
力、通過位相特性に応じて、第１のレベル調整用アッテ
ネータ２３の減衰量およびバイポーラトランジスタを用
いた第１の前段半導体増幅器のバイアス条件を適当に設
定することにより、増幅器全体の振幅歪および位相歪を
小さくすることができる。なお、実施例１では、バイポ
ーラトランジスタを用いた前段増幅器を１段構成とする
場合について説明したが、この発明はこれに限らず、前
段増幅器を複数個のバイポーラトランジスタを用いた多
段構成とする場合にも適用できる。
【００１６】実施例２．図３はこの発明の低歪半導体増
幅器の構成を示す等価回路図である。図において、２５
はＦＥＴ、２６はゲート端子、２７はドレイン端子、２
８はソース端子、２９はドレイン側抵抗、３０はドレイ
ンバイアス印加端子、３１は入力整合回路、３２は出力
整合回路、１０２はＦＥＴを用いた第２の前段半導体増
幅器である。ドレインバイアス電圧はニーボルテイジを
中心として±１Ｖの範囲内に設定するものとする。図４
にＦＥＴ２５の静特性を示す。
幅器の構成を示す等価回路図である。図において、２５
はＦＥＴ、２６はゲート端子、２７はドレイン端子、２
８はソース端子、２９はドレイン側抵抗、３０はドレイ
ンバイアス印加端子、３１は入力整合回路、３２は出力
整合回路、１０２はＦＥＴを用いた第２の前段半導体増
幅器である。ドレインバイアス電圧はニーボルテイジを
中心として±１Ｖの範囲内に設定するものとする。図４
にＦＥＴ２５の静特性を示す。
【００１７】次に動作について説明する。図５に、ドレ
インバイアス電圧を変化した場合の第２の前段半導体増
幅器１０２の入力電力に対する利得、通過位相特性の実
験結果の一例を示す。実験結果より、第２の前段半導体
増幅器１０２では、ドレインバイアス電圧により入力電
力の増大にともない利得が増加、通過位相がほぼ一定の
特性とすることができ、ＦＥＴを用いた後段半導体増幅
器２４と逆の振幅特性を得ることができる。また、ドレ
インバイアス電圧の設定により、その特性を変化させる
ことができる。さらに、ドレイン側抵抗２９の抵抗値を
変化することによってもその特性を変化させることがで
きることも確認されている。従って、図３において、後
段半導体増幅器２４の入力電力に対する出力電力、通過
位相特性に応じて、第１のレベル調整用アッテネータ２
３の減衰量および第２の前段半導体増幅器１０２のドレ
インバイアス電圧およびドレイン側抵抗２９の抵抗を適
当に設定することにより、増幅器全体の振幅歪を小さく
することができる。なお、実施例２では、前段増幅器を
１段構成とする場合について説明したが、この発明はこ
れに限らず、前段増幅器を多段構成とする場合にも適用
できる。さらに、レベル調整用アッテネータ２３の減衰
量が零、つまりレベル調整用アッテネータ２３を使用し
ない場合にも適用できる。
インバイアス電圧を変化した場合の第２の前段半導体増
幅器１０２の入力電力に対する利得、通過位相特性の実
験結果の一例を示す。実験結果より、第２の前段半導体
増幅器１０２では、ドレインバイアス電圧により入力電
力の増大にともない利得が増加、通過位相がほぼ一定の
特性とすることができ、ＦＥＴを用いた後段半導体増幅
器２４と逆の振幅特性を得ることができる。また、ドレ
インバイアス電圧の設定により、その特性を変化させる
ことができる。さらに、ドレイン側抵抗２９の抵抗値を
変化することによってもその特性を変化させることがで
きることも確認されている。従って、図３において、後
段半導体増幅器２４の入力電力に対する出力電力、通過
位相特性に応じて、第１のレベル調整用アッテネータ２
３の減衰量および第２の前段半導体増幅器１０２のドレ
インバイアス電圧およびドレイン側抵抗２９の抵抗を適
当に設定することにより、増幅器全体の振幅歪を小さく
することができる。なお、実施例２では、前段増幅器を
１段構成とする場合について説明したが、この発明はこ
れに限らず、前段増幅器を多段構成とする場合にも適用
できる。さらに、レベル調整用アッテネータ２３の減衰
量が零、つまりレベル調整用アッテネータ２３を使用し
ない場合にも適用できる。
【００１８】実施例３．図６はこの発明の低歪半導体増
幅器の構成を示す等価回路図である。図において、３３
はデュアルゲートＦＥＴ、３４は第１ゲート、３５は第
２ゲート、３６はドレイン、３７はソース、３８は入力
整合回路、３９は出力整合回路、１０３はデュアルゲー
トＦＥＴを用いた増幅器、４０は第２のレベル調整用ア
ッテネータである。２０１は第１の前段半導体増幅器１
０１とデュアルゲートＦＥＴを用いた増幅器１０３を組
み合わせた第３の前段半導体増幅器である。
幅器の構成を示す等価回路図である。図において、３３
はデュアルゲートＦＥＴ、３４は第１ゲート、３５は第
２ゲート、３６はドレイン、３７はソース、３８は入力
整合回路、３９は出力整合回路、１０３はデュアルゲー
トＦＥＴを用いた増幅器、４０は第２のレベル調整用ア
ッテネータである。２０１は第１の前段半導体増幅器１
０１とデュアルゲートＦＥＴを用いた増幅器１０３を組
み合わせた第３の前段半導体増幅器である。
【００１９】次に動作について説明する。図７にデュア
ルゲートＦＥＴを用いた増幅器１０３の入力電力に対す
る利得、通過位相特性の実験値の一例を示す。一般的に
デュアルゲートＦＥＴを用いた増幅器は入力電力の増加
にともない利得が低下、通過位相が一定の特性となる。
そこで、第１の前段半導体増幅器１０１とデュアルゲー
トＦＥＴを用いた増幅器１０３を第２のレベル調整用ア
ッテネータ４０を介して縦続接続し、それぞれのバイア
ス条件および第２のレベル調整用アッテネータ４０の減
衰量を調整することにより、第３の前段半導体増幅器２
０１の特性を、入力電力の増大にともない利得がほぼ一
定で、通過位相が遅れるようにすることができる。従っ
て、図６において、後段半導体増幅器２４の入力電力に
対する出力電力、通過位相特性に応じて、第１のレベル
調整用アッテネータ２３の減衰量および第３の前段半導
体増幅器２０１のバイアス条件を適当に設定することに
より、増幅器全体の位相歪を小さくすることができる。
なお、実施例３では、デュアルゲートＦＥＴを用いた増
幅器１０３を後段に、バイポーラトランジスタを用いた
第１の前段半導体増幅器１０１を前段に用いる場合につ
いて説明したが、この発明はこれに限らず、バイポーラ
トランジスタを用いた第１の前段半導体増幅器１０１を
後段、デュアルゲートＦＥＴを用いた増幅器１０３を前
段にする場合にも適用できる。
ルゲートＦＥＴを用いた増幅器１０３の入力電力に対す
る利得、通過位相特性の実験値の一例を示す。一般的に
デュアルゲートＦＥＴを用いた増幅器は入力電力の増加
にともない利得が低下、通過位相が一定の特性となる。
そこで、第１の前段半導体増幅器１０１とデュアルゲー
トＦＥＴを用いた増幅器１０３を第２のレベル調整用ア
ッテネータ４０を介して縦続接続し、それぞれのバイア
ス条件および第２のレベル調整用アッテネータ４０の減
衰量を調整することにより、第３の前段半導体増幅器２
０１の特性を、入力電力の増大にともない利得がほぼ一
定で、通過位相が遅れるようにすることができる。従っ
て、図６において、後段半導体増幅器２４の入力電力に
対する出力電力、通過位相特性に応じて、第１のレベル
調整用アッテネータ２３の減衰量および第３の前段半導
体増幅器２０１のバイアス条件を適当に設定することに
より、増幅器全体の位相歪を小さくすることができる。
なお、実施例３では、デュアルゲートＦＥＴを用いた増
幅器１０３を後段に、バイポーラトランジスタを用いた
第１の前段半導体増幅器１０１を前段に用いる場合につ
いて説明したが、この発明はこれに限らず、バイポーラ
トランジスタを用いた第１の前段半導体増幅器１０１を
後段、デュアルゲートＦＥＴを用いた増幅器１０３を前
段にする場合にも適用できる。
【００２０】実施例４．図８にこの発明の低歪半導体増
幅器の構成を示す等価回路図である。図において、４１
は第３のレベル調整用アッテネータ、３０１は第２の前
段半導体増幅器１０２と第３の前段半導体増幅器２０１
を第３のレベル調整用アッテネータ４１を介して縦続接
続した第４の前段半導体増幅器である。
幅器の構成を示す等価回路図である。図において、４１
は第３のレベル調整用アッテネータ、３０１は第２の前
段半導体増幅器１０２と第３の前段半導体増幅器２０１
を第３のレベル調整用アッテネータ４１を介して縦続接
続した第４の前段半導体増幅器である。
【００２１】次に動作について説明する。第２の前段半
導体増幅器１０２は、入力電力の増加にともない利得が
増加、通過位相はほぼ一定の特性であり、第２の前段半
導体増幅器２０１は、入力電力の増大にともない利得が
一定、通過位相が遅れる特性である。そこで、第２の前
段半導体増幅器１０２と第３の前段半導体増幅器２０１
を第３のレベル調整用アッテネータ４１を介して縦続接
続した第３の前段半導体増幅器３０１は、入力電力の増
大にともない利得が増加し、通過位相が遅れる特性とな
る。従って、図８において、後段半導体増幅器２４の入
力電力に対する出力電力、通過位相特性に応じて、第１
のレベル調整用アッテネータ２３の減衰量および第４の
前段半導体増幅器３０１のバイアス条件を適当に設定す
ることにより、増幅器全体の振幅歪、位相歪を小さくす
ることができる。なお、実施例４では、第２の前段半導
体増幅器１０２を前段に、第３の前段半導体増幅器２０
１を後段に用いる場合について説明したが、この発明は
これに限らず、第３の前段半導体増幅器２０１を前段、
第２の前段半導体増幅器１０２を後段にする場合にも適
用できる。
導体増幅器１０２は、入力電力の増加にともない利得が
増加、通過位相はほぼ一定の特性であり、第２の前段半
導体増幅器２０１は、入力電力の増大にともない利得が
一定、通過位相が遅れる特性である。そこで、第２の前
段半導体増幅器１０２と第３の前段半導体増幅器２０１
を第３のレベル調整用アッテネータ４１を介して縦続接
続した第３の前段半導体増幅器３０１は、入力電力の増
大にともない利得が増加し、通過位相が遅れる特性とな
る。従って、図８において、後段半導体増幅器２４の入
力電力に対する出力電力、通過位相特性に応じて、第１
のレベル調整用アッテネータ２３の減衰量および第４の
前段半導体増幅器３０１のバイアス条件を適当に設定す
ることにより、増幅器全体の振幅歪、位相歪を小さくす
ることができる。なお、実施例４では、第２の前段半導
体増幅器１０２を前段に、第３の前段半導体増幅器２０
１を後段に用いる場合について説明したが、この発明は
これに限らず、第３の前段半導体増幅器２０１を前段、
第２の前段半導体増幅器１０２を後段にする場合にも適
用できる。
【００２２】
【発明の効果】請求項１の低歪半導体増幅器において
は、多段増幅器の前段に入力電力に対する利得、通過位
相特性が後段と逆特性となる増幅器を用い、後段増幅器
で発生する振幅歪および位相歪を前段増幅器で補償する
ことにより、小型で高効率な低歪増幅器を実現すること
ができる。
は、多段増幅器の前段に入力電力に対する利得、通過位
相特性が後段と逆特性となる増幅器を用い、後段増幅器
で発生する振幅歪および位相歪を前段増幅器で補償する
ことにより、小型で高効率な低歪増幅器を実現すること
ができる。
【００２３】請求項２の低歪半導体増幅器においては、
多段増幅器の前段に入力電力に対する利得特性が後段と
逆特性となる増幅器を用い、後段増幅器で発生する振幅
歪を前段増幅器で補償することにより、小型で高効率な
低歪増幅器を実現することができる。
多段増幅器の前段に入力電力に対する利得特性が後段と
逆特性となる増幅器を用い、後段増幅器で発生する振幅
歪を前段増幅器で補償することにより、小型で高効率な
低歪増幅器を実現することができる。
【００２４】請求項３の低歪半導体増幅器においては、
多段増幅器の前段に入力電力に対する通過位相特性が後
段と逆特性となる増幅器を用い、後段増幅器で発生する
位相歪を前段増幅器で補償することにより、小型で高効
率な低歪増幅器を実現することができる。
多段増幅器の前段に入力電力に対する通過位相特性が後
段と逆特性となる増幅器を用い、後段増幅器で発生する
位相歪を前段増幅器で補償することにより、小型で高効
率な低歪増幅器を実現することができる。
【００２５】請求項４の低歪半導体増幅器においては、
多段増幅器の前段に入力電力に対する利得、通過位相特
性が後段と逆特性となる増幅器を用い、後段増幅器で発
生する振幅歪および位相歪を前段増幅器で補償すること
により、小型で高効率な低歪増幅器を実現することがで
きる。
多段増幅器の前段に入力電力に対する利得、通過位相特
性が後段と逆特性となる増幅器を用い、後段増幅器で発
生する振幅歪および位相歪を前段増幅器で補償すること
により、小型で高効率な低歪増幅器を実現することがで
きる。
【図１】この発明の実施例１による半導体増幅器の等価
回路図である。
回路図である。
【図２】第１の前段半導体増幅器の入力電力に対する利
得、通過位相特性実験値を示す図である。
得、通過位相特性実験値を示す図である。
【図３】この発明の実施例２による半導体増幅器の等価
回路図である。
回路図である。
【図４】ＦＥＴの静特性図である。
【図５】第２の前段半導体増幅器の入力電力に対する利
得、通過位相特性実験値を示す図である。
得、通過位相特性実験値を示す図である。
【図６】この発明の実施例３による半導体増幅器の等価
回路図である。
回路図である。
【図７】デュアルゲートＦＥＴを用いた増幅器の入力電
力に対する利得、通過位相特性実験値を示す図である。
力に対する利得、通過位相特性実験値を示す図である。
【図８】この発明の第４の実施例による半導体増幅器の
等価回路図である。
等価回路図である。
【図９】従来の低歪半導体増幅器の等価回路図である。
【図１０】後段ＦＥＴ増幅器の入力電力に対する出力電
力、通過位相特性を示す図である。
力、通過位相特性を示す図である。
【図１１】リニアライザの入力電力に対する出力電力、
通過位相特性を示す図である。
通過位相特性を示す図である。
１ 入力端子 ２ 出力端子 ３ 歪発生用増幅器 ４ 線形増幅器 ５ 第１の９０°ハイブリッド ６ 第２の９０°ハイブリッド ７ 第３の９０°ハイブリッド ８ 第４の９０°ハイブリッド ９ 第５の９０°ハイブリッド １０ 第６の９０°ハイブリッド １１ 第１の移相器 １２ 第２の移相器 １３ 第１の可変アッテネータ １４ 第２の可変アッテネータ １５ 第３の可変アッテネータ １６ 第４の可変アッテネータ １７ レベル調整用増幅器 １８ レベル調整用可変アッテネータ １９ 高出力増幅器 ２０ 入力整合回路 ２１ 出力整合回路 ２２ バイポーラトランジスタ ２３ 第１のレベル調整用アッテネータ ２４ ＦＥＴを用いた後段半導体増幅器 ２５ ＦＥＴ ２６ ゲート端子 ２７ ドレイン端子 ２８ ソース端子 ２９ ドレイン側抵抗 ３０ ドレインバイアス印加端子 ３１ 入力整合回路 ３２ 出力整合回路 ３３ デュアルゲートＦＥＴ ３４ 第１ゲート ３５ 第２ゲート ３６ ドレイン ３７ ソース ３８ 入力整合回路 ３９ 出力整合回路 ４０ 第２のレベル調整用アッテネータ ４１ 第３のレベル調整用アッテネータ １００ リニアライザ １０１ 第１の前段半導体増幅器 １０２ 第２の前段半導体増幅器 １０３ デュアルゲートＦＥＴを用いた増幅器 ２０１ 第３の前段半導体増幅器 ３０１ 第４の前段半導体増幅器
Claims (4)
- 【請求項１】 複数の半導体素子で構成される多段増幅
器において、前段増幅器をバイポーラトランジスタを用
いた増幅器の１段あるいは多段構成とし、後段増幅器を
ＦＥＴ増幅器の１段あるいは多段構成とし、前段増幅器
と後段増幅器を縦続接続し、前段増幅器のバイアス条件
を後段増幅器の振幅歪および位相歪を補償するように設
定したことを特徴とする低歪半導体増幅器。 - 【請求項２】 複数の半導体素子で構成される多段増幅
器において、前段増幅器をドレインバイアス電圧を直列
抵抗を介して印加するＦＥＴ増幅器の１段あるいは多段
構成とし、後段増幅器をＦＥＴ増幅器の１段あるいは多
段構成とし、前段増幅器と後段増幅器を縦続接続し、前
段増幅器のバイアス条件を後段増幅器の振幅歪を補償す
るように設定したことを特徴とする低歪半導体増幅器。 - 【請求項３】 複数の半導体素子で構成される多段増幅
器において、前段増幅器をバイポーラトランジスタを用
いた増幅器とデュアルゲートＦＥＴを用いた増幅器を縦
続接続することにより構成し、後段増幅器をＦＥＴを用
いた多段構成とし、前段増幅器と後段増幅器を縦続接続
し、前段増幅器のバイアス条件を後段増幅器の位相歪を
補償するように設定したことを特徴とする低歪半導体増
幅器。 - 【請求項４】 複数の半導体素子で構成される多段増幅
器において、前段増幅器をドレインバイアス電圧を直列
抵抗を介して印加するＦＥＴ増幅器とバイポーラトラン
ジスタを用いた増幅器とデュアルゲートＦＥＴを用いた
増幅器を縦続接続することにより構成し、後段増幅器を
ＦＥＴを用いた多段構成とし、前段増幅器と後段増幅器
を縦続接続し、前段増幅器のバイアス条件を後段増幅器
の振幅歪および位相歪を補償するように設定したことを
特徴とする低歪半導体増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22016492A JPH0669731A (ja) | 1992-08-19 | 1992-08-19 | 低歪半導体増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22016492A JPH0669731A (ja) | 1992-08-19 | 1992-08-19 | 低歪半導体増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669731A true JPH0669731A (ja) | 1994-03-11 |
Family
ID=16746892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22016492A Pending JPH0669731A (ja) | 1992-08-19 | 1992-08-19 | 低歪半導体増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669731A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19616803A1 (de) * | 1995-04-28 | 1996-10-31 | Mitsubishi Electric Corp | Verzerrungskompensationsschaltung |
| JP2001223539A (ja) * | 2000-02-08 | 2001-08-17 | Nec Corp | アクティブフィードフォワード型プレディストーションに基づく線形電力増幅器 |
| WO2002019518A1 (fr) * | 2000-08-28 | 2002-03-07 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur a plusieurs etages |
| EP1271765A2 (en) * | 2001-06-08 | 2003-01-02 | TRW Inc. | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers |
| WO2010007721A1 (ja) | 2008-07-15 | 2010-01-21 | 日本電気株式会社 | 電力増幅器、電力増幅器の非線形歪補正方法、無線通信装置 |
| JP2012060375A (ja) * | 2010-09-08 | 2012-03-22 | Nec Casio Mobile Communications Ltd | 携帯端末および位相偏差量調整方法 |
-
1992
- 1992-08-19 JP JP22016492A patent/JPH0669731A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19616803A1 (de) * | 1995-04-28 | 1996-10-31 | Mitsubishi Electric Corp | Verzerrungskompensationsschaltung |
| US5815038A (en) * | 1995-04-28 | 1998-09-29 | Mitsubishi Denki Kabushiki Kaisha | Distortion compensation circuit |
| JP2001223539A (ja) * | 2000-02-08 | 2001-08-17 | Nec Corp | アクティブフィードフォワード型プレディストーションに基づく線形電力増幅器 |
| WO2002019518A1 (fr) * | 2000-08-28 | 2002-03-07 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur a plusieurs etages |
| CN1302615C (zh) * | 2000-08-28 | 2007-02-28 | 三菱电机株式会社 | 多级放大器 |
| US6750724B1 (en) | 2000-08-28 | 2004-06-15 | Mitsubishi Denki Kabushiki Kaisha | Multistage amplifier |
| EP1271765A3 (en) * | 2001-06-08 | 2004-06-16 | Northrop Grumman Corporation | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers |
| US6864742B2 (en) | 2001-06-08 | 2005-03-08 | Northrop Grumman Corporation | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers |
| EP1271765A2 (en) * | 2001-06-08 | 2003-01-02 | TRW Inc. | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers |
| WO2010007721A1 (ja) | 2008-07-15 | 2010-01-21 | 日本電気株式会社 | 電力増幅器、電力増幅器の非線形歪補正方法、無線通信装置 |
| EP2302789A1 (en) * | 2008-07-15 | 2011-03-30 | NEC Corporation | Power amplifier, power amplifier nonlinear distortion correction method, and wireless communication device |
| EP2302789A4 (en) * | 2008-07-15 | 2012-01-25 | Nec Corp | POWER AMPLIFIER, METHOD FOR CORRECTING NONLINEAR DISTORTION IN THIS POWER AMPLIFIER AND WIRELESS COMMUNICATION DEVICE THEREFOR |
| US8395445B2 (en) | 2008-07-15 | 2013-03-12 | Nec Corporation | Power amplifier, non-linear distortion correcting method of power amplifier and radio communication device |
| JP2012060375A (ja) * | 2010-09-08 | 2012-03-22 | Nec Casio Mobile Communications Ltd | 携帯端末および位相偏差量調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744319B2 (en) | Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same | |
| US6028485A (en) | Power amplification apparatus and method therefor | |
| KR20020055473A (ko) | 저전력 저잡음 증폭기 | |
| JPH10261925A (ja) | 高周波増幅器 | |
| JP3131931B2 (ja) | 高周波高出力増幅装置 | |
| JP2000059148A (ja) | 電子回路、増幅器及び混合回路 | |
| US5889434A (en) | Microwave power amplifier | |
| JPH07193436A (ja) | 低い歪の演算増幅器 | |
| US20050128000A1 (en) | Ultra fast, low noise voltage feedback operational amplifier with dynamic biasing | |
| JP3836428B2 (ja) | 多段増幅器 | |
| JPH0669731A (ja) | 低歪半導体増幅器 | |
| US6087900A (en) | Parallel push-pull amplifier using complementary device | |
| JPS6313571B2 (ja) | ||
| WO2000002306A1 (fr) | Amplificateur de puissance | |
| US10447220B2 (en) | Variable gain amplifier | |
| JP3355883B2 (ja) | 歪み補償回路および低歪半導体増幅器 | |
| JP2701572B2 (ja) | 低雑音増幅器 | |
| US4853564A (en) | GaAs monolithic true logarithmic amplifier | |
| Choupan et al. | Millimeter-wave Power Amplifier with Linearization Technique in $0.18-\mu\mathrm {m} $ CMOS Process | |
| JPH07183735A (ja) | 半導体集積回路 | |
| JPH09199956A (ja) | 高周波電力増幅器 | |
| JPH09153745A (ja) | 半導体増幅回路 | |
| JP3393518B2 (ja) | モノリシック集積化低位相歪電力増幅器 | |
| CN116979906A (zh) | 通过使用交叉耦合组件的偏置控制使差分射频功率放大器线性化 | |
| JPS61281708A (ja) | 広帯域増幅回路 |