JP2011094991A - 任意波形発生器 - Google Patents

Abstract

【課題】本発明の目的は、ＤＵＴに至るまでの伝送路により生じる任意波形信号の損失を、わずかなコストで容易に低減することのできる、任意波形発生器を実現することである。
【解決手段】本発明は、任意波形信号を発生させる波形発生部と、この波形発生部の出力端に接続された出力抵抗とを備え、被試験対象デバイスに任意波形信号を出力する任意波形発生器において、前記被試験対象デバイスに至る伝送経路で生じる、周波数に応じた任意波形信号の振幅損失を補正する補正回路を備えることを特徴とする。
【選択図】図１

Description

本発明は、被試験対象に対して任意波形信号を出力する任意波形発生器に係り、特に被試験対象デバイスに至る伝送経路で生じる、周波数に応じた任意波形信号の振幅損失を補正するための改良に関するものである。

従来、ＩＣデバイスやメモリデバイス等の半導体デバイスである被試験対象（以下、ＤＵＴと称する）に対して機能確認等の試験を行う半導体試験装置は、ピンエレクトロニクス部を介してＤＵＴと接続され、ピンエレクトロニクス部内に設けられた任意波形発生器から任意波形信号を出力してＤＵＴへ入力する。

任意波形発生器１０により任意波形信号を発生させ伝送経路を介してＤＵＴに出力する構成の従来例を、図６を用いて説明する。
図６において、任意波形発生器１０は、ＤＡコンバータ２と、高速アンプ３と、出力抵抗４を有する。ＤＡコンバータ２は、デジタル値をアナログ電気信号に変換し出力する。高速アンプ３は、ＤＡコンバータ２の出力を増幅して出力する。出力抵抗４は、出力インピーダンス（当実施例では５０Ω）を有し、高速アンプ３の出力を任意波形発生器１０の出力端に出力する。
同軸ケーブル５は、自身の外部導体が接地され、任意波形発生器１０の出力端からの出力を入力する。
ＤＵＴボード６は、抵抗値５０Ωを有する終端抵抗７と、ＤＵＴ８とを有し、同軸ケーブル５からの出力を入力する。
終端抵抗７は一端が接地され、他端は同軸ケーブル５に接続されており、また、ＤＵＴ８も、同軸ケーブル５からの出力を入力する。

このような装置の動作を、図面を用いて説明する。
任意波形発生器１０のＤＡコンバータ２により発生したアナログ電気信号である任意波形信号は、任意波形発生器１０の高速アンプ３に入力され、増幅された任意波形信号として出力される。任意波形発生器１０の出力抵抗４は出力インピーダンスとして機能し、高速アンプ３から出力される任意波形信号を、任意波形発生器１０の出力端に出力する。
同軸ケーブル５は、任意波形発生器１０の出力端からの任意波形信号を入力する。
ＤＵＴボード６は同軸ケーブル５からの出力である任意波形信号を入力する。ＤＵＴボード６に入力された任意波形信号は、終端抵抗７によりインピーダンス整合がなされ、ＤＵＴ８に入力される。
特許文献１には、任意波形発生器の高速アンプ（ドライバ）が任意波形信号を出力し、その出力がＤＵＴへ至る装置の構成が記載されている。

特開２００９−５３００３号公報

しかしながら、このような装置では、高速アンプ３からＤＵＴ８に至るまでの伝送路により、任意波形信号の損失が発生するという課題があった。ここでの伝送路とは、同軸ケーブル５はもちろん、任意波形発生器１０の内部やＤＵＴボード６の内部のプリント基板等における経路も含まれる。伝送路による任意波形信号の損失は、一般に周波数が高くなるほど顕著であるが、比較的低い周波数で（１００ＫＨｚ〜１ＭＨｚ程度）の領域においても発生している。この周波数帯域（１００ＫＨｚ〜１ＭＨｚ程度）ではこれよりも高い周波領域に比べて損失が小さいが、例えば十分の数ｄＢ以下のような小さい損失でもセトリング時間（任意波形信号が最終値に対して許容誤差範囲の値に達するまでの時間）に影響を与えるので無視することができない。
伝送路を構成するプリント基板や同軸ケーブル５等に振幅損失の少ないものを使用することでも、任意波形信号の振幅損失は改善可能であるが、この改善がコストアップにつながるという課題があった。

そこで、本発明の目的は、任意波形発生器からＤＵＴに至るまでの伝送路により生じる任意波形信号の振幅損失を、わずかなコストで容易に低減することのできる、任意波形発生器を実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
任意波形信号を発生させる波形発生部と、この波形発生部の出力端に接続された出力抵抗とを備え、被試験対象デバイスに任意波形信号を出力する任意波形発生器において、
前記被試験対象デバイスに至る伝送経路で生じる、周波数に応じた任意波形信号の振幅損失を補正する補正回路を備えることを特徴とする。
請求項２記載の発明は、請求項１記載の発明であって、
前記補正回路は、直列に接続される抵抗器とコンデンサを備え、この直列に接続される抵抗器とコンデンサが、前記出力抵抗と並列接続された構成となっていることを特徴とする。
請求項３記載の発明は、請求項２記載の発明であって、
前記波形発生部、前記出力抵抗及びこの出力抵抗に並列接続された前記抵抗器と前記コンデンサとからなる回路部が複数段直列に接続されたことを特徴とする。
請求項４記載の発明は、請求項３記載の発明であって、
前記複数段の回路部に設けられた抵抗器とコンデンサの抵抗値と静電容量はそれぞれ異なることを特徴とする。

本発明によれば、波形発生部が任意波形信号を出力し、出力抵抗がこの出力を一端から入力し他端である出力端に出力し、一方、直列に接続された抵抗器とコンデンサが、波形発生部の出力を抵抗器の端から入力しコンデンサの端から出力抵抗の出力端へ出力する。被試験対象デバイスは、出力抵抗の出力端の出力を、同軸ケーブルを介して入力する。
そのため、任意波形発生器の出力抵抗と、抵抗器と、コンデンサと、によって、波形発生部から被試験対象デバイスに至る経路で生じる任意波形信号の振幅損失を補正する回路（振幅損失補正回路）が形成され、抵抗器の抵抗値とコンデンサの静電容量を適切に選択することにより、特定の周波領域の振幅損失を補正し、セトリング時間を短縮することができる。

本発明の第１の実施例を示した構成図である。 図１に示す装置における振幅の周波数特性等を示した図である。 図１に示す装置によって補正される振幅損失の周波数特性等を示した図である。 図１に示す装置により改善されるセトリング時間を説明する図である。 本発明の第２の実施例を示した構成図である。 従来の任意波形発生器を示した構成図である。

以下本発明を、図面を用いて詳細に説明する。図１は本発明の第１の実施例を示した構成図である。図６と比較すると抵抗器Ｒ１とコンデンサＣ１のみが追加される構成をとり、その他は図６と同一であるので、同一符号を付し、説明を省略する。

図１において、直列に接続された抵抗器Ｒ１とコンデンサＣ１が出力抵抗４と並列接続されている。つまり、抵抗器Ｒ１の端から高速アンプ３の出力を入力し、コンデンサＣ１の端から出力抵抗４の出力端に出力する。

このような装置の動作を、図面を用いて説明する。
任意波形発生器１０のＤＡコンバータ２により発生したアナログ電気信号である任意波形信号は、任意波形発生器１０の高速アンプ３に入力され、増幅された任意波形信号として出力される。任意波形発生器１０の出力抵抗４は出力インピーダンスとして機能し、高速アンプ３から出力された任意波形信号を入力し、任意波形発生器１０の出力端に出力する。
一方、直列に接続された抵抗器Ｒ１とコンデンサＣ１は、伝送経路において低い周波数帯で発生する任意波形信号の振幅損失を補正する目的で設けられており、抵抗器Ｒ１が高速アンプ３の出力を入力し、コンデンサＣ１が抵抗器Ｒ１の出力を入力し出力抵抗４の出力端に出力する。同軸ケーブル５は、任意波形発生器１０の出力端からの任意波形信号を入力する。
ＤＵＴボード６は同軸ケーブル５からの出力である任意波形信号を入力する。ＤＵＴボード６に入力された任意波形信号は、終端抵抗７によりインピーダンス整合がなされ、ＤＵＴ８に入力される。

ここで着目すべき点は、任意波形発生器１０の出力抵抗４と、抵抗器Ｒ１と、コンデンサＣ１と、ＤＵＴボード６の終端抵抗７と、によって、任意波形発生器１０の高速アンプ３の出力端からＤＵＴ８に至るまでの伝送路で生じる任意波形信号の振幅損失を補正する回路（振幅損失補正回路）が形成されることにある。
この振幅損失補正回路の伝達関数Ｇ（ｓ）は、抵抗器Ｒ１の抵抗値とコンデンサＣ１の静電容量をそれぞれＲ１、Ｃ１とすると、以下の式で表される。
G(s) = k ・(s + 2π fc1) / (s + 2π fc2)
k = 2・(50+R1) / (50+ 2・R1) [ 1 < k < 2 ]
fc1 = 1 / (2π (50+R1)・C1 )
fc2 = fc1・k
つまり、この振幅損失補正回路における抵抗値Ｒ１と静電容量Ｃ１を適切な値に設定することで、当該補正の効果が生じ始める周波数ｆｃ１と、振幅の補正量ｋ（すなわち高周波帯域でのゲイン）が決定される。
図２は、この伝達関数に基づいて求めた、任意波形発生器１０の高速アンプ３の出力端からＤＵＴ８に至るまでの伝送路で生じる任意波形信号の振幅損失の周波数特性について図示したものである。ａ１は、補正のない（振幅損失補正回路のない）場合、ａ２が補正のある（振幅損失補正回路のある）場合の周波数特性を示している。補正のある場合（ａ２）では、周波数ｆｃ１を超える周波数領域で１倍以上のゲインを持つ周波数特性となり、補正のない場合（ａ１）と比較して、特定周波数範囲において概ね逆の効果を有する。
この効果を利用して、抵抗値Ｒ１と静電容量Ｃ１を適切に選択することにより、特定周波数範囲において振幅損失を補正することが可能である。図３は本発明により補正される振幅損失の周波数特性等を示した図であり、ｂ１は振幅損失補正回路による補正のない場合、ｂ２は振幅損失補正回路による補正のある場合の周波数特性を示している。

このような補正を行った場合における、ＤＵＴの入力端での任意波形信号の過渡応答について図４により説明する。
図４の例では、任意波形発生器１０により、ステップ状の波形信号を発生させており、ｃ１は伝送路での損失がない場合の理想的な出力波形である。ｃ２は、補正のない場合の波形であり、振幅損失のため立ち上がり波形が鈍るのでセトリング時間が長いのに対し、ｃ３のように補正のある場合の波形では、振幅損失が少ないので波形の立ち上がり時の鈍りが改善され、セトリング時間を短縮することができる。

このように、高速アンプ３が任意波形信号を出力し、この出力を出力抵抗４が一端から入力し他端である出力端に出力し、一方、直列に接続された抵抗器Ｒ１とコンデンサＣ１が、高速アンプ３の出力を抵抗器Ｒ１の端から入力しコンデンサＣ１の端から出力抵抗４の出力端へ出力する。ＤＵＴ８は、出力抵抗４の出力端の出力を、同軸ケーブル５を介して入力する。
そのため、任意波形発生器１０の出力抵抗４と、抵抗器Ｒ１と、コンデンサＣ１と、によって、高速アンプ３からＤＵＴ８に至る経路で生じる任意波形信号の振幅損失を補正する回路（振幅損失補正回路）が形成され、抵抗値Ｒ１と静電容量Ｃ１を適切に選択することにより、特定の周波領域の振幅損失を補正し、セトリング時間を短縮することができる。
したがって、本装置では振幅損失の補正を、抵抗器とコンデンサのパッシブ部品２個の追加のみで実現しており、振幅損失の少ない高価なプリント基板や同軸ケーブルを使用するよりも安価に、振幅損失の補正を行うことができる。

次に第２の実施例について説明する。図５は本発明の第２の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し、説明を省略する。
図５において、任意波形発生回路９は、任意波形発生回路１の代わりに設けられ、ＤＡコンバータ２と高速アンプ回路９１と終端抵抗９２と高速アンプ回路９３を有する。
高速アンプ回路９１は、高速アンプ３と出力抵抗４と抵抗器Ｒ１とコンデンサＣ１とを有し、接続は図１と同様の構成となる。つまり、高速アンプ３がＤＡコンバータ２の出力を入力し、出力抵抗４が高速アンプ３の出力を入力し、一方、直列に接続された抵抗器Ｒ１とコンデンサＣ１とが出力抵抗４と並列に接続されており、抵抗器Ｒ１が高速アンプ３の出力を入力し、コンデンサＣ１が抵抗器Ｒ１の出力を入力し出力抵抗４の出力端に出力する。出力抵抗４の出力端は高速アンプ回路９１の出力端に接続されている。
一端が接地された終端抵抗（抵抗値５０Ω）の他端に、高速アンプ回路９１の出力端が、接続されている。
高速アンプ回路９３は、高速アンプ回路９１の抵抗器Ｒ１とコンデンサＣ１をそれぞれ抵抗器Ｒ２とコンデンサＣ２に代え、その他の構成は高速アンプ回路９１と同一の回路である。高速アンプ回路９３は、高速アンプ回路９１の出力を入力する。

このような装置の動作を、図面を用いて説明する。
高速アンプ回路９１および高速アンプ回路９３が、２段直列に連結し、その間に、終端抵抗９２が接続しているので、それぞれの段に振幅損失補正回路を設けることができ、振幅損失補正回路も２段になるため、図１の第１の実施例ように回路を１段で構成する場合よりも精度よく振幅補正することができ、セトリング時間がさらに改善され、過渡応答波形も理想的な出力波形に近づけることができる。

そして、図５では、高速アンプ回路９１と高速アンプ回路９３において、それぞれ異なる抵抗器Ｒ１と抵抗器Ｒ２、コンデンサＣ１とコンデンサＣ２としたが、高速アンプ回路９１と高速アンプ回路９３の両方において、同一の抵抗値Ｒ１、コンデンサＣ１を使用してもよい。

３ 高速アンプ
４ 出力抵抗
５ 同軸ケーブル
８ ＤＵＴ（被試験対象デバイス）
１０ 任意波形発生器
９１、９３ 高速アンプ回路
Ｒ１、Ｒ２ 抵抗器
Ｃ１、Ｃ２ コンデンサ

Claims (4)

1. 任意波形信号を発生させる波形発生部と、この波形発生部の出力端に接続された出力抵抗とを備え、被試験対象デバイスに任意波形信号を出力する任意波形発生器において、
   前記被試験対象デバイスに至る伝送経路で生じる、周波数に応じた任意波形信号の振幅損失を補正する補正回路を備えた任意波形発生器。
2. 前記補正回路は、直列に接続される抵抗器とコンデンサを備え、この直列に接続される抵抗器とコンデンサが、前記出力抵抗と並列接続された構成となっていることを特徴とする請求項１記載の任意波形発生器。
3. 前記波形発生部、前記出力抵抗及びこの出力抵抗に並列接続された前記抵抗器と前記コンデンサとからなる回路部が複数段直列に接続されたことを特徴とする請求項２記載の任意波形発生器。
4. 前記複数段の回路部に設けられた抵抗器とコンデンサの抵抗値と静電容量はそれぞれ異なることを特徴とする請求項３記載の任意波形発生器。

Images