JP2000101409A - ノイズ抑圧回路 - Google Patents
ノイズ抑圧回路Info
- Publication number
- JP2000101409A JP2000101409A JP10272760A JP27276098A JP2000101409A JP 2000101409 A JP2000101409 A JP 2000101409A JP 10272760 A JP10272760 A JP 10272760A JP 27276098 A JP27276098 A JP 27276098A JP 2000101409 A JP2000101409 A JP 2000101409A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- power supply
- component
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 複数の入力回路が存在する場合においても、
高調波電流を少なくしたオーバ／アンダシュート除去機
能を有するノイズ抑圧回路を得る。 【解決手段】 信号出力回路１にて生成されたパルス信
号は出力端子３より出力し、信号処理回路２の入力端子
４に入力する。入力パルス信号にオーバシュートあるい
はアンダシュートが重畳されている場合、オーバシュー
トが電源Ｖccを越えた場合は、その部分にてダイオード
Ｄ１に順方向の電流ｃが流れ出すが、このとき電源Ｖcc
へ流出する際にオーバシュート部の高周波電流を抵抗Ｒ
１によって熱に変化させ、電流抑制を行った後電源Ｖcc
へ逃がす。また、アンダシュートがアースＥ電位以下の
場合は、その部分にてダイオードＤ２に順方向の電流ｄ
がアースＥに流れる。
高調波電流を少なくしたオーバ／アンダシュート除去機
能を有するノイズ抑圧回路を得る。 【解決手段】 信号出力回路１にて生成されたパルス信
号は出力端子３より出力し、信号処理回路２の入力端子
４に入力する。入力パルス信号にオーバシュートあるい
はアンダシュートが重畳されている場合、オーバシュー
トが電源Ｖccを越えた場合は、その部分にてダイオード
Ｄ１に順方向の電流ｃが流れ出すが、このとき電源Ｖcc
へ流出する際にオーバシュート部の高周波電流を抵抗Ｒ
１によって熱に変化させ、電流抑制を行った後電源Ｖcc
へ逃がす。また、アンダシュートがアースＥ電位以下の
場合は、その部分にてダイオードＤ２に順方向の電流ｄ
がアースＥに流れる。
Description
【０００１】
【発明の属する技術分野】本発明はノイズ抑圧回路に関
し、特にバスラインを使用した短距離パルス信号伝送シ
ステムにおけるノイズ抑圧回路に関するものである。
し、特にバスラインを使用した短距離パルス信号伝送シ
ステムにおけるノイズ抑圧回路に関するものである。
【０００２】
【従来の技術】高周波信号を長距離伝送する場合は、信
号伝送線路の入力端及び出力端をその特性インピーダン
スにて正確に終端する。しかし、例えばパーソナルコン
ピュータシステムにおけるＳＣＳＩバスを使用して、パ
ーソナルコンピュータ本体と増設ハードディスク、ＯＣ
Ｒ等の周辺装置とを接続するような場合は、正確にバス
ラインを終端することは難しい（バスラインの特性イン
ピーダンスがはっきりしない、入力特性の異なる各種の
装置がバスラインに接続される）ため、伝送距離が短
く、反射も比較的少ないので簡易的な終端方法が用いら
れることが多い。
号伝送線路の入力端及び出力端をその特性インピーダン
スにて正確に終端する。しかし、例えばパーソナルコン
ピュータシステムにおけるＳＣＳＩバスを使用して、パ
ーソナルコンピュータ本体と増設ハードディスク、ＯＣ
Ｒ等の周辺装置とを接続するような場合は、正確にバス
ラインを終端することは難しい（バスラインの特性イン
ピーダンスがはっきりしない、入力特性の異なる各種の
装置がバスラインに接続される）ため、伝送距離が短
く、反射も比較的少ないので簡易的な終端方法が用いら
れることが多い。
【０００３】入力側のメモリーＩＣやレシーバＩＣなど
の分布負荷を、バスラインを介して高速バスドライバ
（出力側）により無終端にてドライブした場合、各々の
インピーダンスが整合されないため、高いクロック周波
数を持つ伝送パルス信号にはオーバシュートやアンダシ
ュート等の反射ノイズが発生して波形歪みが大きくな
り、誤動作を誘発す問題がある。
の分布負荷を、バスラインを介して高速バスドライバ
（出力側）により無終端にてドライブした場合、各々の
インピーダンスが整合されないため、高いクロック周波
数を持つ伝送パルス信号にはオーバシュートやアンダシ
ュート等の反射ノイズが発生して波形歪みが大きくな
り、誤動作を誘発す問題がある。
【０００４】この問題を解決するため、実開平５−４６
１２３号公報には、図４に示すような回路が提案されて
いる。図４を参照すると、クロック信号を出力する回路
１、信号を伝送する信号ライン５と電源Ｖcc間及び信号
ライン５とアース（接地；ＧＮＤ）Ｅ間に、それぞれ非
導通方向に接続されたダイオードＤ１，Ｄ２を有する。
また、出力回路１よりのクロック信号を入力する少なく
とも一個の入力回路２を有して構成されるパルス信号伝
送システムにおいて、出力回路１と入力回路２との間を
キャパシタＣを介して接続し、信号ライン５と電源Ｖcc
間及び信号ライン５とアースＥ間に、それぞれ抵抗器Ｒ
１，Ｒ２を接続して構成されるノイズ抑圧回路が提案さ
れている。
１２３号公報には、図４に示すような回路が提案されて
いる。図４を参照すると、クロック信号を出力する回路
１、信号を伝送する信号ライン５と電源Ｖcc間及び信号
ライン５とアース（接地；ＧＮＤ）Ｅ間に、それぞれ非
導通方向に接続されたダイオードＤ１，Ｄ２を有する。
また、出力回路１よりのクロック信号を入力する少なく
とも一個の入力回路２を有して構成されるパルス信号伝
送システムにおいて、出力回路１と入力回路２との間を
キャパシタＣを介して接続し、信号ライン５と電源Ｖcc
間及び信号ライン５とアースＥ間に、それぞれ抵抗器Ｒ
１，Ｒ２を接続して構成されるノイズ抑圧回路が提案さ
れている。
【０００５】すなわち、出力回路１にて生成されたクロ
ック信号は出力端子３より出力される。この信号はキャ
パシタＣを介して入力端子４より入力回路２に入力さ
れ、信号処理が行われる。入力端子４には、電源Ｖccと
の間に抵抗器Ｒ１、アースＥとの間に抵抗器Ｒ２がそれ
ぞれ接続され、入力端子４に適当な直流電圧を与え、ク
ロック信号に重畳されて入力されるオーバシュートある
いはアンダシュートを抑制し、入力回路に内蔵されたダ
イオードＤ１あるいはＤ２を通じて、電源Ｖccあるいは
アースＥに過大な高周（調）波電流が流れないようにす
る。
ック信号は出力端子３より出力される。この信号はキャ
パシタＣを介して入力端子４より入力回路２に入力さ
れ、信号処理が行われる。入力端子４には、電源Ｖccと
の間に抵抗器Ｒ１、アースＥとの間に抵抗器Ｒ２がそれ
ぞれ接続され、入力端子４に適当な直流電圧を与え、ク
ロック信号に重畳されて入力されるオーバシュートある
いはアンダシュートを抑制し、入力回路に内蔵されたダ
イオードＤ１あるいはＤ２を通じて、電源Ｖccあるいは
アースＥに過大な高周（調）波電流が流れないようにす
る。
【０００６】
【発明が解決しようとする課題】図４に示す実開平５−
４６１２３号公報記載の提案のように、信号ライン５と
電源Ｖcc間及び信号ライン５とアースＥ間に、それぞれ
抵抗器Ｒ１，Ｒ２を接続した分割抵抗による終端の場合
には、クロック信号の波形を抑圧するために、上下の抵
抗器Ｒ１，Ｒ２を介して直流電流が流れ続けるため、シ
ステムの消費電力が増加する問題がある。また、負荷イ
ンピーダンスが小さくなるため、出力回路１のクロック
信号を出力するドライバのドライブ能力を大きく取る必
要が生じる問題がある。
４６１２３号公報記載の提案のように、信号ライン５と
電源Ｖcc間及び信号ライン５とアースＥ間に、それぞれ
抵抗器Ｒ１，Ｒ２を接続した分割抵抗による終端の場合
には、クロック信号の波形を抑圧するために、上下の抵
抗器Ｒ１，Ｒ２を介して直流電流が流れ続けるため、シ
ステムの消費電力が増加する問題がある。また、負荷イ
ンピーダンスが小さくなるため、出力回路１のクロック
信号を出力するドライバのドライブ能力を大きく取る必
要が生じる問題がある。
【０００７】さらに、図４に示すような分散負荷構成に
よる複数の入力回路２を有する場合、クロック信号が複
雑な反射による波形歪みを起こし、負荷の入力端４にて
波形歪みが各々異なる形にて表れるため、すべてのクロ
ック信号の波形歪み（オーバ／アンダシュート）を完全
に抑圧することは難しく、分散負荷構成の場合の終端に
は不向きである。
よる複数の入力回路２を有する場合、クロック信号が複
雑な反射による波形歪みを起こし、負荷の入力端４にて
波形歪みが各々異なる形にて表れるため、すべてのクロ
ック信号の波形歪み（オーバ／アンダシュート）を完全
に抑圧することは難しく、分散負荷構成の場合の終端に
は不向きである。
【０００８】本発明の目的は、複数の入力回路が存在す
る場合においても、高調波電流を少なくしたオーバ／ア
ンダシュート除去機能を有するノイズ抑圧回路を提供す
ることである。
る場合においても、高調波電流を少なくしたオーバ／ア
ンダシュート除去機能を有するノイズ抑圧回路を提供す
ることである。
【０００９】
【課題を解決するための手段】本発明によれば、パルス
信号を信号出力回路からバスラインを介して信号処理回
路に接続するパルス信号伝送システムにおけるノイズ抑
圧回路であって、前記パルス信号のクリップをなすクリ
ップ素子と、このクリップ素子に直列に設けられた過電
流保護素子とを含むことを特徴とするノイズ抑圧回路が
得られる。
信号を信号出力回路からバスラインを介して信号処理回
路に接続するパルス信号伝送システムにおけるノイズ抑
圧回路であって、前記パルス信号のクリップをなすクリ
ップ素子と、このクリップ素子に直列に設けられた過電
流保護素子とを含むことを特徴とするノイズ抑圧回路が
得られる。
【００１０】そして、前記クリップ素子はダイオードで
あり、前記過電流保護素子は抵抗であることを特徴と
し、また前記ダイオードと前記抵抗との直列回路は、前
記バスラインと第一及び第二の電源との間に夫々挿入さ
れていることを特徴とする。更に、前記直列回路の抵抗
は共に等しい抵抗値に設定されていることを特徴とす
る。
あり、前記過電流保護素子は抵抗であることを特徴と
し、また前記ダイオードと前記抵抗との直列回路は、前
記バスラインと第一及び第二の電源との間に夫々挿入さ
れていることを特徴とする。更に、前記直列回路の抵抗
は共に等しい抵抗値に設定されていることを特徴とす
る。
【００１１】本発明の作用は次の通りである。パルス信
号を出力する出力回路と、出力パルス信号を信号（バ
ス）ラインを介して入力する入力回路にて構成されるパ
ルス信号伝送システムにおいて、信号ラインと電源及び
アース間にそれぞれクリップ用のダイオードと過電流保
護用の抵抗とを直列に接続した回路を設置する。出力回
路にて生成されたパルス信号にオーバシュートあるいは
アンダシュートが重畳されている際、オーバシュートが
第一の電源の電圧を越えた場合あるいはアンダシュート
が第二の電源である例えばアース電位以下となった場合
は、その部分にて抵抗及び直列に接続されたダイオード
に順方向電流が流れる。この時、それぞれ直列に接続さ
れた抵抗を介して高調波電流を熱に変化（吸収）させる
ことによって、高調波電流を抑制する。
号を出力する出力回路と、出力パルス信号を信号（バ
ス）ラインを介して入力する入力回路にて構成されるパ
ルス信号伝送システムにおいて、信号ラインと電源及び
アース間にそれぞれクリップ用のダイオードと過電流保
護用の抵抗とを直列に接続した回路を設置する。出力回
路にて生成されたパルス信号にオーバシュートあるいは
アンダシュートが重畳されている際、オーバシュートが
第一の電源の電圧を越えた場合あるいはアンダシュート
が第二の電源である例えばアース電位以下となった場合
は、その部分にて抵抗及び直列に接続されたダイオード
に順方向電流が流れる。この時、それぞれ直列に接続さ
れた抵抗を介して高調波電流を熱に変化（吸収）させる
ことによって、高調波電流を抑制する。
【００１２】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。図１は本発明の実施例の構成
を示す回路図であり、図４と同等部分は同一符号にて示
している。図１において、パルス信号を生成し出力する
信号出力回路１、パルス信号を入力し処理する信号処理
回路２、ＩＣ（半導体集積回路）等にて構成される信号
出力回路１の出力端子３が設けられている。また、信号
処理回路２の入力端子４、出力端子３と入力端子４間を
接続する、例えばツイストペアケーブル等にて構成され
るバスライン（信号ライン）５、信号ライン５と電源Ｖ
cc間に直列に接続して挿入されるダイオードＤ１、抵抗
１が設けられている。さらに、信号ライン５とアースＥ
間に直列に接続して挿入されるダイーオードＤ２、抵抗
Ｒ２とを有して構成される。
図面を参照して説明する。図１は本発明の実施例の構成
を示す回路図であり、図４と同等部分は同一符号にて示
している。図１において、パルス信号を生成し出力する
信号出力回路１、パルス信号を入力し処理する信号処理
回路２、ＩＣ（半導体集積回路）等にて構成される信号
出力回路１の出力端子３が設けられている。また、信号
処理回路２の入力端子４、出力端子３と入力端子４間を
接続する、例えばツイストペアケーブル等にて構成され
るバスライン（信号ライン）５、信号ライン５と電源Ｖ
cc間に直列に接続して挿入されるダイオードＤ１、抵抗
１が設けられている。さらに、信号ライン５とアースＥ
間に直列に接続して挿入されるダイーオードＤ２、抵抗
Ｒ２とを有して構成される。
【００１３】なお、ダイオードＤ１は信号ライン５から
電源Ｖccの方向（矢印ｃの方向）に、ダイオードＤ２は
アースＥから信号ライン５の方向（矢印ｄの方向）に順
（導通）方向接続する。抵抗Ｒ１，Ｒ２の設定値（合成
抵抗値）は信号ライン５の特性インピーダンスと整合さ
せる。
電源Ｖccの方向（矢印ｃの方向）に、ダイオードＤ２は
アースＥから信号ライン５の方向（矢印ｄの方向）に順
（導通）方向接続する。抵抗Ｒ１，Ｒ２の設定値（合成
抵抗値）は信号ライン５の特性インピーダンスと整合さ
せる。
【００１４】本発明の実施例の動作を説明する。図１に
おいて、信号出力回路１にて生成されたパルス信号は出
力端子３より出力し、信号処理回路２の入力端子４に入
力する。図２（ａ）に示すように、入力パルス信号にオ
ーバシュートａあるいはアンダシュートｂが重畳されて
いる場合、オーバシュートａが電源Ｖccを越えた場合に
は、その部分にてダイオードＤ１に順方向の電流ｃが流
れ出すこととなる。このとき、電源Ｖccへ流出する際に
オーバシュートａ部の高周（調）波電流を抵抗Ｒ１によ
って熱に変化させ、電流抑制を行った後電源Ｖccへ逃が
す。
おいて、信号出力回路１にて生成されたパルス信号は出
力端子３より出力し、信号処理回路２の入力端子４に入
力する。図２（ａ）に示すように、入力パルス信号にオ
ーバシュートａあるいはアンダシュートｂが重畳されて
いる場合、オーバシュートａが電源Ｖccを越えた場合に
は、その部分にてダイオードＤ１に順方向の電流ｃが流
れ出すこととなる。このとき、電源Ｖccへ流出する際に
オーバシュートａ部の高周（調）波電流を抵抗Ｒ１によ
って熱に変化させ、電流抑制を行った後電源Ｖccへ逃が
す。
【００１５】また、アンダシュートｂがアースＥ電位以
下の場合は、その部分にてダイオードＤ２に順方向の電
流ｄがアースＥに流れ込むこととなる。このとき、アン
ダシュートｂ部に重畳する高周（調）波電流を抵抗Ｒ２
によって熱に変化させ、電流抑制を行った後アースＥに
逃がす。
下の場合は、その部分にてダイオードＤ２に順方向の電
流ｄがアースＥに流れ込むこととなる。このとき、アン
ダシュートｂ部に重畳する高周（調）波電流を抵抗Ｒ２
によって熱に変化させ、電流抑制を行った後アースＥに
逃がす。
【００１６】このような制御により、信号処理回路２の
入力端子４に入力されるパルス信号は、図２（ｂ）に示
すように、オーバシュートａあるいはアンダシュートｂ
を抑えた（クリップした）波形が入力される。また、抵
抗Ｒ１，Ｒ２による電流抑制によって、電源Ｖcc及びア
ースＥへの高周（調）波電流の流出を減少させて、オー
バシュートあるいはアンダシュートの繰り返し周期（パ
ルス信号のクロック周期の倍数となる）に相応する周波
数の電磁波の発生を低減させる。
入力端子４に入力されるパルス信号は、図２（ｂ）に示
すように、オーバシュートａあるいはアンダシュートｂ
を抑えた（クリップした）波形が入力される。また、抵
抗Ｒ１，Ｒ２による電流抑制によって、電源Ｖcc及びア
ースＥへの高周（調）波電流の流出を減少させて、オー
バシュートあるいはアンダシュートの繰り返し周期（パ
ルス信号のクロック周期の倍数となる）に相応する周波
数の電磁波の発生を低減させる。
【００１７】さらに、図３に示すような分散負荷（複数
の信号処理回路２を設けた）の場合、抵抗Ｒ１，Ｒ２は
ダイオードＤ１，Ｄ２を介して電源Ｖccあるいはアース
Ｅに接続されているので、信号ライン５はダイオードＤ
１，Ｄ２が導通にならない期間はハイインピーダンスで
あって負荷が軽い。そのため、同一信号ライン５上に複
数の負荷（信号処理回路）２を接続する分散負荷方式に
最適な終端回路が実現できる。なお、ダイオードＤ１，
Ｄ２と抵抗Ｒ１，Ｒ２との接続順序を逆にしても効果は
同じである。
の信号処理回路２を設けた）の場合、抵抗Ｒ１，Ｒ２は
ダイオードＤ１，Ｄ２を介して電源Ｖccあるいはアース
Ｅに接続されているので、信号ライン５はダイオードＤ
１，Ｄ２が導通にならない期間はハイインピーダンスで
あって負荷が軽い。そのため、同一信号ライン５上に複
数の負荷（信号処理回路）２を接続する分散負荷方式に
最適な終端回路が実現できる。なお、ダイオードＤ１，
Ｄ２と抵抗Ｒ１，Ｒ２との接続順序を逆にしても効果は
同じである。
【００１８】
【発明の効果】以上説明したように本発明によれば、抵
抗をダイオードを介して信号処理回路の入力側に接続す
ることにより、信号ラインに対するインピーダンスを高
めることによって、ノイズ抑圧が可能となると共に、分
散負荷方式に最適な終端回路が実現できるという効果が
ある。
抗をダイオードを介して信号処理回路の入力側に接続す
ることにより、信号ラインに対するインピーダンスを高
めることによって、ノイズ抑圧が可能となると共に、分
散負荷方式に最適な終端回路が実現できるという効果が
ある。
【図１】本発明の実施例の回路図である。
【図２】本発明の実施例の波形説明図である。
【図３】本発明の実施例の分散負荷方式の場合の回路図
である。
である。
【図４】従来のパルス信号伝送システムの回路図であ
る。
る。
１ 信号出力回路 ２ 信号処理回路 Ｄ１，Ｄ２ ダイオード Ｒ１，Ｒ２ 抵抗
Claims (4)
- 【請求項１】 パルス信号を信号出力回路からバスライ
ンを介して信号処理回路に接続するパルス信号伝送シス
テムにおけるノイズ抑圧回路であって、前記パルス信号
のクリップをなすクリップ素子と、このクリップ素子に
直列に設けられた過電流保護素子とを含むことを特徴と
するノイズ抑圧回路。 - 【請求項２】 前記クリップ素子はダイオードであり、
前記過電流保護素子は抵抗であることを特徴とする請求
項１記載のノイズ抑圧回路。 - 【請求項３】 前記ダイオードと前記抵抗との直列回路
は、前記バスラインと第一及び第二の電源との間に夫々
挿入されていることを特徴とする請求項２記載のノイズ
抑圧回路。 - 【請求項４】 前記直列回路の抵抗は共に等しい抵抗値
に設定されていることを特徴とする請求項３記載のノイ
ズ抑圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10272760A JP2000101409A (ja) | 1998-09-28 | 1998-09-28 | ノイズ抑圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10272760A JP2000101409A (ja) | 1998-09-28 | 1998-09-28 | ノイズ抑圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000101409A true JP2000101409A (ja) | 2000-04-07 |
Family
ID=17518373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10272760A Pending JP2000101409A (ja) | 1998-09-28 | 1998-09-28 | ノイズ抑圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000101409A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007325812A (ja) * | 2006-06-09 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 誘導加熱式炊飯器 |
| JP2010200006A (ja) * | 2009-02-25 | 2010-09-09 | Denso Corp | 通信システム、及びノード |
| JP2010206267A (ja) * | 2009-02-27 | 2010-09-16 | Denso Corp | 通信システム、及びノード |
| US7915911B2 (en) | 2009-03-19 | 2011-03-29 | Fujitsu Semiconductor Limited | Input circuit and semiconductor integrated circuit |
| JP2013034200A (ja) * | 2011-07-18 | 2013-02-14 | Marvell Israel (Misl) Ltd | ジッタを低減する方法および装置 |
-
1998
- 1998-09-28 JP JP10272760A patent/JP2000101409A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007325812A (ja) * | 2006-06-09 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 誘導加熱式炊飯器 |
| JP2010200006A (ja) * | 2009-02-25 | 2010-09-09 | Denso Corp | 通信システム、及びノード |
| JP2010206267A (ja) * | 2009-02-27 | 2010-09-16 | Denso Corp | 通信システム、及びノード |
| JP4692656B2 (ja) * | 2009-02-27 | 2011-06-01 | 株式会社デンソー | 通信システム、及びノード |
| US7915911B2 (en) | 2009-03-19 | 2011-03-29 | Fujitsu Semiconductor Limited | Input circuit and semiconductor integrated circuit |
| JP2013034200A (ja) * | 2011-07-18 | 2013-02-14 | Marvell Israel (Misl) Ltd | ジッタを低減する方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2882266B2 (ja) | 信号伝送装置及び回路ブロック | |
| US5760601A (en) | Transmission line driver circuit for matching transmission line characteristic impedance | |
| US7567749B2 (en) | Motor control circuit | |
| JPH08288813A (ja) | 駆動装置及び駆動方法 | |
| CN111857221A (zh) | Cio模式下的快速响应高速转接驱动器通道加电 | |
| TWI551971B (zh) | 電源供應器之雜訊抑制電路、雜訊抑制方法及雜訊抑制系統 | |
| JPS62160819A (ja) | ドライバ回路 | |
| JP2000101409A (ja) | ノイズ抑圧回路 | |
| US6285236B1 (en) | Integrated circuit assembly having output pads with application specific characteristics | |
| JPH07302144A (ja) | インタフェース回路 | |
| US5939926A (en) | Integrated circuit output driver for differential transmission lines | |
| JP3368738B2 (ja) | 光送信器 | |
| JP3613206B2 (ja) | 半導体ｉｃの出力インピーダンス整合方式およびその整合方法 | |
| US6618786B1 (en) | Current-mode bus line driver having increased output impedance | |
| JP2871443B2 (ja) | インタフェース回路 | |
| JP3008873B2 (ja) | 信号伝送装置 | |
| JPH0661836A (ja) | 終端回路及び波形整形回路 | |
| JPH0697784A (ja) | パルス成形用構成ユニット | |
| Nemec | Circuit termination methodologies and their characteristics | |
| JP2897672B2 (ja) | 信号伝送回路 | |
| JPH03186020A (ja) | 終端回路 | |
| JPH0818583A (ja) | 伝送線路終端方法 | |
| JP2565083B2 (ja) | トライステートバスプルアップ回路 | |
| US5091659A (en) | Composite logic gate circuit with means to reduce voltage required by logic transistors from external source | |
| JP3024679B2 (ja) | レベル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050822 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |