JP3283806B2 - アンダシュート・オーバシュート防止回路 - Google Patents
アンダシュート・オーバシュート防止回路Info
- Publication number
- JP3283806B2 JP3283806B2 JP29539497A JP29539497A JP3283806B2 JP 3283806 B2 JP3283806 B2 JP 3283806B2 JP 29539497 A JP29539497 A JP 29539497A JP 29539497 A JP29539497 A JP 29539497A JP 3283806 B2 JP3283806 B2 JP 3283806B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input signal
- selector
- resistor
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
- H03K5/088—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はアンダシュート・オ
ーバシュート防止回路に関し、特に波形入力回路におけ
るノイズを除去するためのアンダシュート・オーバシュ
ート防止回路に関する。
ーバシュート防止回路に関し、特に波形入力回路におけ
るノイズを除去するためのアンダシュート・オーバシュ
ート防止回路に関する。
【０００２】
【従来の技術】一般に、クロストーク（ｃｒｏｓｓｔａ
ｌｋ）は、隣接する信号との浮遊結合によって生じる。
このクロストークは波形に対してノイズとして現れる。
このクロストークによるノイズの量は、波形のレベルや
オーバシュート・アンダシュートの量によって変化す
る。したがって、クロストークによるノイズを低減する
ためには、オーバシュート・アンダシュートを防止する
ことが必要となる。
ｌｋ）は、隣接する信号との浮遊結合によって生じる。
このクロストークは波形に対してノイズとして現れる。
このクロストークによるノイズの量は、波形のレベルや
オーバシュート・アンダシュートの量によって変化す
る。したがって、クロストークによるノイズを低減する
ためには、オーバシュート・アンダシュートを防止する
ことが必要となる。
【０００３】従来、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）では、波形入
力回路において、クランプダイオードのみによって、オ
ーバシュートやアンダシュートを防止しようとしてい
た。
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）では、波形入
力回路において、クランプダイオードのみによって、オ
ーバシュートやアンダシュートを防止しようとしてい
た。
【０００４】
【発明が解決しようとする課題】しかし、クランプダイ
オードを設ける上述した従来の回路では、入力波形のス
ルーレートを調整することができず、急峻な立上り波形
や立下り波形が入力されると、ＬＳＩ内部のリード線間
等にクロストークが生じるという欠点がある。
オードを設ける上述した従来の回路では、入力波形のス
ルーレートを調整することができず、急峻な立上り波形
や立下り波形が入力されると、ＬＳＩ内部のリード線間
等にクロストークが生じるという欠点がある。
【０００５】なお、特開平６―３５５８２号公報におい
ては、高速バスにおけるリンギングを問題としており、
上述した従来技術の欠点を解決することはできない。
ては、高速バスにおけるリンギングを問題としており、
上述した従来技術の欠点を解決することはできない。
【０００６】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は入力波形のス
ルーレートを調整し、急峻な波形が入力されても、遅延
時間を増加させることなく、ＬＳＩ内のリード線間にク
ロストークを生じさせることのないアンダシュート・オ
ーバシュート防止回路を提供することである。
るためになされたものであり、その目的は入力波形のス
ルーレートを調整し、急峻な波形が入力されても、遅延
時間を増加させることなく、ＬＳＩ内のリード線間にク
ロストークを生じさせることのないアンダシュート・オ
ーバシュート防止回路を提供することである。
【０００７】
【課題を解決するための手段】本発明によるアンダシュ
ート防止回路は、入力信号を反転して出力するインバー
タ回路と、このインバータ回路の出力を微分する微分回
路と、入力信号線に直列に接続され前記入力信号の波形
のアンダシュートを抑制する抵抗器と、前記微分回路の
微分出力が所定閾値を越えている期間内においてのみ前
記抵抗器を介して前記入力信号を送出するように前記入
力信号線の接続状態を切替える切替回路とを含むことを
特徴とする。
ート防止回路は、入力信号を反転して出力するインバー
タ回路と、このインバータ回路の出力を微分する微分回
路と、入力信号線に直列に接続され前記入力信号の波形
のアンダシュートを抑制する抵抗器と、前記微分回路の
微分出力が所定閾値を越えている期間内においてのみ前
記抵抗器を介して前記入力信号を送出するように前記入
力信号線の接続状態を切替える切替回路とを含むことを
特徴とする。
【０００８】本発明によるオーバシュート防止回路は、
入力信号をバッファリングして出力するバッファ回路
と、このバッファ回路の出力を微分する微分回路と、入
力信号線に直列に接続され前記入力信号の波形のオーバ
シュートを抑制する抵抗器と、前記微分回路の微分出力
が所定閾値を越えている期間内においてのみ前記抵抗器
を介して前記入力信号を送出するように前記入力信号線
の接続状態を切替える切替回路とを含むことを特徴とす
る。
入力信号をバッファリングして出力するバッファ回路
と、このバッファ回路の出力を微分する微分回路と、入
力信号線に直列に接続され前記入力信号の波形のオーバ
シュートを抑制する抵抗器と、前記微分回路の微分出力
が所定閾値を越えている期間内においてのみ前記抵抗器
を介して前記入力信号を送出するように前記入力信号線
の接続状態を切替える切替回路とを含むことを特徴とす
る。
【０００９】要するに本回路では、アンダシュート及び
オーバシュートを防止し、しかも波形のスレッショルド
レベル（閾値）までの時間は変化しないので、遅延時間
が増加することなく、クロストークノイズを発生しにく
くすることができるのである。
オーバシュートを防止し、しかも波形のスレッショルド
レベル（閾値）までの時間は変化しないので、遅延時間
が増加することなく、クロストークノイズを発生しにく
くすることができるのである。
【００１０】
【発明の実施の形態】次に、本発明の実施の一形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１１】図１は本発明によるアンダシュート・オー
バシュート防止回路の実施の一形態を示すブロック図で
ある。同図において、入力端子１００はセレクタ１の端
子１１に接続され、セレクタ１の端子１２はセレクタ２
の端子２２と接続されている。
バシュート防止回路の実施の一形態を示すブロック図で
ある。同図において、入力端子１００はセレクタ１の端
子１１に接続され、セレクタ１の端子１２はセレクタ２
の端子２２と接続されている。
【００１２】セレクタ１の端子１３は抵抗器２０の端子
２０１と接続され、抵抗器２０の端子２０２はセレクタ
２の端子２３と接続されている。セレクタ２の端子２１
はセレクタ３の端子３１に接続され、セレクタ３の端子
３２はセレクタ４の端子４２に接続されている。
２０１と接続され、抵抗器２０の端子２０２はセレクタ
２の端子２３と接続されている。セレクタ２の端子２１
はセレクタ３の端子３１に接続され、セレクタ３の端子
３２はセレクタ４の端子４２に接続されている。
【００１３】セレクタ３の端子３３は抵抗器１０の端子
１０１と接続され、抵抗器１０の端子１０２はセレクタ
４の端子４３と接続されている。
１０１と接続され、抵抗器１０の端子１０２はセレクタ
４の端子４３と接続されている。
【００１４】セレクタ４の端子４１は波形入力部２００
とバッファ回路ＢＵＦの入力部とインバータ回路ＩＮＶ
の入力部と接続されている。
とバッファ回路ＢＵＦの入力部とインバータ回路ＩＮＶ
の入力部と接続されている。
【００１５】バッファ回路ＢＵＦの出力部は微分回路１
２の入力部と接続され、微分回路１２の出力部はプルダ
ウン抵抗４０の一方の端子と接続されている。微分回路
１２の出力はセレクタ１のセレクタ信号ＳＥＬ１及びセ
レクタ２のセレクタ信号ＳＥＬ２となる。プルダウン抵
抗４０の他方の端子はＧＮＤに接続されている。
２の入力部と接続され、微分回路１２の出力部はプルダ
ウン抵抗４０の一方の端子と接続されている。微分回路
１２の出力はセレクタ１のセレクタ信号ＳＥＬ１及びセ
レクタ２のセレクタ信号ＳＥＬ２となる。プルダウン抵
抗４０の他方の端子はＧＮＤに接続されている。
【００１６】インバータ回路ＩＮＶの出力部は微分回路
１１の入力部と接続され、微分回路１１の出力部はプル
ダウン抵抗３０の一方の端子と接続されている。微分回
路１１の出力は、セレクタ３のセレクタ信号ＳＥＬ３及
びセレクタ４のセレクタ信号ＳＥＬ４となる。プルダウ
ン抵抗３０の他方の端子はＧＮＤに接続されている。
１１の入力部と接続され、微分回路１１の出力部はプル
ダウン抵抗３０の一方の端子と接続されている。微分回
路１１の出力は、セレクタ３のセレクタ信号ＳＥＬ３及
びセレクタ４のセレクタ信号ＳＥＬ４となる。プルダウ
ン抵抗３０の他方の端子はＧＮＤに接続されている。
【００１７】ここで、セレクタ１〜４による遅延時間を
Ｔｓ，バッファ回路のゲート遅延時間をＴｂ，インバー
タ回路のゲート遅延時間をＴｉ，微分回路の内部遅延時
間をＴｄ，バッファ回路ＢＵＦ，インバータ回路ＩＮＶ
及びセレクタ信号ＳＥＬ１〜ＳＥＬ４のスレッショルド
電圧値をＶｔとする。このとき、入力端子に図２（ａ）
に示されているような、オーバシュートが大きい波形が
入力されるものとする。
Ｔｓ，バッファ回路のゲート遅延時間をＴｂ，インバー
タ回路のゲート遅延時間をＴｉ，微分回路の内部遅延時
間をＴｄ，バッファ回路ＢＵＦ，インバータ回路ＩＮＶ
及びセレクタ信号ＳＥＬ１〜ＳＥＬ４のスレッショルド
電圧値をＶｔとする。このとき、入力端子に図２（ａ）
に示されているような、オーバシュートが大きい波形が
入力されるものとする。
【００１８】そのとき、微分回路１１の出力部がプルダ
ウン抵抗３０によってＧＮＤに接続されローレベル状態
となっており、微分回路１２の出力部がプルダウン抵抗
４０によってＧＮＤに接続されローレベル状態となって
いるものとする。すると、セレクタ１のセレクタ信号Ｓ
ＥＬ１，セレクタ２のセレクタ信号ＳＥＬ２，セレクタ
３のセレクタ信号ＳＥＬ３及びセレクタ４のセレクタ信
号ＳＥＬ４が全てローレベル状態となる。このとき、セ
レクタ１の端子１１における波形は、セレクタ１におい
て端子１２を通過し、セレクタ２においては端子２２と
端子２１を通過する。そして、セレクタ３においては端
子３１と端子３２を通過し、セレクタ４においては端子
４２と端子４１を通過する。このため、波形入力部２０
０，バッファ回路ＢＵＦの入力部及びインバータ回路Ｉ
ＮＶの入力部には、図２（ｂ）に示されているような波
形となって入力される。
ウン抵抗３０によってＧＮＤに接続されローレベル状態
となっており、微分回路１２の出力部がプルダウン抵抗
４０によってＧＮＤに接続されローレベル状態となって
いるものとする。すると、セレクタ１のセレクタ信号Ｓ
ＥＬ１，セレクタ２のセレクタ信号ＳＥＬ２，セレクタ
３のセレクタ信号ＳＥＬ３及びセレクタ４のセレクタ信
号ＳＥＬ４が全てローレベル状態となる。このとき、セ
レクタ１の端子１１における波形は、セレクタ１におい
て端子１２を通過し、セレクタ２においては端子２２と
端子２１を通過する。そして、セレクタ３においては端
子３１と端子３２を通過し、セレクタ４においては端子
４２と端子４１を通過する。このため、波形入力部２０
０，バッファ回路ＢＵＦの入力部及びインバータ回路Ｉ
ＮＶの入力部には、図２（ｂ）に示されているような波
形となって入力される。
【００１９】そこで、バッファ回路ＢＵＦの出力部にお
いて出力される波形は、微分回路１２の入力部に入力さ
れ、図２（ｃ）に示されているような波形となる。ま
た、インバータ回路ＩＮＶの出力部において出力される
波形は、微分回路１１の入力部に入力され、図２（ｄ）
に示されているような波形となる。
いて出力される波形は、微分回路１２の入力部に入力さ
れ、図２（ｃ）に示されているような波形となる。ま
た、インバータ回路ＩＮＶの出力部において出力される
波形は、微分回路１１の入力部に入力され、図２（ｄ）
に示されているような波形となる。
【００２０】このとき、微分回路１１の出力部における
波形は図２（ｅ）に示されているようになり、これがセ
レクタ３のセレクタ信号ＳＥＬ３とセレクタ４のセレク
タ信号ＳＥＬ４として入力される。この場合、スレッシ
ョルド電圧値Ｖｔを越えないので、セレクタ３及びセレ
クタ４の選択状態は変わらない。
波形は図２（ｅ）に示されているようになり、これがセ
レクタ３のセレクタ信号ＳＥＬ３とセレクタ４のセレク
タ信号ＳＥＬ４として入力される。この場合、スレッシ
ョルド電圧値Ｖｔを越えないので、セレクタ３及びセレ
クタ４の選択状態は変わらない。
【００２１】また、微分回路１２の出力部における波形
は図２（ｆ）に示されているようになり、これがセレク
タ１のセレクタ信号ＳＥＬ１とセレクタ２のセレクタ信
号ＳＥＬ２として入力される。この場合、スレッショル
ド電圧値Ｖｔを越えるので、その越えている間の時間Ｔ
ｄｓだけ、セレクタ１においては端子１２から端子１３
に選択状態が切替わり、セレクタ２においては端子２２
から端子２３に選択状態が切替わることになる。
は図２（ｆ）に示されているようになり、これがセレク
タ１のセレクタ信号ＳＥＬ１とセレクタ２のセレクタ信
号ＳＥＬ２として入力される。この場合、スレッショル
ド電圧値Ｖｔを越えるので、その越えている間の時間Ｔ
ｄｓだけ、セレクタ１においては端子１２から端子１３
に選択状態が切替わり、セレクタ２においては端子２２
から端子２３に選択状態が切替わることになる。
【００２２】このとき、セレクタ１を通過した波形がセ
レクタ２に入力されるまでの間の、セレクタ１の端子１
３とセレクタ２の端子２３が選択されている間、抵抗器
２０によって、波形がなまり、波形入力部２００には、
クロストークノイズを発生させにくい波形が入力される
ことになる。
レクタ２に入力されるまでの間の、セレクタ１の端子１
３とセレクタ２の端子２３が選択されている間、抵抗器
２０によって、波形がなまり、波形入力部２００には、
クロストークノイズを発生させにくい波形が入力される
ことになる。
【００２３】また、アンダシュートが大きい立下り波形
が入力端子に入力されるときも上記と同様に波形の立下
り時間が緩和される。よって、波形入力部２００には、
クロストークノイズを発生させにくい波形が入力される
ことになる。
が入力端子に入力されるときも上記と同様に波形の立下
り時間が緩和される。よって、波形入力部２００には、
クロストークノイズを発生させにくい波形が入力される
ことになる。
【００２４】ところで、図１中の微分回路１１，１２
は、例えば図３に示されているように、入力部と出力部
との間の信号線に直列接続されたコンデンサＣと、その
信号線とグランドとの間に接続された抵抗器Ｒとから構
成されるるものとする。かかる構成により、周知の微分
回路が構成でき、時定数を適切に選定すれば、図２
（ｅ）及び（ｆ）の波形を得ることができる。
は、例えば図３に示されているように、入力部と出力部
との間の信号線に直列接続されたコンデンサＣと、その
信号線とグランドとの間に接続された抵抗器Ｒとから構
成されるるものとする。かかる構成により、周知の微分
回路が構成でき、時定数を適切に選定すれば、図２
（ｅ）及び（ｆ）の波形を得ることができる。
【００２５】なお、バッファ回路ＢＵＦ，微分回路１
２，セレクタ１及び２並びに抵抗器２０のみを設けれ
ば、少なくともオーバシュートを防止できることは明ら
かである。また、インバータ回路ＩＮＶ，微分回路１
１，セレクタ３及び４並びに抵抗器１０のみを設けれ
ば、少なくともアンダシュートを防止できることは明ら
かである。
２，セレクタ１及び２並びに抵抗器２０のみを設けれ
ば、少なくともオーバシュートを防止できることは明ら
かである。また、インバータ回路ＩＮＶ，微分回路１
１，セレクタ３及び４並びに抵抗器１０のみを設けれ
ば、少なくともアンダシュートを防止できることは明ら
かである。
【００２６】以上は、ＬＳＩにおけるアンダシュート・
オーバシュート防止回路について説明したが、ＬＳＩ以
外におけるアンダシュートやオーバシュートを防止する
場合においても本回路を利用できることは明らかであ
る。
オーバシュート防止回路について説明したが、ＬＳＩ以
外におけるアンダシュートやオーバシュートを防止する
場合においても本回路を利用できることは明らかであ
る。
【００２７】請求項の記載に関連して本発明は更に次の
態様をとりうる。
態様をとりうる。
【００２８】（１）請求項１〜３のいずれかに記載のア
ンダシュート防止回路と、請求項４〜６のいずれかに記
載のオーバシュート防止回路とを含むことを特徴とする
アンダシュート・オーバシュート防止回路。
ンダシュート防止回路と、請求項４〜６のいずれかに記
載のオーバシュート防止回路とを含むことを特徴とする
アンダシュート・オーバシュート防止回路。
【００２９】（２）前記微分回路は、前記インバータ回
路の出力信号線に直列接続されたコンデンサと、該出力
信号とグランドとの間に接続された抵抗器とを含むこと
を特徴とする請求項１〜３のいずれかに記載のアンダシ
ュート防止回路。
路の出力信号線に直列接続されたコンデンサと、該出力
信号とグランドとの間に接続された抵抗器とを含むこと
を特徴とする請求項１〜３のいずれかに記載のアンダシ
ュート防止回路。
【００３０】（３）前記微分回路は、前記バッファ回路
の出力信号線に直列接続されたコンデンサと、該出力信
号とグランドとの間に接続された抵抗器とを含むことを
特徴とする請求項４〜６のいずれかに記載のオーバシュ
ート防止回路。
の出力信号線に直列接続されたコンデンサと、該出力信
号とグランドとの間に接続された抵抗器とを含むことを
特徴とする請求項４〜６のいずれかに記載のオーバシュ
ート防止回路。
【００３１】
【発明の効果】以上説明したように本発明は、波形のス
レッショルドレベルまでの時間を変化させずに、アンダ
シュート及びオーバシュートを防止することにより、遅
延時間を増加させることなく、クロストークノイズを発
生しにくくすることができるという効果がある。
レッショルドレベルまでの時間を変化させずに、アンダ
シュート及びオーバシュートを防止することにより、遅
延時間を増加させることなく、クロストークノイズを発
生しにくくすることができるという効果がある。
【図１】本発明の実施の一形態によるアンダシュート・
オーバシュート防止回路の構成を示すブロック図であ
る。
オーバシュート防止回路の構成を示すブロック図であ
る。
【図２】（ａ）〜（ｆ）は、図１のアンダシュート・オ
ーバシュート防止回路の各部の動作を示す波形図であ
る。
ーバシュート防止回路の各部の動作を示す波形図であ
る。
【図３】図１中の微分回路の内部構成例を示す図であ
る。
る。
１〜４ セレクタ １０，２０，３０，４０ 抵抗器 １１，１２ 微分回路 ＢＵＦ バッファ回路 ＩＮＶ インバータ回路
Claims (4)
- 【請求項１】 入力信号を反転して出力するインバータ
回路と、 このインバータ回路の出力を微分する微分回路と、 入力信号線に直列に接続され前記入力信号の波形のアン
ダシュートを抑制する抵抗器と、 前記微分回路の微分出力が所定閾値を越えている期間内
においてのみ前記抵抗器を介して前記入力信号を送出す
るように前記入力信号線の接続状態を切替える切替回路
とを含むことを特徴とするアンダシュート防止回路。 - 【請求項２】 前記切替回路は、前記微分出力のレベル
に応じて、前記抵抗器を前記入力信号線に電気的に接続
する接続状態と該抵抗器を前記入力信号線に電気的に接
続しない未接続状態とのいずれか一方の状態にするセレ
クタであることを特徴とする請求項１記載のアンダシュ
ート防止回路。 - 【請求項３】 入力信号をバッファリングして出力する
バッファ回路と、 このバッファ回路の出力を微分する微分回路と、 入力信号線に直列に接続され前記入力信号の波形のオー
バシュートを抑制する抵抗器と、 前記微分回路の微分出力が所定閾値を越えている期間内
においてのみ前記抵抗器を介して前記入力信号を送出す
るように前記入力信号線の接続状態を切替える切替回路
とを含むことを特徴とするオーバシュート防止回路。 - 【請求項４】 前記切替回路は、前記微分出力のレベル
に応じて、前記抵抗器を前記入力信号線に電気的に接続
する接続状態と該抵抗器を前記入力信号線に電気的に接
続しない未接続状態とのいずれか一方の状態にするセレ
クタであることを特徴とする請求項３記載のオーバシュ
ート防止回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29539497A JP3283806B2 (ja) | 1997-10-28 | 1997-10-28 | アンダシュート・オーバシュート防止回路 |
| US09/177,968 US6215347B1 (en) | 1997-10-28 | 1998-10-26 | Undershoot/overshoot protecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29539497A JP3283806B2 (ja) | 1997-10-28 | 1997-10-28 | アンダシュート・オーバシュート防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11136106A JPH11136106A (ja) | 1999-05-21 |
| JP3283806B2 true JP3283806B2 (ja) | 2002-05-20 |
Family
ID=17820056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29539497A Expired - Fee Related JP3283806B2 (ja) | 1997-10-28 | 1997-10-28 | アンダシュート・オーバシュート防止回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6215347B1 (ja) |
| JP (1) | JP3283806B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000134089A (ja) * | 1998-10-28 | 2000-05-12 | Nec Corp | オーバーシュート・アンダーシュート防止装置並びに半導体装置及びオーバーシュート・アンダーシュート防止方法 |
| BR0108142B1 (pt) * | 2000-02-11 | 2009-01-13 | aparelho para tratamento controlado da impotência. | |
| US6766581B2 (en) * | 2001-05-16 | 2004-07-27 | Greenlee Textron Inc. | Cable cutter/crimper mechanism |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203122A (en) | 1981-06-10 | 1982-12-13 | Toshiba Corp | Bus controlling system |
| US4532475A (en) * | 1983-03-09 | 1985-07-30 | Victor Company Of Japan, Limited | Impulse noise reduction by linear interpolation having a deemphasis characteristic |
| JPH0635582A (ja) | 1992-07-21 | 1994-02-10 | Nec Corp | 高速バス |
| JPH07334281A (ja) | 1994-06-07 | 1995-12-22 | Juki Corp | Ｓｃｓｉ接続装置 |
| JP3707212B2 (ja) * | 1997-09-19 | 2005-10-19 | ソニー株式会社 | パルス出力回路 |
-
1997
- 1997-10-28 JP JP29539497A patent/JP3283806B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-26 US US09/177,968 patent/US6215347B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11136106A (ja) | 1999-05-21 |
| US6215347B1 (en) | 2001-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5559447A (en) | Output buffer with variable output impedance | |
| US6980021B1 (en) | Output buffer with time varying source impedance for driving capacitively-terminated transmission lines | |
| EP0664612B1 (en) | Noise filter | |
| US5049763A (en) | Anti-noise circuits | |
| US5539337A (en) | Clock noise filter for integrated circuits | |
| US5113098A (en) | Glitch remover circuit for transmission links | |
| US5233238A (en) | High power buffer with increased current stability | |
| US11558044B2 (en) | Robust noise immune, low-skew, pulse width retainable glitch-filter | |
| US5324999A (en) | Input buffer with compensated low-pass filter network | |
| US6278310B1 (en) | Semiconductor buffer circuit with a transition delay circuit | |
| JPH04355512A (ja) | 遅延補償回路 | |
| JP2590758B2 (ja) | バスドライバ | |
| US4761572A (en) | Semiconductor large scale integrated circuit with noise cut circuit | |
| JP3283806B2 (ja) | アンダシュート・オーバシュート防止回路 | |
| US6909307B2 (en) | Bidirectional bus driver and bidirectional bus circuit | |
| JPH0823267A (ja) | 入出力バッファ | |
| JPH05335928A (ja) | 集積回路用信号線パルス向上回路 | |
| US5698991A (en) | Bus driver | |
| JP3175683B2 (ja) | 出力バッファ回路 | |
| US20060097760A1 (en) | Differential signal generating circuit, differential signal transmitting circuit and differential signal transceiver system | |
| KR100522559B1 (ko) | 글리치를 억제하기 위한 필터 장치를 갖는 디지털 회로 | |
| JP4454013B2 (ja) | 差動出力回路 | |
| KR19980083401A (ko) | 반도체 장치의 입/출력 버퍼 | |
| JP3180697B2 (ja) | アンダーシュートオーバーシュート防止回路 | |
| KR0179913B1 (ko) | 출력 인에이블 신호 발생 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |