JP2000134089A - オーバーシュート・アンダーシュート防止装置並びに半導体装置及びオーバーシュート・アンダーシュート防止方法 - Google Patents
オーバーシュート・アンダーシュート防止装置並びに半導体装置及びオーバーシュート・アンダーシュート防止方法Info
- Publication number
- JP2000134089A JP2000134089A JP10321352A JP32135298A JP2000134089A JP 2000134089 A JP2000134089 A JP 2000134089A JP 10321352 A JP10321352 A JP 10321352A JP 32135298 A JP32135298 A JP 32135298A JP 2000134089 A JP2000134089 A JP 2000134089A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- overshoot
- undershoot
- signal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 本発明は、伝送路の接続において、オーバー
シュートを防ぐ回路はアンダーシュートに弱く、アンダ
ーシュートを防ぐ回路はオーバーシュートに弱いという
問題点を解決することを課題とする。 【解決手段】 波形信号の電位がオーバーシュート判定
電位ＶREF1以上となるときにオーバーシュート判定電位
ＶREF1以上となる部分の波形信号を選別し、オーバーシ
ュート波形の継続する時間に応じて、波形信号のオーバ
ーシュート成分を減衰させて出力するオーバーシュート
整形装置と、波形信号の電位がアンダーシュート判定電
位ＶREF2以下となるときにアンダーシュート判定電位Ｖ
REF2以下となる部分の波形信号を選別し、アンダーシュ
ート波形の継続する時間に応じて、波形信号のアンダー
シュート成分を減衰させて整形波形として出力するアン
ダーシュート整形装置を備える。
シュートを防ぐ回路はアンダーシュートに弱く、アンダ
ーシュートを防ぐ回路はオーバーシュートに弱いという
問題点を解決することを課題とする。 【解決手段】 波形信号の電位がオーバーシュート判定
電位ＶREF1以上となるときにオーバーシュート判定電位
ＶREF1以上となる部分の波形信号を選別し、オーバーシ
ュート波形の継続する時間に応じて、波形信号のオーバ
ーシュート成分を減衰させて出力するオーバーシュート
整形装置と、波形信号の電位がアンダーシュート判定電
位ＶREF2以下となるときにアンダーシュート判定電位Ｖ
REF2以下となる部分の波形信号を選別し、アンダーシュ
ート波形の継続する時間に応じて、波形信号のアンダー
シュート成分を減衰させて整形波形として出力するアン
ダーシュート整形装置を備える。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、信号のオーバーシ
ュート、アンダーシュート防止技術に関し、特に、入力
される波形信号からオーバーシュート及びアンダーシュ
ートを減衰させて整形波形として出力するオーバーシュ
ート・アンダーシュート防止装置並びに半導体装置及び
オーバーシュート・アンダーシュート防止方法に関す
る。
ュート、アンダーシュート防止技術に関し、特に、入力
される波形信号からオーバーシュート及びアンダーシュ
ートを減衰させて整形波形として出力するオーバーシュ
ート・アンダーシュート防止装置並びに半導体装置及び
オーバーシュート・アンダーシュート防止方法に関す
る。
【０００２】
【従来の技術】この種の従来技術としては、例えば、特
開平５−２９１９３１号公報に記載のものがあり、基準
部位を少なくとも一部に有するパッケージと、このパッ
ケージに設けられ負荷抵抗器を介して外部の電源に接続
される出力端子と、パッケージに設けられ外部の基準電
位点に接続され負荷抵抗器との間に負荷容量が発生する
共通端子と、パッケージに設けられドレイン領域、ソー
ス領域、ゲート領域を有し、ドレイン領域が出力端子に
接続され、ソース領域が共通端子に接続され、ゲート領
域とソース領域との間に印加された制御電圧の値に応じ
て、ドレイン領域とソース領域との間の導電度が変化す
る電界効果トランジスタと、ドレイン領域の出力端子へ
の接続、及びソース領域の共通端子への接続によって各
々発生する寄生インダクタと、ドレイン領域と基準電位
部との間、及びソース領域と基準電位部との間に、各々
発生した寄生容量と、入力電圧が高レベルから低レベル
にステップ状に変化したときに、制御電圧を高レベルか
ら低レベルに変化させるに当り、時間当たりの変化率を
大きな状態から小さな状態への２段階変化させる制御電
圧発生手段とを備えている。
開平５−２９１９３１号公報に記載のものがあり、基準
部位を少なくとも一部に有するパッケージと、このパッ
ケージに設けられ負荷抵抗器を介して外部の電源に接続
される出力端子と、パッケージに設けられ外部の基準電
位点に接続され負荷抵抗器との間に負荷容量が発生する
共通端子と、パッケージに設けられドレイン領域、ソー
ス領域、ゲート領域を有し、ドレイン領域が出力端子に
接続され、ソース領域が共通端子に接続され、ゲート領
域とソース領域との間に印加された制御電圧の値に応じ
て、ドレイン領域とソース領域との間の導電度が変化す
る電界効果トランジスタと、ドレイン領域の出力端子へ
の接続、及びソース領域の共通端子への接続によって各
々発生する寄生インダクタと、ドレイン領域と基準電位
部との間、及びソース領域と基準電位部との間に、各々
発生した寄生容量と、入力電圧が高レベルから低レベル
にステップ状に変化したときに、制御電圧を高レベルか
ら低レベルに変化させるに当り、時間当たりの変化率を
大きな状態から小さな状態への２段階変化させる制御電
圧発生手段とを備えている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術は、伝送路の接続において、オーバーシュ
ート抑制特性に優れた回路はアンダーシュート抑制特性
が弱く、また、アンダーシュート抑制特性に優れた回路
はオーバーシュート抑制特性が弱いという問題点があっ
た。
うな従来技術は、伝送路の接続において、オーバーシュ
ート抑制特性に優れた回路はアンダーシュート抑制特性
が弱く、また、アンダーシュート抑制特性に優れた回路
はオーバーシュート抑制特性が弱いという問題点があっ
た。
【０００４】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、伝送路の接続にお
いて、オーバーシュート及びアンダーシュートの両方に
強いオーバーシュート・アンダーシュート防止装置並び
に半導体装置及びオーバーシュート・アンダーシュート
防止方法を提供する点にある。
のであり、その目的とするところは、伝送路の接続にお
いて、オーバーシュート及びアンダーシュートの両方に
強いオーバーシュート・アンダーシュート防止装置並び
に半導体装置及びオーバーシュート・アンダーシュート
防止方法を提供する点にある。
【０００５】
【課題を解決するための手段】本発明の請求項１に記載
の要旨は、波形入力部に入力される波形信号からオーバ
ーシュート及びアンダーシュートを減衰させて整形波形
として出力するオーバーシュート・アンダーシュート防
止装置であって、前記波形信号からオーバーシュートを
減衰させて前記整形波形として出力するオーバーシュー
ト整形装置と、前記波形信号からアンダーシュートを減
衰させて前記整形波形として出力するアンダーシュート
整形装置とを備え、前記オーバーシュート整形装置は、
前記波形信号の電位がオーバーシュート判定電位以上と
なるときに当該オーバーシュート判定電位以上となる部
分の波形信号を選別してオーバーシュート波形として出
力し、当該オーバーシュート波形の継続する時間に応じ
て、当該波形信号のオーバーシュート成分を減衰させて
前記整形波形として出力し、前記アンダーシュート整形
装置は、前記波形信号の電位がアンダーシュート判定電
位以下となるときに当該アンダーシュート判定電位以下
となる部分の波形信号を選別してアンダーシュート波形
として出力し、当該アンダーシュート波形の継続する時
間に応じて、当該波形信号のアンダーシュート成分を減
衰させて前記整形波形として出力することを特徴とする
オーバーシュート・アンダーシュート防止装置に存す
る。また、本発明の請求項２に記載の要旨は、オーバー
シュート整形装置は、前記オーバーシュート判定電位入
力部から入力される前記オーバーシュート判定電位と前
記波形入力部に入力される波形信号の電位とを比較し、
当該波形信号の電位が当該オーバーシュート判定電位以
上となるときに当該オーバーシュート判定電位以上とな
る部分の波形信号を選別してオーバーシュート波形とし
て出力するオーバーシュート判定手段と、前記オーバー
シュート波形を受け取って当該オーバーシュート波形の
継続する時間を求めてオーバーシュート時間信号を出力
するオーバーシュート時間検出手段と、前記波形信号及
び前記オーバーシュート時間信号を受け取ると共に、当
該オーバーシュート時間信号に基づくオーバーシュート
波形の継続時間に応じて、当該波形信号のオーバーシュ
ート成分を減衰させて前記整形波形として出力するオー
バーシュート減衰出力手段とを備えることを特徴とする
請求項１に記載のオーバーシュート・アンダーシュート
防止装置に存する。また、本発明の請求項３に記載の要
旨は、前記アンダーシュート整形装置は、アンダーシュ
ート判定電位入力部から入力される前記アンダーシュー
ト判定電位と前記波形入力部に入力される波形信号の電
位とを比較し、当該波形信号の電位が当該アンダーシュ
ート判定電位以下となるときに当該アンダーシュート判
定電位以下となる部分の波形信号を選別してアンダーシ
ュート波形として出力するアンダーシュート判定手段
と、前記アンダーシュート波形を受け取って当該アンダ
ーシュート波形の継続する時間を求めてアンダーシュー
ト時間信号を出力するアンダーシュート時間検出手段
と、前記波形信号及び前記アンダーシュート時間信号を
受け取ると共に、当該アンダーシュート時間信号に基づ
くアンダーシュート波形の継続時間に応じて、当該波形
信号のアンダーシュート成分を減衰させて前記整形波形
として出力するアンダーシュート減衰出力手段とを備え
ることを特徴とする請求項１又は２に記載のオーバーシ
ュート・アンダーシュート防止装置に存する。また、本
発明の請求項４に記載の要旨は、前記オーバーシュート
判定手段は、前記オーバーシュート判定電位入力部から
入力される前記オーバーシュート判定電位と前記波形入
力部に入力される波形信号の電位とを比較し、当該波形
信号の電位が当該オーバーシュート判定電位以上となる
ときに当該オーバーシュート判定電位以上となる部分の
波形信号を選別してオーバーシュート波形として出力す
る第１の差動バッファ回路を有することを特徴とする請
求項２に記載のオーバーシュート・アンダーシュート防
止装置に存する。また、本発明の請求項５に記載の要旨
は、前記オーバーシュート時間検出手段は、前記オーバ
ーシュート波形を微分して求めた微分波形を前記オーバ
ーシュート時間信号として出力する第１の容量性部品と
第２の抵抗部品とを備えた微分回路を有することを特徴
とする請求項２に記載のオーバーシュート・アンダーシ
ュート防止装置に存する。また、本発明の請求項６に記
載の要旨は、前記オーバーシュート減衰出力手段は、オ
ーバーシュート減衰電位に接続された第１の抵抗部品
と、前記波形信号及び前記オーバーシュート時間信号を
受け取ると共に、当該オーバーシュート時間信号に基づ
くオーバーシュート波形の継続時間に応じて活性化さ
れ、当該波形信号のオーバーシュート成分を前記第１の
抵抗部品を介して減衰させて前記整形波形として出力す
るＮＭＯＳトランジスタとを有することを特徴とする請
求項２に記載のオーバーシュート・アンダーシュート防
止装置に存する。また、本発明の請求項７に記載の要旨
は、前記アンダーシュート判定手段は、前記アンダーシ
ュート判定電位入力部から入力される前記アンダーシュ
ート判定電位と前記波形入力部に入力される波形信号の
電位とを比較し、当該波形信号の電位が当該アンダーシ
ュート判定電位以下となるときに当該アンダーシュート
判定電位以下となる部分の波形信号を選別して前記アン
ダーシュート波形として出力する第２の差動バッファ回
路を有することを特徴とする請求項３に記載のオーバー
シュート・アンダーシュート防止装置に存する。また、
本発明の請求項８に記載の要旨は、前記アンダーシュー
ト時間検出手段は、前記アンダーシュート波形を微分し
て求めた微分波形を前記アンダーシュート時間信号とし
て出力する第２の容量性部品と第４の抵抗部品とを備え
た微分回路を有することを特徴とする請求項３に記載の
オーバーシュート・アンダーシュート防止装置に存す
る。また、本発明の請求項９に記載の要旨は、前記アン
ダーシュート減衰出力手段は、アンダーシュート減衰電
位に接続された第３の抵抗部品と、前記波形信号及び前
記アンダーシュート時間信号を受け取ると共に、当該ア
ンダーシュート時間信号に基づくアンダーシュート波形
の継続時間に応じて活性化され、当該波形信号のアンダ
ーシュート成分を前記第３の抵抗部品を介して減衰させ
て前記整形波形として出力するＰＭＯＳトランジスタと
を有することを特徴とする請求項３に記載のオーバーシ
ュート・アンダーシュート防止装置に存する。また、本
発明の請求項１０に記載の要旨は、前記波形入力部に入
力される前記波形信号からオーバーシュート及びアンダ
ーシュートを減衰させて前記整形波形として出力する半
導体装置であって、前記波形入力部に入力される前記波
形信号を入力する前記オーバーシュート整形装置及び前
記アンダーシュート整形装置と、前記オーバーシュート
整形装置及び前記アンダーシュート整形装置から出力さ
れる前記整形波形を合成して前記整形波形として出力す
る入力バッファとを備えることを特徴とする請求項１乃
至９のいずれか一項に記載のオーバーシュート・アンダ
ーシュート防止装置を用いた半導体装置に存する。ま
た、本発明の請求項１１に記載の要旨は、波形入力部に
入力される波形信号からオーバーシュート及びアンダー
シュートを減衰させて整形波形として出力するオーバー
シュート・アンダーシュート防止方法であって、前記波
形信号からオーバーシュートを減衰させて前記整形波形
として出力するオーバーシュート整形行程と、前記波形
信号からアンダーシュートを減衰させて前記整形波形と
して出力するアンダーシュート整形行程とを備え、前記
オーバーシュート整形行程は、前記波形信号の電位がオ
ーバーシュート判定電位以上となるときに当該オーバー
シュート判定電位以上となる部分の波形信号を選別して
オーバーシュート波形として出力し、当該オーバーシュ
ート波形の継続する時間に応じて、当該波形信号のオー
バーシュート成分を減衰させて前記整形波形として出力
する行程であり、前記アンダーシュート整形行程は、前
記波形信号の電位がアンダーシュート判定電位以下とな
るときに当該アンダーシュート判定電位以下となる部分
の波形信号を選別してアンダーシュート波形として出力
し、当該アンダーシュート波形の継続する時間に応じ
て、当該波形信号のアンダーシュート成分を減衰させて
前記整形波形として出力する行程であることを特徴とす
るオーバーシュート・アンダーシュート防止方法に存す
る。
の要旨は、波形入力部に入力される波形信号からオーバ
ーシュート及びアンダーシュートを減衰させて整形波形
として出力するオーバーシュート・アンダーシュート防
止装置であって、前記波形信号からオーバーシュートを
減衰させて前記整形波形として出力するオーバーシュー
ト整形装置と、前記波形信号からアンダーシュートを減
衰させて前記整形波形として出力するアンダーシュート
整形装置とを備え、前記オーバーシュート整形装置は、
前記波形信号の電位がオーバーシュート判定電位以上と
なるときに当該オーバーシュート判定電位以上となる部
分の波形信号を選別してオーバーシュート波形として出
力し、当該オーバーシュート波形の継続する時間に応じ
て、当該波形信号のオーバーシュート成分を減衰させて
前記整形波形として出力し、前記アンダーシュート整形
装置は、前記波形信号の電位がアンダーシュート判定電
位以下となるときに当該アンダーシュート判定電位以下
となる部分の波形信号を選別してアンダーシュート波形
として出力し、当該アンダーシュート波形の継続する時
間に応じて、当該波形信号のアンダーシュート成分を減
衰させて前記整形波形として出力することを特徴とする
オーバーシュート・アンダーシュート防止装置に存す
る。また、本発明の請求項２に記載の要旨は、オーバー
シュート整形装置は、前記オーバーシュート判定電位入
力部から入力される前記オーバーシュート判定電位と前
記波形入力部に入力される波形信号の電位とを比較し、
当該波形信号の電位が当該オーバーシュート判定電位以
上となるときに当該オーバーシュート判定電位以上とな
る部分の波形信号を選別してオーバーシュート波形とし
て出力するオーバーシュート判定手段と、前記オーバー
シュート波形を受け取って当該オーバーシュート波形の
継続する時間を求めてオーバーシュート時間信号を出力
するオーバーシュート時間検出手段と、前記波形信号及
び前記オーバーシュート時間信号を受け取ると共に、当
該オーバーシュート時間信号に基づくオーバーシュート
波形の継続時間に応じて、当該波形信号のオーバーシュ
ート成分を減衰させて前記整形波形として出力するオー
バーシュート減衰出力手段とを備えることを特徴とする
請求項１に記載のオーバーシュート・アンダーシュート
防止装置に存する。また、本発明の請求項３に記載の要
旨は、前記アンダーシュート整形装置は、アンダーシュ
ート判定電位入力部から入力される前記アンダーシュー
ト判定電位と前記波形入力部に入力される波形信号の電
位とを比較し、当該波形信号の電位が当該アンダーシュ
ート判定電位以下となるときに当該アンダーシュート判
定電位以下となる部分の波形信号を選別してアンダーシ
ュート波形として出力するアンダーシュート判定手段
と、前記アンダーシュート波形を受け取って当該アンダ
ーシュート波形の継続する時間を求めてアンダーシュー
ト時間信号を出力するアンダーシュート時間検出手段
と、前記波形信号及び前記アンダーシュート時間信号を
受け取ると共に、当該アンダーシュート時間信号に基づ
くアンダーシュート波形の継続時間に応じて、当該波形
信号のアンダーシュート成分を減衰させて前記整形波形
として出力するアンダーシュート減衰出力手段とを備え
ることを特徴とする請求項１又は２に記載のオーバーシ
ュート・アンダーシュート防止装置に存する。また、本
発明の請求項４に記載の要旨は、前記オーバーシュート
判定手段は、前記オーバーシュート判定電位入力部から
入力される前記オーバーシュート判定電位と前記波形入
力部に入力される波形信号の電位とを比較し、当該波形
信号の電位が当該オーバーシュート判定電位以上となる
ときに当該オーバーシュート判定電位以上となる部分の
波形信号を選別してオーバーシュート波形として出力す
る第１の差動バッファ回路を有することを特徴とする請
求項２に記載のオーバーシュート・アンダーシュート防
止装置に存する。また、本発明の請求項５に記載の要旨
は、前記オーバーシュート時間検出手段は、前記オーバ
ーシュート波形を微分して求めた微分波形を前記オーバ
ーシュート時間信号として出力する第１の容量性部品と
第２の抵抗部品とを備えた微分回路を有することを特徴
とする請求項２に記載のオーバーシュート・アンダーシ
ュート防止装置に存する。また、本発明の請求項６に記
載の要旨は、前記オーバーシュート減衰出力手段は、オ
ーバーシュート減衰電位に接続された第１の抵抗部品
と、前記波形信号及び前記オーバーシュート時間信号を
受け取ると共に、当該オーバーシュート時間信号に基づ
くオーバーシュート波形の継続時間に応じて活性化さ
れ、当該波形信号のオーバーシュート成分を前記第１の
抵抗部品を介して減衰させて前記整形波形として出力す
るＮＭＯＳトランジスタとを有することを特徴とする請
求項２に記載のオーバーシュート・アンダーシュート防
止装置に存する。また、本発明の請求項７に記載の要旨
は、前記アンダーシュート判定手段は、前記アンダーシ
ュート判定電位入力部から入力される前記アンダーシュ
ート判定電位と前記波形入力部に入力される波形信号の
電位とを比較し、当該波形信号の電位が当該アンダーシ
ュート判定電位以下となるときに当該アンダーシュート
判定電位以下となる部分の波形信号を選別して前記アン
ダーシュート波形として出力する第２の差動バッファ回
路を有することを特徴とする請求項３に記載のオーバー
シュート・アンダーシュート防止装置に存する。また、
本発明の請求項８に記載の要旨は、前記アンダーシュー
ト時間検出手段は、前記アンダーシュート波形を微分し
て求めた微分波形を前記アンダーシュート時間信号とし
て出力する第２の容量性部品と第４の抵抗部品とを備え
た微分回路を有することを特徴とする請求項３に記載の
オーバーシュート・アンダーシュート防止装置に存す
る。また、本発明の請求項９に記載の要旨は、前記アン
ダーシュート減衰出力手段は、アンダーシュート減衰電
位に接続された第３の抵抗部品と、前記波形信号及び前
記アンダーシュート時間信号を受け取ると共に、当該ア
ンダーシュート時間信号に基づくアンダーシュート波形
の継続時間に応じて活性化され、当該波形信号のアンダ
ーシュート成分を前記第３の抵抗部品を介して減衰させ
て前記整形波形として出力するＰＭＯＳトランジスタと
を有することを特徴とする請求項３に記載のオーバーシ
ュート・アンダーシュート防止装置に存する。また、本
発明の請求項１０に記載の要旨は、前記波形入力部に入
力される前記波形信号からオーバーシュート及びアンダ
ーシュートを減衰させて前記整形波形として出力する半
導体装置であって、前記波形入力部に入力される前記波
形信号を入力する前記オーバーシュート整形装置及び前
記アンダーシュート整形装置と、前記オーバーシュート
整形装置及び前記アンダーシュート整形装置から出力さ
れる前記整形波形を合成して前記整形波形として出力す
る入力バッファとを備えることを特徴とする請求項１乃
至９のいずれか一項に記載のオーバーシュート・アンダ
ーシュート防止装置を用いた半導体装置に存する。ま
た、本発明の請求項１１に記載の要旨は、波形入力部に
入力される波形信号からオーバーシュート及びアンダー
シュートを減衰させて整形波形として出力するオーバー
シュート・アンダーシュート防止方法であって、前記波
形信号からオーバーシュートを減衰させて前記整形波形
として出力するオーバーシュート整形行程と、前記波形
信号からアンダーシュートを減衰させて前記整形波形と
して出力するアンダーシュート整形行程とを備え、前記
オーバーシュート整形行程は、前記波形信号の電位がオ
ーバーシュート判定電位以上となるときに当該オーバー
シュート判定電位以上となる部分の波形信号を選別して
オーバーシュート波形として出力し、当該オーバーシュ
ート波形の継続する時間に応じて、当該波形信号のオー
バーシュート成分を減衰させて前記整形波形として出力
する行程であり、前記アンダーシュート整形行程は、前
記波形信号の電位がアンダーシュート判定電位以下とな
るときに当該アンダーシュート判定電位以下となる部分
の波形信号を選別してアンダーシュート波形として出力
し、当該アンダーシュート波形の継続する時間に応じ
て、当該波形信号のアンダーシュート成分を減衰させて
前記整形波形として出力する行程であることを特徴とす
るオーバーシュート・アンダーシュート防止方法に存す
る。
【０００６】
【発明の実施の形態】以下、本発明の実施の形態を図１
に基づいて詳細に説明する。図１は、本発明のオーバー
シュート・アンダーシュート防止装置に一実施形態及び
これを用いた半導体装置の一実施形態を示す回路図であ
る。
に基づいて詳細に説明する。図１は、本発明のオーバー
シュート・アンダーシュート防止装置に一実施形態及び
これを用いた半導体装置の一実施形態を示す回路図であ
る。
【０００７】本実施形態の半導体装置は、波形入力部Ｔ
3に入力される波形信号からオーバーシュート及びアン
ダーシュートを減衰させて整形波形として出力する機能
を有し、オーバーシュート・アンダーシュート防止装
置、入力バッファＱ3を備える。
3に入力される波形信号からオーバーシュート及びアン
ダーシュートを減衰させて整形波形として出力する機能
を有し、オーバーシュート・アンダーシュート防止装
置、入力バッファＱ3を備える。
【０００８】入力バッファＱ3は、オーバーシュート整
形装置及びアンダーシュート整形装置から出力される整
形波形を合成して整形波形として出力する。
形装置及びアンダーシュート整形装置から出力される整
形波形を合成して整形波形として出力する。
【０００９】オーバーシュート・アンダーシュート防止
装置は、波形信号からオーバーシュートを減衰させて整
形波形として出力するオーバーシュート整形行程と、波
形信号からアンダーシュートを減衰させて整形波形とし
て出力するアンダーシュート整形行程とを実行し、波形
入力部Ｔ3に入力される波形信号からオーバーシュート
及びアンダーシュートを減衰させて整形波形として出力
するオーバーシュート・アンダーシュート防止方法を実
行することができる。
装置は、波形信号からオーバーシュートを減衰させて整
形波形として出力するオーバーシュート整形行程と、波
形信号からアンダーシュートを減衰させて整形波形とし
て出力するアンダーシュート整形行程とを実行し、波形
入力部Ｔ3に入力される波形信号からオーバーシュート
及びアンダーシュートを減衰させて整形波形として出力
するオーバーシュート・アンダーシュート防止方法を実
行することができる。
【００１０】オーバーシュート・アンダーシュート防止
装置は、波形信号からオーバーシュートを減衰させて整
形波形として出力する図１のオーバーシュート整形装置
と、波形信号からアンダーシュートを減衰させて整形波
形として出力する図１のアンダーシュート整形装置を備
え、波形入力部Ｔ3に入力される波形信号からオーバー
シュート及びアンダーシュートを減衰させて整形波形と
して出力する。
装置は、波形信号からオーバーシュートを減衰させて整
形波形として出力する図１のオーバーシュート整形装置
と、波形信号からアンダーシュートを減衰させて整形波
形として出力する図１のアンダーシュート整形装置を備
え、波形入力部Ｔ3に入力される波形信号からオーバー
シュート及びアンダーシュートを減衰させて整形波形と
して出力する。
【００１１】オーバーシュート整形行程は、波形信号の
電位がオーバーシュート判定電位ＶREF1以上となるとき
にオーバーシュート判定電位ＶREF1以上となる部分の波
形信号を選別してオーバーシュート波形として出力し、
オーバーシュート波形の継続する時間に応じて、波形信
号のオーバーシュート成分を減衰させて整形波形として
出力する行程である。
電位がオーバーシュート判定電位ＶREF1以上となるとき
にオーバーシュート判定電位ＶREF1以上となる部分の波
形信号を選別してオーバーシュート波形として出力し、
オーバーシュート波形の継続する時間に応じて、波形信
号のオーバーシュート成分を減衰させて整形波形として
出力する行程である。
【００１２】アンダーシュート整形行程は、波形信号の
電位がアンダーシュート判定電位ＶREF2以下となるとき
にアンダーシュート判定電位ＶREF2以下となる部分の波
形信号を選別してアンダーシュート波形として出力し、
アンダーシュート波形の継続する時間に応じて、波形信
号のアンダーシュート成分を減衰させて整形波形として
出力する行程である。
電位がアンダーシュート判定電位ＶREF2以下となるとき
にアンダーシュート判定電位ＶREF2以下となる部分の波
形信号を選別してアンダーシュート波形として出力し、
アンダーシュート波形の継続する時間に応じて、波形信
号のアンダーシュート成分を減衰させて整形波形として
出力する行程である。
【００１３】次に、図１に基づき、オーバーシュート・
アンダーシュート防止装置の回路構成の一例を説明す
る。
アンダーシュート防止装置の回路構成の一例を説明す
る。
【００１４】図１のオーバーシュート整形装置では、第
１の差動バッファ回路Ｑ11のオーバーシュート判定電位
入力部Ｔ1にオーバーシュート判定電位ＶREF1を接続
し、第２の差動バッファ回路Ｑ21のオーバーシュート判
定電位入力部Ｔ2にアンダーシュート判定電位ＶREF2を
接続する。ＮＭＯＳトランジスタＱ12のドレイン部とＰ
ＭＯＳトランジスタＱ22のソース部と入力バッファＱ3
の入力部と、波形入力部Ｔ3を接続する。第１の差動バ
ッファ回路Ｑ11の出力部を第１の容量性部品Ｃ1の一方
の端子に接続し、第２の差動バッファ回路Ｑ21の出力部
を第２の容量性部品Ｃ2の一方の端子に接続する。第１
の容量性部品Ｃ1の他方の端子を、第２の抵抗部品Ｒ12
の一方の端子とＮＭＯＳトランジスタＱ12のゲート部に
接続する。ＮＭＯＳトランジスタＱ12のソース部を第１
の抵抗部品Ｒ11の一方の端子に接続し、第２の抵抗部品
Ｒ12の他方の端子をオーバーシュート減衰電位ＶGNDに
接続する。第１の抵抗部品Ｒ11の他方の端子をオーバー
シュート減衰電位ＶGNDに接続する。
１の差動バッファ回路Ｑ11のオーバーシュート判定電位
入力部Ｔ1にオーバーシュート判定電位ＶREF1を接続
し、第２の差動バッファ回路Ｑ21のオーバーシュート判
定電位入力部Ｔ2にアンダーシュート判定電位ＶREF2を
接続する。ＮＭＯＳトランジスタＱ12のドレイン部とＰ
ＭＯＳトランジスタＱ22のソース部と入力バッファＱ3
の入力部と、波形入力部Ｔ3を接続する。第１の差動バ
ッファ回路Ｑ11の出力部を第１の容量性部品Ｃ1の一方
の端子に接続し、第２の差動バッファ回路Ｑ21の出力部
を第２の容量性部品Ｃ2の一方の端子に接続する。第１
の容量性部品Ｃ1の他方の端子を、第２の抵抗部品Ｒ12
の一方の端子とＮＭＯＳトランジスタＱ12のゲート部に
接続する。ＮＭＯＳトランジスタＱ12のソース部を第１
の抵抗部品Ｒ11の一方の端子に接続し、第２の抵抗部品
Ｒ12の他方の端子をオーバーシュート減衰電位ＶGNDに
接続する。第１の抵抗部品Ｒ11の他方の端子をオーバー
シュート減衰電位ＶGNDに接続する。
【００１５】図１のアンダーシュート整形装置では、第
２の容量性部品Ｃ2の他方の端子を第４の抵抗部品Ｒ22
の一方の端子とＰＭＯＳトランジスタＱ22のゲート部に
接続し、第４の抵抗部品Ｒ22の他方の端子をアンダーシ
ュート減衰電位ＶDDに接続し、ＰＭＯＳトランジスタＱ
22のゲート部を第３の抵抗部品Ｒ21の一方の端子に接続
し接続する。第３の抵抗部品Ｒ21の他方の端子をアンダ
ーシュート減衰電位ＶDDに接続している。
２の容量性部品Ｃ2の他方の端子を第４の抵抗部品Ｒ22
の一方の端子とＰＭＯＳトランジスタＱ22のゲート部に
接続し、第４の抵抗部品Ｒ22の他方の端子をアンダーシ
ュート減衰電位ＶDDに接続し、ＰＭＯＳトランジスタＱ
22のゲート部を第３の抵抗部品Ｒ21の一方の端子に接続
し接続する。第３の抵抗部品Ｒ21の他方の端子をアンダ
ーシュート減衰電位ＶDDに接続している。
【００１６】次に、オーバーシュート・アンダーシュー
ト防止装置の主要機能を説明する。オーバーシュート整
形装置は、波形信号の電位がオーバーシュート判定電位
ＶREF1以上となるときにオーバーシュート判定電位ＶRE
F1以上となる部分の波形信号を選別してオーバーシュー
ト波形として出力し、オーバーシュート波形の継続する
時間に応じて、波形信号のオーバーシュート成分を減衰
させて整形波形として出力する機能を有し、オーバーシ
ュート判定手段、オーバーシュート時間検出手段、オー
バーシュート減衰出力手段を備える。
ト防止装置の主要機能を説明する。オーバーシュート整
形装置は、波形信号の電位がオーバーシュート判定電位
ＶREF1以上となるときにオーバーシュート判定電位ＶRE
F1以上となる部分の波形信号を選別してオーバーシュー
ト波形として出力し、オーバーシュート波形の継続する
時間に応じて、波形信号のオーバーシュート成分を減衰
させて整形波形として出力する機能を有し、オーバーシ
ュート判定手段、オーバーシュート時間検出手段、オー
バーシュート減衰出力手段を備える。
【００１７】オーバーシュート判定手段は、オーバーシ
ュート判定電位入力部Ｔ1から入力されるオーバーシュ
ート判定電位ＶREF1と波形入力部Ｔ3に入力される波形
信号の電位とを比較し、波形信号の電位がオーバーシュ
ート判定電位ＶREF1以上となるときにオーバーシュート
判定電位ＶREF1以上となる部分の波形信号を選別してオ
ーバーシュート波形として出力する機能を有し、第１の
差動バッファ回路Ｑ11を有する。
ュート判定電位入力部Ｔ1から入力されるオーバーシュ
ート判定電位ＶREF1と波形入力部Ｔ3に入力される波形
信号の電位とを比較し、波形信号の電位がオーバーシュ
ート判定電位ＶREF1以上となるときにオーバーシュート
判定電位ＶREF1以上となる部分の波形信号を選別してオ
ーバーシュート波形として出力する機能を有し、第１の
差動バッファ回路Ｑ11を有する。
【００１８】第１の差動バッファ回路Ｑ11は、オーバー
シュート判定電位入力部Ｔ1から入力されるオーバーシ
ュート判定電位ＶREF1と波形入力部Ｔ3に入力される波
形信号の電位とを比較し、波形信号の電位がオーバーシ
ュート判定電位ＶREF1以上となるときにオーバーシュー
ト判定電位ＶREF1以上となる部分の波形信号を選別して
オーバーシュート波形として出力する。
シュート判定電位入力部Ｔ1から入力されるオーバーシ
ュート判定電位ＶREF1と波形入力部Ｔ3に入力される波
形信号の電位とを比較し、波形信号の電位がオーバーシ
ュート判定電位ＶREF1以上となるときにオーバーシュー
ト判定電位ＶREF1以上となる部分の波形信号を選別して
オーバーシュート波形として出力する。
【００１９】オーバーシュート時間検出手段は、オーバ
ーシュート波形を受け取ってオーバーシュート波形の継
続する時間を求めてオーバーシュート時間信号を出力す
る機能を有し、第１の容量性部品Ｃ1と第２の抵抗部品
Ｒ12とで構成された微分回路を備える。
ーシュート波形を受け取ってオーバーシュート波形の継
続する時間を求めてオーバーシュート時間信号を出力す
る機能を有し、第１の容量性部品Ｃ1と第２の抵抗部品
Ｒ12とで構成された微分回路を備える。
【００２０】微分回路は、第１の容量性部品Ｃ1と第２
の抵抗部品Ｒ12とを備え、第１の容量性部品Ｃ1の一方
の端子に入力されるオーバーシュート波形を微分し、求
めた微分波形をオーバーシュート時間信号として第１の
容量性部品Ｃ1の他方の端子と第２の抵抗部品Ｒ12の一
方の端子との接続点から出力する。
の抵抗部品Ｒ12とを備え、第１の容量性部品Ｃ1の一方
の端子に入力されるオーバーシュート波形を微分し、求
めた微分波形をオーバーシュート時間信号として第１の
容量性部品Ｃ1の他方の端子と第２の抵抗部品Ｒ12の一
方の端子との接続点から出力する。
【００２１】オーバーシュート減衰出力手段は、波形信
号及びオーバーシュート時間信号を受け取ると共に、オ
ーバーシュート時間信号に基づくオーバーシュート波形
の継続時間に応じて、波形信号のオーバーシュート成分
を減衰させて整形波形として出力する機能を有し、第１
の抵抗部品Ｒ11、ＮＭＯＳトランジスタＱ12を有する。
号及びオーバーシュート時間信号を受け取ると共に、オ
ーバーシュート時間信号に基づくオーバーシュート波形
の継続時間に応じて、波形信号のオーバーシュート成分
を減衰させて整形波形として出力する機能を有し、第１
の抵抗部品Ｒ11、ＮＭＯＳトランジスタＱ12を有する。
【００２２】第１の抵抗部品Ｒ11は、オーバーシュート
減衰電位ＶGND（接地電位）に一方の端子が接続されて
いる。
減衰電位ＶGND（接地電位）に一方の端子が接続されて
いる。
【００２３】ＮＭＯＳトランジスタＱ12は、波形信号を
ドレイン部で受け取り、オーバーシュート時間信号をゲ
ート部で受け取り、オーバーシュート時間信号に基づく
オーバーシュート波形の継続時間に応じて活性化され
て、導通状態（ＯＮ状態）となり、波形信号のオーバー
シュート成分をソース部に接続された第２の抵抗部品Ｒ
12の他方の端子を介してオーバーシュート減衰電位ＶGN
Dにバイパスすることで、波形信号のオーバーシュート
成分を減衰させて整形波形として出力する。
ドレイン部で受け取り、オーバーシュート時間信号をゲ
ート部で受け取り、オーバーシュート時間信号に基づく
オーバーシュート波形の継続時間に応じて活性化され
て、導通状態（ＯＮ状態）となり、波形信号のオーバー
シュート成分をソース部に接続された第２の抵抗部品Ｒ
12の他方の端子を介してオーバーシュート減衰電位ＶGN
Dにバイパスすることで、波形信号のオーバーシュート
成分を減衰させて整形波形として出力する。
【００２４】アンダーシュート整形装置は、波形信号の
電位がアンダーシュート判定電位ＶREF2以下となるとき
にアンダーシュート判定電位ＶREF2以下となる部分の波
形信号を選別してアンダーシュート波形として出力し、
アンダーシュート波形の継続する時間に応じて、波形信
号のアンダーシュート成分を減衰させて整形波形として
出力する機能を有し、アンダーシュート判定手段、アン
ダーシュート時間検出手段、アンダーシュート減衰出力
手段を備える。
電位がアンダーシュート判定電位ＶREF2以下となるとき
にアンダーシュート判定電位ＶREF2以下となる部分の波
形信号を選別してアンダーシュート波形として出力し、
アンダーシュート波形の継続する時間に応じて、波形信
号のアンダーシュート成分を減衰させて整形波形として
出力する機能を有し、アンダーシュート判定手段、アン
ダーシュート時間検出手段、アンダーシュート減衰出力
手段を備える。
【００２５】アンダーシュート判定手段は、アンダーシ
ュート判定電位入力部Ｔ2から入力されるアンダーシュ
ート判定電位ＶREF2と波形入力部Ｔ3に入力される波形
信号の電位とを比較し、波形信号の電位がアンダーシュ
ート判定電位ＶREF2以下となるときにアンダーシュート
判定電位ＶREF2以下となる部分の波形信号を選別してア
ンダーシュート波形として出力する機能を有し、第２の
差動バッファ回路Ｑ21を有する。
ュート判定電位入力部Ｔ2から入力されるアンダーシュ
ート判定電位ＶREF2と波形入力部Ｔ3に入力される波形
信号の電位とを比較し、波形信号の電位がアンダーシュ
ート判定電位ＶREF2以下となるときにアンダーシュート
判定電位ＶREF2以下となる部分の波形信号を選別してア
ンダーシュート波形として出力する機能を有し、第２の
差動バッファ回路Ｑ21を有する。
【００２６】第２の差動バッファ回路Ｑ21は、アンダー
シュート判定電位入力部Ｔ2から入力されるアンダーシ
ュート判定電位ＶREF2と波形入力部Ｔ3に入力される波
形信号の電位とを比較し、波形信号の電位がアンダーシ
ュート判定電位ＶREF2以下となるときにアンダーシュー
ト判定電位ＶREF2以下となる部分の波形信号を選別して
アンダーシュート波形として出力する。
シュート判定電位入力部Ｔ2から入力されるアンダーシ
ュート判定電位ＶREF2と波形入力部Ｔ3に入力される波
形信号の電位とを比較し、波形信号の電位がアンダーシ
ュート判定電位ＶREF2以下となるときにアンダーシュー
ト判定電位ＶREF2以下となる部分の波形信号を選別して
アンダーシュート波形として出力する。
【００２７】アンダーシュート時間検出手段は、アンダ
ーシュート波形を受け取ってアンダーシュート波形の継
続する時間を求めてアンダーシュート時間信号を出力す
る機能を有し、微分回路を有する。
ーシュート波形を受け取ってアンダーシュート波形の継
続する時間を求めてアンダーシュート時間信号を出力す
る機能を有し、微分回路を有する。
【００２８】微分回路は、第２の容量性部品Ｃ2と第４
の抵抗部品Ｒ22とを備え、第２の容量性部品Ｃ2の一方
の端子に入力されたアンダーシュート波形を微分し、求
めた微分波形をアンダーシュート時間信号として、第２
の容量性部品Ｃ2の他方の端子と第４の抵抗部品Ｒ22の
一方の端子との接続点から出力する。
の抵抗部品Ｒ22とを備え、第２の容量性部品Ｃ2の一方
の端子に入力されたアンダーシュート波形を微分し、求
めた微分波形をアンダーシュート時間信号として、第２
の容量性部品Ｃ2の他方の端子と第４の抵抗部品Ｒ22の
一方の端子との接続点から出力する。
【００２９】アンダーシュート減衰出力手段は、波形信
号及びアンダーシュート時間信号を受け取ると共に、ア
ンダーシュート時間信号に基づくアンダーシュート波形
の継続時間に応じて、波形信号のアンダーシュート成分
を減衰させて整形波形として出力する機能を有し、第３
の抵抗部品Ｒ21、ＰＭＯＳトランジスタＱ22を有する。
号及びアンダーシュート時間信号を受け取ると共に、ア
ンダーシュート時間信号に基づくアンダーシュート波形
の継続時間に応じて、波形信号のアンダーシュート成分
を減衰させて整形波形として出力する機能を有し、第３
の抵抗部品Ｒ21、ＰＭＯＳトランジスタＱ22を有する。
【００３０】第３の抵抗部品Ｒ21は、アンダーシュート
減衰電位ＶDDに一方の端子が接続されている。
減衰電位ＶDDに一方の端子が接続されている。
【００３１】ＰＭＯＳトランジスタＱ22は、ソース部で
波形信号を受け取り、アンダーシュート時間信号をゲー
ト部で受け取り、アンダーシュート時間信号に基づくア
ンダーシュート波形の継続時間に応じて活性化されて、
導通状態（ＯＮ状態）となり、波形信号のアンダーシュ
ート成分を第３の抵抗部品Ｒ21の他方の端子を介してア
ンダーシュート減衰電位ＶDDにバイパスすることで、波
形信号のアンダーシュート成分を減衰させて整形波形と
して出力する。
波形信号を受け取り、アンダーシュート時間信号をゲー
ト部で受け取り、アンダーシュート時間信号に基づくア
ンダーシュート波形の継続時間に応じて活性化されて、
導通状態（ＯＮ状態）となり、波形信号のアンダーシュ
ート成分を第３の抵抗部品Ｒ21の他方の端子を介してア
ンダーシュート減衰電位ＶDDにバイパスすることで、波
形信号のアンダーシュート成分を減衰させて整形波形と
して出力する。
【００３２】次に、オーバーシュート・アンダーシュー
ト防止装置の主要動作を説明する。ＰＭＯＳトランジス
タＱ22のゲート部は、第４の抵抗部品Ｒ22によって、ア
ンダーシュート減衰電位ＶDDに接続されており、波形入
力部Ｔ3に波形が入力されていない場合、ＰＭＯＳトラ
ンジスタＱ22はＯＦＦ状態（不活性状態）となってい
る。
ト防止装置の主要動作を説明する。ＰＭＯＳトランジス
タＱ22のゲート部は、第４の抵抗部品Ｒ22によって、ア
ンダーシュート減衰電位ＶDDに接続されており、波形入
力部Ｔ3に波形が入力されていない場合、ＰＭＯＳトラ
ンジスタＱ22はＯＦＦ状態（不活性状態）となってい
る。
【００３３】また、ＮＭＯＳトランジスタＱ12のゲート
部は、第２の抵抗部品Ｒ12によって、オーバーシュート
減衰電位ＶGNDに接続されており、波形入力部Ｔ3に波形
が入力されていない場合、ＮＭＯＳトランジスタＱ12は
ＯＦＦ状態（不活性状態）となっている。
部は、第２の抵抗部品Ｒ12によって、オーバーシュート
減衰電位ＶGNDに接続されており、波形入力部Ｔ3に波形
が入力されていない場合、ＮＭＯＳトランジスタＱ12は
ＯＦＦ状態（不活性状態）となっている。
【００３４】波形入力部Ｔ3に立ち上がり波形が入力さ
れた場合、第１の差動バッファ回路Ｑ11において、立ち
上がり波形の電位がオーバーシュート判定電位ＶREF1を
上回る時に、第１の差動バッファ回路Ｑ11の出力部で
は、立ち上がり波形が出力される。この立ち上がりの出
力波形は、第１の容量性部品Ｃ1と第２の抵抗部品Ｒ12
とからなる微分回路を通過し、山型の微分波形となっ
て、ＮＭＯＳトランジスタＱ12のゲート部に入力され
る。
れた場合、第１の差動バッファ回路Ｑ11において、立ち
上がり波形の電位がオーバーシュート判定電位ＶREF1を
上回る時に、第１の差動バッファ回路Ｑ11の出力部で
は、立ち上がり波形が出力される。この立ち上がりの出
力波形は、第１の容量性部品Ｃ1と第２の抵抗部品Ｒ12
とからなる微分回路を通過し、山型の微分波形となっ
て、ＮＭＯＳトランジスタＱ12のゲート部に入力され
る。
【００３５】この微分波形がＮＭＯＳトランジスタＱ12
をＯＮ（活性化）させている間だけ、波形入力部Ｔ3と
オーバーシュート減衰電位ＶGNDとの間は、第１の抵抗
部品Ｒ11を通じて接続される。この第１の抵抗部品Ｒ11
によって、波形入力部Ｔ3の立ち上がり波形はオーバー
シュート減衰電位ＶGNDに終端されて、オーバーシュー
トを防ぐことができる。
をＯＮ（活性化）させている間だけ、波形入力部Ｔ3と
オーバーシュート減衰電位ＶGNDとの間は、第１の抵抗
部品Ｒ11を通じて接続される。この第１の抵抗部品Ｒ11
によって、波形入力部Ｔ3の立ち上がり波形はオーバー
シュート減衰電位ＶGNDに終端されて、オーバーシュー
トを防ぐことができる。
【００３６】次に波形入力部Ｔ3に立ち下がり波形が入
力された場合、第２の差動バッファ回路Ｑ21において、
立ち下がり波形の電位がアンダーシュート判定電位ＶRE
F2を下回る時に、第２の差動バッファ回路Ｑ21の出力部
では、立ち下がり波形が出力される。この立ち下がりの
出力波形は、第２の容量性部品Ｃ2と第４の抵抗部品Ｒ2
2とからなる微分回路を通過し、谷型の微分波形となっ
て、ＰＭＯＳトランジスタＱ22のゲート部に入力され
る。
力された場合、第２の差動バッファ回路Ｑ21において、
立ち下がり波形の電位がアンダーシュート判定電位ＶRE
F2を下回る時に、第２の差動バッファ回路Ｑ21の出力部
では、立ち下がり波形が出力される。この立ち下がりの
出力波形は、第２の容量性部品Ｃ2と第４の抵抗部品Ｒ2
2とからなる微分回路を通過し、谷型の微分波形となっ
て、ＰＭＯＳトランジスタＱ22のゲート部に入力され
る。
【００３７】この微分波形がＰＭＯＳトランジスタＱ22
をＯＮ（活性化）させている間だけ、波形入力部Ｔ3と
アンダーシュート減衰電位ＶDDとの間は、第３の抵抗部
品Ｒ21を通じて接続される。この第３の抵抗部品Ｒ21に
よって、波形入力部Ｔ3の立ち上がり波形はアンダーシ
ュート減衰電位ＶDDに終端されて、アンダーシュートを
防ぐことができる。
をＯＮ（活性化）させている間だけ、波形入力部Ｔ3と
アンダーシュート減衰電位ＶDDとの間は、第３の抵抗部
品Ｒ21を通じて接続される。この第３の抵抗部品Ｒ21に
よって、波形入力部Ｔ3の立ち上がり波形はアンダーシ
ュート減衰電位ＶDDに終端されて、アンダーシュートを
防ぐことができる。
【００３８】なお、本実施の形態においては、本発明
は、ＮＭＯＳトランジスタ，ＰＭＯＳトランジスタに限
定されず、本発明をバイポーラトランジスタに適用する
ことができる。また、上記構成部材の数、位置、形状等
は上記実施の形態に限定されず、本発明を実施する上で
好適な数、位置、形状等にすることができる。
は、ＮＭＯＳトランジスタ，ＰＭＯＳトランジスタに限
定されず、本発明をバイポーラトランジスタに適用する
ことができる。また、上記構成部材の数、位置、形状等
は上記実施の形態に限定されず、本発明を実施する上で
好適な数、位置、形状等にすることができる。
【００３９】
【発明の効果】本発明は、波形信号の電位がオーバーシ
ュート判定電位以上となるときにオーバーシュート判定
電位以上となる部分の波形信号を選別し、オーバーシュ
ート波形の継続する時間に応じて、波形信号のオーバー
シュート成分を減衰させて出力するオーバーシュート整
形装置と、波形信号の電位がアンダーシュート判定電位
以下となるときにアンダーシュート判定電位以下となる
部分の波形信号を選別し、アンダーシュート波形の継続
する時間に応じて、波形信号のアンダーシュート成分を
減衰させて整形波形として出力するアンダーシュート整
形装置を備えることにより、伝送路の接続において、オ
ーバーシュート及びアンダーシュートの両方に強いオー
バーシュート・アンダーシュート防止装置並びに半導体
装置及びオーバーシュート・アンダーシュート防止方法
を実現できるといった効果を奏する。
ュート判定電位以上となるときにオーバーシュート判定
電位以上となる部分の波形信号を選別し、オーバーシュ
ート波形の継続する時間に応じて、波形信号のオーバー
シュート成分を減衰させて出力するオーバーシュート整
形装置と、波形信号の電位がアンダーシュート判定電位
以下となるときにアンダーシュート判定電位以下となる
部分の波形信号を選別し、アンダーシュート波形の継続
する時間に応じて、波形信号のアンダーシュート成分を
減衰させて整形波形として出力するアンダーシュート整
形装置を備えることにより、伝送路の接続において、オ
ーバーシュート及びアンダーシュートの両方に強いオー
バーシュート・アンダーシュート防止装置並びに半導体
装置及びオーバーシュート・アンダーシュート防止方法
を実現できるといった効果を奏する。
【図１】本発明のオーバーシュート・アンダーシュート
防止装置に一実施形態及びこれを用いた半導体装置の一
実施形態を示す回路図である。
防止装置に一実施形態及びこれを用いた半導体装置の一
実施形態を示す回路図である。
Ｃ1…第１の容量性部品（オーバーシュート時間検出手
段） Ｃ2…第２の容量性部品（アンダーシュート時間検出手
段） ＶGND…オーバーシュート減衰電位 Ｑ11…第１の差動バッファ回路（オーバーシュート判定
手段） Ｑ12…ＮＭＯＳトランジスタ（オーバーシュート減衰出
力手段） Ｑ21…第２の差動バッファ回路（アンダーシュート判定
手段） Ｑ22…ＰＭＯＳトランジスタ（アンダーシュート減衰出
力手段） Ｑ3…入力バッファ Ｒ11…第１の抵抗部品（オーバーシュート減衰出力手
段） Ｒ12…第２の抵抗部品（オーバーシュート時間検出手
段） Ｒ21…第３の抵抗部品（アンダーシュート減衰出力手
段） Ｒ22…第４の抵抗部品（アンダーシュート時間検出手
段） Ｔ1…オーバーシュート判定電位入力部 Ｔ2…アンダーシュート判定電位入力部 Ｔ3…波形入力部 ＶDD…アンダーシュート減衰電位 ＶREF1…オーバーシュート判定電位 ＶREF2…アンダーシュート判定電位
段） Ｃ2…第２の容量性部品（アンダーシュート時間検出手
段） ＶGND…オーバーシュート減衰電位 Ｑ11…第１の差動バッファ回路（オーバーシュート判定
手段） Ｑ12…ＮＭＯＳトランジスタ（オーバーシュート減衰出
力手段） Ｑ21…第２の差動バッファ回路（アンダーシュート判定
手段） Ｑ22…ＰＭＯＳトランジスタ（アンダーシュート減衰出
力手段） Ｑ3…入力バッファ Ｒ11…第１の抵抗部品（オーバーシュート減衰出力手
段） Ｒ12…第２の抵抗部品（オーバーシュート時間検出手
段） Ｒ21…第３の抵抗部品（アンダーシュート減衰出力手
段） Ｒ22…第４の抵抗部品（アンダーシュート時間検出手
段） Ｔ1…オーバーシュート判定電位入力部 Ｔ2…アンダーシュート判定電位入力部 Ｔ3…波形入力部 ＶDD…アンダーシュート減衰電位 ＶREF1…オーバーシュート判定電位 ＶREF2…アンダーシュート判定電位
Claims (11)
- 【請求項１】 波形入力部に入力される波形信号からオ
ーバーシュート及びアンダーシュートを減衰させて整形
波形として出力するオーバーシュート・アンダーシュー
ト防止装置であって、 前記波形信号からオーバーシュートを減衰させて前記整
形波形として出力するオーバーシュート整形装置と、前
記波形信号からアンダーシュートを減衰させて前記整形
波形として出力するアンダーシュート整形装置とを備
え、 前記オーバーシュート整形装置は、前記波形信号の電位
がオーバーシュート判定電位以上となるときに当該オー
バーシュート判定電位以上となる部分の波形信号を選別
してオーバーシュート波形として出力し、当該オーバー
シュート波形の継続する時間に応じて、当該波形信号の
オーバーシュート成分を減衰させて前記整形波形として
出力し、 前記アンダーシュート整形装置は、前記波形信号の電位
がアンダーシュート判定電位以下となるときに当該アン
ダーシュート判定電位以下となる部分の波形信号を選別
してアンダーシュート波形として出力し、当該アンダー
シュート波形の継続する時間に応じて、当該波形信号の
アンダーシュート成分を減衰させて前記整形波形として
出力することを特徴とするオーバーシュート・アンダー
シュート防止装置。 - 【請求項２】 前記オーバーシュート整形装置は、 オーバーシュート判定電位入力部から入力される前記オ
ーバーシュート判定電位と前記波形入力部に入力される
波形信号の電位とを比較し、当該波形信号の電位が当該
オーバーシュート判定電位以上となるときに当該オーバ
ーシュート判定電位以上となる部分の波形信号を選別し
てオーバーシュート波形として出力するオーバーシュー
ト判定手段と、 前記オーバーシュート波形を受け取って当該オーバーシ
ュート波形の継続する時間を求めてオーバーシュート時
間信号を出力するオーバーシュート時間検出手段と、 前記波形信号及び前記オーバーシュート時間信号を受け
取ると共に、当該オーバーシュート時間信号に基づくオ
ーバーシュート波形の継続時間に応じて、当該波形信号
のオーバーシュート成分を減衰させて前記整形波形とし
て出力するオーバーシュート減衰出力手段とを備えるこ
とを特徴とする請求項１に記載のオーバーシュート・ア
ンダーシュート防止装置。 - 【請求項３】 前記アンダーシュート整形装置は、 アンダーシュート判定電位入力部から入力される前記ア
ンダーシュート判定電位と前記波形入力部に入力される
波形信号の電位とを比較し、当該波形信号の電位が当該
アンダーシュート判定電位以下となるときに当該アンダ
ーシュート判定電位以下となる部分の波形信号を選別し
てアンダーシュート波形として出力するアンダーシュー
ト判定手段と、 前記アンダーシュート波形を受け取って当該アンダーシ
ュート波形の継続する時間を求めてアンダーシュート時
間信号を出力するアンダーシュート時間検出手段と、 前記波形信号及び前記アンダーシュート時間信号を受け
取ると共に、当該アンダーシュート時間信号に基づくア
ンダーシュート波形の継続時間に応じて、当該波形信号
のアンダーシュート成分を減衰させて前記整形波形とし
て出力するアンダーシュート減衰出力手段とを備えるこ
とを特徴とする請求項１又は２に記載のオーバーシュー
ト・アンダーシュート防止装置。 - 【請求項４】 前記オーバーシュート判定手段は、 前記オーバーシュート判定電位入力部から入力される前
記オーバーシュート判定電位と前記波形入力部に入力さ
れる波形信号の電位とを比較し、当該波形信号の電位が
当該オーバーシュート判定電位以上となるときに当該オ
ーバーシュート判定電位以上となる部分の波形信号を選
別してオーバーシュート波形として出力する第１の差動
バッファ回路を有することを特徴とする請求項２に記載
のオーバーシュート・アンダーシュート防止装置。 - 【請求項５】 前記オーバーシュート時間検出手段は、
前記オーバーシュート波形を微分して求めた微分波形を
前記オーバーシュート時間信号として出力する第１の容
量性部品と第２の抵抗部品とを備えた微分回路を有する
ことを特徴とする請求項２に記載のオーバーシュート・
アンダーシュート防止装置。 - 【請求項６】 前記オーバーシュート減衰出力手段は、
オーバーシュート減衰電位に接続された第１の抵抗部品
と、前記波形信号及び前記オーバーシュート時間信号を
受け取ると共に、当該オーバーシュート時間信号に基づ
くオーバーシュート波形の継続時間に応じて活性化さ
れ、当該波形信号のオーバーシュート成分を前記第１の
抵抗部品を介して減衰させて前記整形波形として出力す
るＮＭＯＳトランジスタとを有することを特徴とする請
求項２に記載のオーバーシュート・アンダーシュート防
止装置。 - 【請求項７】 前記アンダーシュート判定手段は、前記
アンダーシュート判定電位入力部から入力される前記ア
ンダーシュート判定電位と前記波形入力部に入力される
波形信号の電位とを比較し、当該波形信号の電位が当該
アンダーシュート判定電位以下となるときに当該アンダ
ーシュート判定電位以下となる部分の波形信号を選別し
て前記アンダーシュート波形として出力する第２の差動
バッファ回路を有することを特徴とする請求項３に記載
のオーバーシュート・アンダーシュート防止装置。 - 【請求項８】 前記アンダーシュート時間検出手段は、
前記アンダーシュート波形を微分して求めた微分波形を
前記アンダーシュート時間信号として出力する第２の容
量性部品と第４の抵抗部品とを備えた微分回路を有する
ことを特徴とする請求項３に記載のオーバーシュート・
アンダーシュート防止装置。 - 【請求項９】 前記アンダーシュート減衰出力手段は、 アンダーシュート減衰電位に接続された第３の抵抗部品
と、 前記波形信号及び前記アンダーシュート時間信号を受け
取ると共に、当該アンダーシュート時間信号に基づくア
ンダーシュート波形の継続時間に応じて活性化され、当
該波形信号のアンダーシュート成分を前記第３の抵抗部
品を介して減衰させて前記整形波形として出力するＰＭ
ＯＳトランジスタとを有することを特徴とする請求項３
に記載のオーバーシュート・アンダーシュート防止装
置。 - 【請求項１０】 前記波形入力部に入力される前記波形
信号からオーバーシュート及びアンダーシュートを減衰
させて前記整形波形として出力する半導体装置であっ
て、 前記波形入力部に入力される前記波形信号を入力する前
記オーバーシュート整形装置及び前記アンダーシュート
整形装置と、 前記オーバーシュート整形装置及び前記アンダーシュー
ト整形装置から出力される前記整形波形を合成して前記
整形波形として出力する入力バッファとを備えることを
特徴とする請求項１乃至９のいずれか一項に記載のオー
バーシュート・アンダーシュート防止装置を用いた半導
体装置。 - 【請求項１１】 波形入力部に入力される波形信号から
オーバーシュート及びアンダーシュートを減衰させて整
形波形として出力するオーバーシュート・アンダーシュ
ート防止方法であって、 前記波形信号からオーバーシュートを減衰させて前記整
形波形として出力するオーバーシュート整形行程と、前
記波形信号からアンダーシュートを減衰させて前記整形
波形として出力するアンダーシュート整形行程とを備
え、 前記オーバーシュート整形行程は、前記波形信号の電位
がオーバーシュート判定電位以上となるときに当該オー
バーシュート判定電位以上となる部分の波形信号を選別
してオーバーシュート波形として出力し、当該オーバー
シュート波形の継続する時間に応じて、当該波形信号の
オーバーシュート成分を減衰させて前記整形波形として
出力する行程であり、 前記アンダーシュート整形行程は、前記波形信号の電位
がアンダーシュート判定電位以下となるときに当該アン
ダーシュート判定電位以下となる部分の波形信号を選別
してアンダーシュート波形として出力し、当該アンダー
シュート波形の継続する時間に応じて、当該波形信号の
アンダーシュート成分を減衰させて前記整形波形として
出力する行程であることを特徴とするオーバーシュート
・アンダーシュート防止方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10321352A JP2000134089A (ja) | 1998-10-28 | 1998-10-28 | オーバーシュート・アンダーシュート防止装置並びに半導体装置及びオーバーシュート・アンダーシュート防止方法 |
| US09/420,834 US6344957B1 (en) | 1998-10-28 | 1999-10-19 | Overshoot/undershoot prevention device and overshoot/undershoot prevention method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10321352A JP2000134089A (ja) | 1998-10-28 | 1998-10-28 | オーバーシュート・アンダーシュート防止装置並びに半導体装置及びオーバーシュート・アンダーシュート防止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000134089A true JP2000134089A (ja) | 2000-05-12 |
Family
ID=18131632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10321352A Pending JP2000134089A (ja) | 1998-10-28 | 1998-10-28 | オーバーシュート・アンダーシュート防止装置並びに半導体装置及びオーバーシュート・アンダーシュート防止方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6344957B1 (ja) |
| JP (1) | JP2000134089A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017169145A (ja) * | 2016-03-17 | 2017-09-21 | 東京エレクトロンデバイス株式会社 | 半導体装置、メンテナンス装置、及びメンテナンス方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01195720A (ja) | 1988-01-04 | 1989-08-07 | Nec Corp | 半導体集積回路 |
| JPH03195126A (ja) | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | インバータ回路 |
| JPH06237164A (ja) | 1993-02-10 | 1994-08-23 | Hitachi Ltd | 電力低減機構を持つ半導体集積回路とそれを用いた電子装置 |
| JP2959269B2 (ja) | 1992-04-14 | 1999-10-06 | 三菱電機株式会社 | オープンドレイン出力回路 |
| JPH065092A (ja) | 1992-06-17 | 1994-01-14 | Sony Corp | サンプルホールド回路 |
| JPH07218596A (ja) * | 1994-02-03 | 1995-08-18 | Mitsubishi Electric Corp | 半導体試験装置 |
| US5487038A (en) | 1994-08-15 | 1996-01-23 | Creative Integrated Systems, Inc. | Method for read cycle interrupts in a dynamic read-only memory |
| JP3386602B2 (ja) | 1994-11-30 | 2003-03-17 | 株式会社東芝 | 出力回路装置 |
| JP3283806B2 (ja) * | 1997-10-28 | 2002-05-20 | 日本電気株式会社 | アンダシュート・オーバシュート防止回路 |
| JPH11136850A (ja) * | 1997-10-28 | 1999-05-21 | Nec Corp | 過電流防止回路 |
-
1998
- 1998-10-28 JP JP10321352A patent/JP2000134089A/ja active Pending
-
1999
- 1999-10-19 US US09/420,834 patent/US6344957B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017169145A (ja) * | 2016-03-17 | 2017-09-21 | 東京エレクトロンデバイス株式会社 | 半導体装置、メンテナンス装置、及びメンテナンス方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6344957B1 (en) | 2002-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100164656A1 (en) | Integrated digitally controlled linear-in-decibels attenuator | |
| US4931668A (en) | MIS transistor driven inverter circuit capable of individually controlling rising portion and falling portion of output waveform | |
| KR950001761A (ko) | 반도체 집적회로의 데이타 출력버퍼 | |
| US5406636A (en) | Signal processing device | |
| JP2003283314A (ja) | 過電流検出機能付き負荷駆動回路 | |
| US6922071B2 (en) | Setting multiple chip parameters using one IC terminal | |
| KR910003389A (ko) | 모노리딕(monolithic) 저항체 비교기 회로 | |
| US5424629A (en) | Power circuit for a semiconductor apparatus | |
| US6982582B1 (en) | Simplified comparator with digitally controllable hysteresis and bandwidth | |
| JP2000134089A (ja) | オーバーシュート・アンダーシュート防止装置並びに半導体装置及びオーバーシュート・アンダーシュート防止方法 | |
| US20040108874A1 (en) | System and method for obtaining hysteresis through body substrate control | |
| JP3797186B2 (ja) | クランプ回路 | |
| US6621311B2 (en) | Power noise prevention circuit in microcontroller unit | |
| JP2002026670A (ja) | 抵抗ラダー型電子ボリューム | |
| US7471108B2 (en) | Variable reference level input circuit and method | |
| JPS6359018A (ja) | 温度補償ヒステリシスバッファおよび温度補償ヒステリシスバッファでヒステリシス基準レベルを調節するための方法 | |
| JP3183920B2 (ja) | 半導体集積回路 | |
| JPH03117915A (ja) | 駆動回路 | |
| JP3256689B2 (ja) | 半導体集積回路 | |
| US5729153A (en) | Output buffer with oscillation damping | |
| US6288578B1 (en) | Signal processor for charge coupled device | |
| US5789943A (en) | V.35 network terminator | |
| US6388462B1 (en) | Waveform shaping digital circuit | |
| US5793237A (en) | Current one-shot circuit with linear response to an input signal transition | |
| US4348695A (en) | Noise processor defeat switch |