JPH1175320A - 過電圧保護回路 - Google Patents
過電圧保護回路Info
- Publication number
- JPH1175320A JPH1175320A JP10188863A JP18886398A JPH1175320A JP H1175320 A JPH1175320 A JP H1175320A JP 10188863 A JP10188863 A JP 10188863A JP 18886398 A JP18886398 A JP 18886398A JP H1175320 A JPH1175320 A JP H1175320A
- Authority
- JP
- Japan
- Prior art keywords
- overvoltage
- protection circuit
- overvoltage protection
- input
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
- H02H3/202—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage for dc systems
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 入力信号を妨害することなくエネルギーなし
の電圧制限を実施することができかつ診断バスに反作用
しない、集積回路入力側に対する過電圧保護回路。 【解決手段】 入力線路ｅ１−ａ１過電圧条件を検出す
る、しきい値スイッチＲ１，Ｒ２，Ｔ１を有する過電圧
検出装置１、これにより付勢される切換装置２を備え、
しきい値スイッチは遮断しきい値電圧ＵＡＢに基づいて
入力信号Ｕｅ１を監視し、過電圧を検出した際に、切換
装置の、入力線路に直列に接続されているアナログスイ
ッチＴ２を付勢して、それが高抵抗状態をとるようにす
る。
の電圧制限を実施することができかつ診断バスに反作用
しない、集積回路入力側に対する過電圧保護回路。 【解決手段】 入力線路ｅ１−ａ１過電圧条件を検出す
る、しきい値スイッチＲ１，Ｒ２，Ｔ１を有する過電圧
検出装置１、これにより付勢される切換装置２を備え、
しきい値スイッチは遮断しきい値電圧ＵＡＢに基づいて
入力信号Ｕｅ１を監視し、過電圧を検出した際に、切換
装置の、入力線路に直列に接続されているアナログスイ
ッチＴ２を付勢して、それが高抵抗状態をとるようにす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、少なくとも１つの
入力線路の正または負の過電圧条件を検出する過電圧検
出装置と、該過電圧検出装置によって付勢される、付勢
された状態において前記入力線路を中断する切換装置と
を備えた、例えば集積回路の入力側に対する過電圧保護
回路に関する。
入力線路の正または負の過電圧条件を検出する過電圧検
出装置と、該過電圧検出装置によって付勢される、付勢
された状態において前記入力線路を中断する切換装置と
を備えた、例えば集積回路の入力側に対する過電圧保護
回路に関する。
【０００２】
【従来の技術】この過電圧保護回路は、通信伝送の領域
および高電圧技術において特別普通である。集積回路の
入力線路、例えば車両における制御装置におけるＳＡＥ
診断入力側を保護するために、これまで、作動中入力信
号を負荷しかつ生じた損失電力を抵抗を介して熱に変換
する、例えばツェナーダイオードにおいて変換するクラ
ンプ回路が普通である。
および高電圧技術において特別普通である。集積回路の
入力線路、例えば車両における制御装置におけるＳＡＥ
診断入力側を保護するために、これまで、作動中入力信
号を負荷しかつ生じた損失電力を抵抗を介して熱に変換
する、例えばツェナーダイオードにおいて変換するクラ
ンプ回路が普通である。
【０００３】車両において診断インターフェイスに導か
れている診断線路はワイヤーハーネスにおいて布設され
ているので、状況によっては擦傷または類似のものによ
ってこれら線路間の短絡が発生する可能性があり、この
ような短絡の結果回路部分が故障または誤作動を生じか
ねない。その際、例えば診断線路がアース線路またはバ
ッテリー電圧＋ＵＢＡＴＴを導く線路と短絡されること
が起こりうる。アースへの短絡は車両制御装置の集積入
力回路にとって問題ではないが、バッテリー電圧＋Ｕ
ＢＡＴＴへの短絡は少なくとも２４Ｖ車載電源におい
て、ＳＡＥ診断インターフェイスＩＣの許容入力領域が
越えられ、これによりこの集積回路は状況によって破壊
される可能性が生じることになる。
れている診断線路はワイヤーハーネスにおいて布設され
ているので、状況によっては擦傷または類似のものによ
ってこれら線路間の短絡が発生する可能性があり、この
ような短絡の結果回路部分が故障または誤作動を生じか
ねない。その際、例えば診断線路がアース線路またはバ
ッテリー電圧＋ＵＢＡＴＴを導く線路と短絡されること
が起こりうる。アースへの短絡は車両制御装置の集積入
力回路にとって問題ではないが、バッテリー電圧＋Ｕ
ＢＡＴＴへの短絡は少なくとも２４Ｖ車載電源におい
て、ＳＡＥ診断インターフェイスＩＣの許容入力領域が
越えられ、これによりこの集積回路は状況によって破壊
される可能性が生じることになる。
【０００４】
【発明が解決しようとする課題】従って本発明の課題
は、殊に集積回路の入力側、例えば車両の制御蔵置にお
けるＳＡＥ診断入力側を著しく高い入力電圧から確実に
保護する、この種の入力側に対する過電圧保護回路を提
供することであり、該過電圧保護回路はこの回路の動作
領域において入力信号を妨害することなくエネルギーな
しの電圧制限を実施することができかつ診断バスに反作
用しないものである。
は、殊に集積回路の入力側、例えば車両の制御蔵置にお
けるＳＡＥ診断入力側を著しく高い入力電圧から確実に
保護する、この種の入力側に対する過電圧保護回路を提
供することであり、該過電圧保護回路はこの回路の動作
領域において入力信号を妨害することなくエネルギーな
しの電圧制限を実施することができかつ診断バスに反作
用しないものである。
【０００５】
【課題を解決するための手段】この課題は本発明によれ
ば、少なくとも１つの入力線路の正の過電圧条件を検出
する過電圧検出装置と、該過電圧検出装置によって付勢
される、付勢された状態において前記入力線路を中断す
る切換装置とを備えた、例えば集積回路の入力側に対す
る過電圧保護装置において、前記過電圧検出装置はしき
い値スイッチを有し、該しきい値スイッチは前以て決め
られた遮断しきい値電圧に基づいて１つまたは複数の入
力信号が前記しきい値電圧を上回るないし下回るとき、
前記切換装置を付勢し、かつ前記切換装置は前記入力線
路に直列に接続されているアナログスイッチを有し、該
アナログスイッチはそれが付勢されているとき、高抵抗
状態をとるようにしたことによって解決される。
ば、少なくとも１つの入力線路の正の過電圧条件を検出
する過電圧検出装置と、該過電圧検出装置によって付勢
される、付勢された状態において前記入力線路を中断す
る切換装置とを備えた、例えば集積回路の入力側に対す
る過電圧保護装置において、前記過電圧検出装置はしき
い値スイッチを有し、該しきい値スイッチは前以て決め
られた遮断しきい値電圧に基づいて１つまたは複数の入
力信号が前記しきい値電圧を上回るないし下回るとき、
前記切換装置を付勢し、かつ前記切換装置は前記入力線
路に直列に接続されているアナログスイッチを有し、該
アナログスイッチはそれが付勢されているとき、高抵抗
状態をとるようにしたことによって解決される。
【０００６】
【発明の実施の形態】有利には、該過電圧保護装置は正
の過電圧を保護するように設計されており、その際前記
遮断しきい値電圧は正のレベルを有している。このこと
は、ＩＳＯ／ＳＡＥ診断インターフェイスにおいて、イ
ンターフェイスドライバの入力信号が僅か、限界値−１
０〜＋１５Ｖ内になければならないような場合であり、
その際この種のインターフェイスドライバの規定の入力
信号は０〜＋１５Ｖにあるべきである。
の過電圧を保護するように設計されており、その際前記
遮断しきい値電圧は正のレベルを有している。このこと
は、ＩＳＯ／ＳＡＥ診断インターフェイスにおいて、イ
ンターフェイスドライバの入力信号が僅か、限界値−１
０〜＋１５Ｖ内になければならないような場合であり、
その際この種のインターフェイスドライバの規定の入力
信号は０〜＋１５Ｖにあるべきである。
【０００７】上述した本発明の過電圧保護回路は原理的
に過電圧制御されるリレーのように機能する。入力線路
において、集積入力回路の許容レベルを上回る電圧（電
圧のピーク値）が生じるや否や、過電圧検出装置は過電
圧の存在を検出しかつ切換装置を付勢する信号を発生す
るので、切換装置はその接点を開放するリレーのように
入力信号を遮断し、即ち後続の集積回路の入力から切り
離す。この状態は、過電圧保護回路の入力電圧が再びし
きい値電圧より下方にくるや否や、終了する。
に過電圧制御されるリレーのように機能する。入力線路
において、集積入力回路の許容レベルを上回る電圧（電
圧のピーク値）が生じるや否や、過電圧検出装置は過電
圧の存在を検出しかつ切換装置を付勢する信号を発生す
るので、切換装置はその接点を開放するリレーのように
入力信号を遮断し、即ち後続の集積回路の入力から切り
離す。この状態は、過電圧保護回路の入力電圧が再びし
きい値電圧より下方にくるや否や、終了する。
【０００８】本発明の過電圧保護回路の過電圧検出装置
は有利には、しきい値電圧を発生するためにツェナーダ
イオードおよびしきい値スイッチとしてこのツェナーダ
イオードの後置接続されているトランジスタを有してい
る。
は有利には、しきい値電圧を発生するためにツェナーダ
イオードおよびしきい値スイッチとしてこのツェナーダ
イオードの後置接続されているトランジスタを有してい
る。
【０００９】しきい値スイッチの遮断しきい値電圧は有
利には、安定化された、バッテリー電圧から導出される
比較電圧に基づいて発生される。
利には、安定化された、バッテリー電圧から導出される
比較電圧に基づいて発生される。
【００１０】本発明の過電圧保護回路の切換装置のアナ
ログスイッチは有利には電界効果トランジスタを有して
おり、該電界効果トランジスタのゲート接続端子は前記
しきい値スイッチの付勢出力側に接続されており、ドレ
イン接続端子は過電圧保護回路の入力接続端子に直接接
続されておりかつソース接続端子は出力接続端子に直接
接続されている。電界効果トランジスタを著しく高いゲ
ート・ソース間電圧を保護するために、電界効果トラン
ジスタのデート接続端子とソース接続端子との間に保護
ダイオードが接続されている。
ログスイッチは有利には電界効果トランジスタを有して
おり、該電界効果トランジスタのゲート接続端子は前記
しきい値スイッチの付勢出力側に接続されており、ドレ
イン接続端子は過電圧保護回路の入力接続端子に直接接
続されておりかつソース接続端子は出力接続端子に直接
接続されている。電界効果トランジスタを著しく高いゲ
ート・ソース間電圧を保護するために、電界効果トラン
ジスタのデート接続端子とソース接続端子との間に保護
ダイオードが接続されている。
【００１１】有利な実施例において、本発明の過電圧保
護回路は、例えば対応する、差分信号を導く２つの入力
線路を監視するように構成されておりかつこのために２
つの電界効果トランジスタを有しており、該電界効果ト
ランジスタのゲート接続端子はそれぞれ共通に、共通の
しきい値スイッチの付勢出力側に接続されており、ドレ
イン接続端子はそれぞれ、当該過電圧保護回路の１つの
入力接続端子に直接接続されておりかつソース接続端子
はそれぞれ、１つの出力接続端子に接続されており、か
つ共通の保護電圧検出装置に、２つの入力接続端子にお
ける瞬時の電圧ピーク値を組み合わせる論理結合回路が
前置接続されている。論理結合回路は有利には、２つの
入力接続端子の間の逆極性に相互に接続された、直列接
続されている２つのダイオードを有しており、該ダイオ
ードの共通の接続点は前記過電圧検出装置のツェナーダ
イオードに接続されている。
護回路は、例えば対応する、差分信号を導く２つの入力
線路を監視するように構成されておりかつこのために２
つの電界効果トランジスタを有しており、該電界効果ト
ランジスタのゲート接続端子はそれぞれ共通に、共通の
しきい値スイッチの付勢出力側に接続されており、ドレ
イン接続端子はそれぞれ、当該過電圧保護回路の１つの
入力接続端子に直接接続されておりかつソース接続端子
はそれぞれ、１つの出力接続端子に接続されており、か
つ共通の保護電圧検出装置に、２つの入力接続端子にお
ける瞬時の電圧ピーク値を組み合わせる論理結合回路が
前置接続されている。論理結合回路は有利には、２つの
入力接続端子の間の逆極性に相互に接続された、直列接
続されている２つのダイオードを有しており、該ダイオ
ードの共通の接続点は前記過電圧検出装置のツェナーダ
イオードに接続されている。
【００１２】上述の本発明の過電圧保護回路は簡単でか
つコストの面で有利にかつＳＡＥインターフェイス回路
の集積された入力回路と共に１つの共通のサブストレー
ト上に実現可能である。これにより、入力信号の制限を
エネルギーを用いずに行うことができるようになる。更
に、本発明の過電圧保護回路は有利には、回路定数の変
化によって種々異なった遮断レベルに整合可能である。
本発明の過電圧保護回路は、ＳＡＥ診断インターフェイ
スに接続されている診断バスへ反作用を有していない。
通常時、本発明の過電圧保護回路、即ちその切換装置は
その入力接続端子と出力接続端子との間の低抵抗の接続
を形成する。これに対して、本発明の過電圧保護回路、
即ちその切換装置は過電圧発生時に、スイッチの入力側
と出力側との間に高抵抗の接続を形成する。それはあた
かも入力線路が切り離されるかのようである。その際入
力線路に生じている信号に対する、過電圧保護回路の反
作用は生じない。
つコストの面で有利にかつＳＡＥインターフェイス回路
の集積された入力回路と共に１つの共通のサブストレー
ト上に実現可能である。これにより、入力信号の制限を
エネルギーを用いずに行うことができるようになる。更
に、本発明の過電圧保護回路は有利には、回路定数の変
化によって種々異なった遮断レベルに整合可能である。
本発明の過電圧保護回路は、ＳＡＥ診断インターフェイ
スに接続されている診断バスへ反作用を有していない。
通常時、本発明の過電圧保護回路、即ちその切換装置は
その入力接続端子と出力接続端子との間の低抵抗の接続
を形成する。これに対して、本発明の過電圧保護回路、
即ちその切換装置は過電圧発生時に、スイッチの入力側
と出力側との間に高抵抗の接続を形成する。それはあた
かも入力線路が切り離されるかのようである。その際入
力線路に生じている信号に対する、過電圧保護回路の反
作用は生じない。
【００１３】付加的に、この過電圧検出装置の出力側は
インターフェイスの監視のために使用することができ
る。
インターフェイスの監視のために使用することができ
る。
【００１４】
【実施例】次に本発明を図示の実施例につき図面を用い
て詳細に説明する。
て詳細に説明する。
【００１５】以下の説明において、いつも、例としてＳ
ＡＥ診断インターフェイスＪ１７０８に基づくものとす
る。
ＡＥ診断インターフェイスＪ１７０８に基づくものとす
る。
【００１６】図１に図示の、本発明の過電圧保護回路の
有利な実施例は、それぞれ、入力接続端子および出力接
続端子間の２つの入力線路ｅ１−ａ１およびｅ２−ａ２
の電圧を監視するように構成されている。まず、一点鎖
線の左側に示されている過電圧検出装置１について説明
する。入力接続端子ｅ１，ｅ２にその都度加わる入力電
圧Ｕｅ１，Ｕｅ２はカソード接続端子が逆極性で接続さ
れている２つのダイオードＤ１，Ｄ２を介してツェナー
ダイオードＤ３のカソード接続端子に導かれている。ツ
ェナーダイオードＤ３のアノード接続端子は基準バイア
ス電圧を発生する抵抗組み合わせＲ１，Ｒ２を介してト
ランジスタＴ１のベース接続端子に導かれている。この
回路装置によって、トランジスタＴ１は、トランジスタ
Ｔ１の入力電圧Ｕｅ１，Ｕｅ２＞ＵＡＢ＝ＵＤ１＋Ｕ
Ｄ３＋ＵＢＥまたはＵｅ１，Ｕｅ２＞ＵＡＢ＝ＵＤ２＋
ＵＤ３＋ＵＢＥの場合に導通切換される。このトランジ
スタはエミッタ側がアースに接続されておりかつコレク
タ側が、切換装置２の２つの電界効果トランジスタＴ
２，Ｔ３に対するゲート制御電圧を発生する素子組み合
わせに接続されている。この組み合わせは、バッテリー
電圧ＵＢＡＴＴに接続されている抵抗Ｒ３と安定化のた
めの別のツェーダイオードＤ４との組み合わせから成っ
ている。
有利な実施例は、それぞれ、入力接続端子および出力接
続端子間の２つの入力線路ｅ１−ａ１およびｅ２−ａ２
の電圧を監視するように構成されている。まず、一点鎖
線の左側に示されている過電圧検出装置１について説明
する。入力接続端子ｅ１，ｅ２にその都度加わる入力電
圧Ｕｅ１，Ｕｅ２はカソード接続端子が逆極性で接続さ
れている２つのダイオードＤ１，Ｄ２を介してツェナー
ダイオードＤ３のカソード接続端子に導かれている。ツ
ェナーダイオードＤ３のアノード接続端子は基準バイア
ス電圧を発生する抵抗組み合わせＲ１，Ｒ２を介してト
ランジスタＴ１のベース接続端子に導かれている。この
回路装置によって、トランジスタＴ１は、トランジスタ
Ｔ１の入力電圧Ｕｅ１，Ｕｅ２＞ＵＡＢ＝ＵＤ１＋Ｕ
Ｄ３＋ＵＢＥまたはＵｅ１，Ｕｅ２＞ＵＡＢ＝ＵＤ２＋
ＵＤ３＋ＵＢＥの場合に導通切換される。このトランジ
スタはエミッタ側がアースに接続されておりかつコレク
タ側が、切換装置２の２つの電界効果トランジスタＴ
２，Ｔ３に対するゲート制御電圧を発生する素子組み合
わせに接続されている。この組み合わせは、バッテリー
電圧ＵＢＡＴＴに接続されている抵抗Ｒ３と安定化のた
めの別のツェーダイオードＤ４との組み合わせから成っ
ている。
【００１７】この組み合わせＲ３，Ｄ４によって発生さ
れるゲート制御電圧は常に、ＭＯＳ電界効果トランジス
タＴ２およびＴ３のソース接続端子における電圧より約
２Ｖだけ大きくなければならない。切換装置２の２つの
電界効果トランジスタＴ２，Ｔ３のドレイン接続端子は
それぞれ、過電圧保護回路の入力接続端子ｅ１，ｅ２に
接続されておりかつソース接続端子はそれぞれ、出力接
続端子ａ１，ａ２に接続されている。２つのＭＯＳ電界
効果トランジスタＴ２，Ｔ３のゲート接続端子およびソ
ース接続端子の間にそれぞれ、保護ダイオードＤ５，Ｄ
６が接続されており、これら保護ダイオードは、電界効
果トランジスタのソース接続端子が所定の電位に固定接
続されていない場合、電界効果トランジスタを著しく高
いゲート・ソース電圧に対して保護する。更に言及すべ
きは、抵抗Ｒ３の、ツェナーダイオードＤ４およびトラ
ンジスタＴ２，Ｔ３のゲート接続端子との接続点の間に
それぞれ、ゲートバイアス電圧発生のための抵抗Ｒ４，
Ｒ５が介挿されていることである。
れるゲート制御電圧は常に、ＭＯＳ電界効果トランジス
タＴ２およびＴ３のソース接続端子における電圧より約
２Ｖだけ大きくなければならない。切換装置２の２つの
電界効果トランジスタＴ２，Ｔ３のドレイン接続端子は
それぞれ、過電圧保護回路の入力接続端子ｅ１，ｅ２に
接続されておりかつソース接続端子はそれぞれ、出力接
続端子ａ１，ａ２に接続されている。２つのＭＯＳ電界
効果トランジスタＴ２，Ｔ３のゲート接続端子およびソ
ース接続端子の間にそれぞれ、保護ダイオードＤ５，Ｄ
６が接続されており、これら保護ダイオードは、電界効
果トランジスタのソース接続端子が所定の電位に固定接
続されていない場合、電界効果トランジスタを著しく高
いゲート・ソース電圧に対して保護する。更に言及すべ
きは、抵抗Ｒ３の、ツェナーダイオードＤ４およびトラ
ンジスタＴ２，Ｔ３のゲート接続端子との接続点の間に
それぞれ、ゲートバイアス電圧発生のための抵抗Ｒ４，
Ｒ５が介挿されていることである。
【００１８】図１に図示の回路は、次のように動作す
る：ｅ１にもｅ２にも過電圧が生じていない正常時に
は、２つの電界効果トランジスタＴ２およびＴ３は導通
しておりかつ従ってそれぞれ、一方におけるｅ１−ａ１
と他方におけるｅ２−ａ２との間の低抵抗の接続を形成
する。ＵＤ３＋ＵＤ１＋ＵＢＥまたはＵＤ３＋ＵＤ２＋
ＵＢＥより小さいすべての入力電圧に対して、Ｔ１は非
道通になり、その結果ＭＯＳ電界効果トランジスタＴ
２，Ｔ３は２つの入力線路における２つの方向における
信号に対する低抵抗を表すものである。
る：ｅ１にもｅ２にも過電圧が生じていない正常時に
は、２つの電界効果トランジスタＴ２およびＴ３は導通
しておりかつ従ってそれぞれ、一方におけるｅ１−ａ１
と他方におけるｅ２−ａ２との間の低抵抗の接続を形成
する。ＵＤ３＋ＵＤ１＋ＵＢＥまたはＵＤ３＋ＵＤ２＋
ＵＢＥより小さいすべての入力電圧に対して、Ｔ１は非
道通になり、その結果ＭＯＳ電界効果トランジスタＴ
２，Ｔ３は２つの入力線路における２つの方向における
信号に対する低抵抗を表すものである。
【００１９】少なくとも１つの入力側ｅ１，ｅ２におい
て過電圧が発生するや否や、即ちＵ ｅ１，Ｕｅ２＞Ｕ
Ｄ３＋ＵＤ１＋ＵＢＥまたはＵｅ１，Ｕｅ２＞ＵＤ３＋
ＵＤ２＋ＵＢＥとなるや否や、トランジスタＴ１は導通
状態になりかつゲート電圧ＵＤ ４を短絡する。これによ
り２つの電界効果トランジスタＴ２，Ｔ３は阻止状態に
なり、過電圧保護回路の出力側ａ１，ａ２は高抵抗で所
属の入力側ｅ１，ｅ２から切り離される。重要なのはＭ
ＯＳ電界効果トランジスタＴ２，Ｔ３の極性であって、
そのドレイン接続端子はそれぞれ入力側ｅ１，ｅ２に接
続されておりかつそのソース接続端子はそれぞれ出力側
ａ１，ａ２に接続されている。というのは、ＭＯＳ電界
効果トランジスタの内部反転ダイオードは図示の手法の
回路においてしか正確な機能を許容しないからである。
て過電圧が発生するや否や、即ちＵ ｅ１，Ｕｅ２＞Ｕ
Ｄ３＋ＵＤ１＋ＵＢＥまたはＵｅ１，Ｕｅ２＞ＵＤ３＋
ＵＤ２＋ＵＢＥとなるや否や、トランジスタＴ１は導通
状態になりかつゲート電圧ＵＤ ４を短絡する。これによ
り２つの電界効果トランジスタＴ２，Ｔ３は阻止状態に
なり、過電圧保護回路の出力側ａ１，ａ２は高抵抗で所
属の入力側ｅ１，ｅ２から切り離される。重要なのはＭ
ＯＳ電界効果トランジスタＴ２，Ｔ３の極性であって、
そのドレイン接続端子はそれぞれ入力側ｅ１，ｅ２に接
続されておりかつそのソース接続端子はそれぞれ出力側
ａ１，ａ２に接続されている。というのは、ＭＯＳ電界
効果トランジスタの内部反転ダイオードは図示の手法の
回路においてしか正確な機能を許容しないからである。
【００２０】図２にオシログラムの形で示されている信
号−時間線図は正常時、即ち入力電圧Ｕｅ１，Ｕｅ２が
遮断しきい値電圧ＵＡＢより小さいかまたは最大でもそ
れに等しい場合を示している。この正常時では、回路
は、２つの入力側ｅ１，ｅ２がそれぞれ低抵抗であり、
即ち近似的に回路の出力側ａ１，ａ２に直接接続されて
いるように振る舞う。
号−時間線図は正常時、即ち入力電圧Ｕｅ１，Ｕｅ２が
遮断しきい値電圧ＵＡＢより小さいかまたは最大でもそ
れに等しい場合を示している。この正常時では、回路
は、２つの入力側ｅ１，ｅ２がそれぞれ低抵抗であり、
即ち近似的に回路の出力側ａ１，ａ２に直接接続されて
いるように振る舞う。
【００２１】図３に同様にオシログラムの形でかつ同じ
縮尺で示されている信号−時間線図は、過電圧保護回
路、即ち検出装置が既に入力電圧Ｕｅ１，Ｕｅ２の１つ
の過電圧状態を検出しかつ回路装置２の２つのＭＯＳ電
界効果トランジスタＴ２，Ｔ３が高抵抗に切り換えられ
ている（Ｕｅ＞ＵＡＢ）状態を示している。
縮尺で示されている信号−時間線図は、過電圧保護回
路、即ち検出装置が既に入力電圧Ｕｅ１，Ｕｅ２の１つ
の過電圧状態を検出しかつ回路装置２の２つのＭＯＳ電
界効果トランジスタＴ２，Ｔ３が高抵抗に切り換えられ
ている（Ｕｅ＞ＵＡＢ）状態を示している。
【００２２】図４にも同様に、オシログラムの形で、先
行する図２および図３と同じ縮尺で過電圧状態を示し、
その際入力電圧Ｕｅ１，Ｕｅ２の少なくとも１つが遮断
しきい値電圧を著しく上回っている。
行する図２および図３と同じ縮尺で過電圧状態を示し、
その際入力電圧Ｕｅ１，Ｕｅ２の少なくとも１つが遮断
しきい値電圧を著しく上回っている。
【００２３】図２ないし図４の基礎となっていた実験で
は、考察の時間間隔において、まず図２において
Ｕｅ１，Ｕｅ２のピーク値は約５ＶでありかつＵＡＢは
近似的に１２Ｖであった。それから図３ではＵｅ１，Ｕ
ｅ２のピーク値は約１３Ｖであった。遮断しきい値電圧
ＵＡＢは図２の場合と同様にほぼ１２Ｖだった。最後
に、図４において、考察の時間間隔においてＵｅ１，Ｕ
ｅ２のピーク値は約２４Ｖであった。遮断しきい値電圧
は変わらずに１２Ｖだった。図２ないし図４にオシログ
ラムの形で示されている信号−時間線図は、図１に図示
の本発明の過電圧保護回路が実際に遅延なく応答しかつ
過電圧パルスのそれぞれの開始時および終了時にその都
度更に狭い切換ピークのみが発生したことを示してい
る。この種の切換ピークは簡単な低域フィルタによって
容易に取り除くすることができる。
は、考察の時間間隔において、まず図２において
Ｕｅ１，Ｕｅ２のピーク値は約５ＶでありかつＵＡＢは
近似的に１２Ｖであった。それから図３ではＵｅ１，Ｕ
ｅ２のピーク値は約１３Ｖであった。遮断しきい値電圧
ＵＡＢは図２の場合と同様にほぼ１２Ｖだった。最後
に、図４において、考察の時間間隔においてＵｅ１，Ｕ
ｅ２のピーク値は約２４Ｖであった。遮断しきい値電圧
は変わらずに１２Ｖだった。図２ないし図４にオシログ
ラムの形で示されている信号−時間線図は、図１に図示
の本発明の過電圧保護回路が実際に遅延なく応答しかつ
過電圧パルスのそれぞれの開始時および終了時にその都
度更に狭い切換ピークのみが発生したことを示してい
る。この種の切換ピークは簡単な低域フィルタによって
容易に取り除くすることができる。
【００２４】図１に図示の回路は、回路素子の選定によ
って簡単な手法で、ＳＡＥＪ１７０８に記載のＳＡＥ診
断インターフェイスの過電圧監視および過電圧保護のた
めに設計することができる。
って簡単な手法で、ＳＡＥＪ１７０８に記載のＳＡＥ診
断インターフェイスの過電圧監視および過電圧保護のた
めに設計することができる。
【００２５】既述のように、図１に図示の、本発明の過
電圧保護回路の有利な実施例は、２つの信号線路の組み
合わされた保護のために設計されている。その際過電圧
検出装置は共通であり、その結果過電圧状況の発生の際
１つの入力線路においてまたは２つの入力線路において
も２つのＭＯＳ電界効果トランジスタＴ２，Ｔ３が高抵
抗になる。勿論、本発明の回路原理によって、それぞれ
の過電圧保護回路に対して別個に１つの過電圧保護回路
を実現することもできる。更に、２つより多くの入力線
路を組み合わせて、本発明の過電圧保護回路を用いて過
電圧状況から保護するようにしてもよい。
電圧保護回路の有利な実施例は、２つの信号線路の組み
合わされた保護のために設計されている。その際過電圧
検出装置は共通であり、その結果過電圧状況の発生の際
１つの入力線路においてまたは２つの入力線路において
も２つのＭＯＳ電界効果トランジスタＴ２，Ｔ３が高抵
抗になる。勿論、本発明の回路原理によって、それぞれ
の過電圧保護回路に対して別個に１つの過電圧保護回路
を実現することもできる。更に、２つより多くの入力線
路を組み合わせて、本発明の過電圧保護回路を用いて過
電圧状況から保護するようにしてもよい。
【００２６】
【発明の効果】上述した本発明の過電圧保護回路は殊に
次の利点を有している： −アナログスイッチとして電界効果トランジスタを使用
することで、信号を２つの方向においてガイドできる； −回路は簡単かつ低価格で実現される； −入力信号はエネルギーなしに制限することができる； −過電圧保護回路は種々異なった遮断レベルにおいて素
子の値の整合によって、例えば実装品の変化によって整
合される； −この回路はＳＡＥインターフェイスに接続されている
診断バスに反作用を有していない； −本発明により使用される電界効果トランジスタは正常
時、即ち過電圧が発生していないとき、回路の入力側と
出力側との間に低抵抗の接続を形成する； −過電圧遮断パス（Ｔ１）は付加的に、インターフェイ
スの監視の目的のために用いられる。
次の利点を有している： −アナログスイッチとして電界効果トランジスタを使用
することで、信号を２つの方向においてガイドできる； −回路は簡単かつ低価格で実現される； −入力信号はエネルギーなしに制限することができる； −過電圧保護回路は種々異なった遮断レベルにおいて素
子の値の整合によって、例えば実装品の変化によって整
合される； −この回路はＳＡＥインターフェイスに接続されている
診断バスに反作用を有していない； −本発明により使用される電界効果トランジスタは正常
時、即ち過電圧が発生していないとき、回路の入力側と
出力側との間に低抵抗の接続を形成する； −過電圧遮断パス（Ｔ１）は付加的に、インターフェイ
スの監視の目的のために用いられる。
【図１】本発明の過電圧保護回路の有利な実施例の基本
回路略図である。
回路略図である。
【図２】オシログラムの形で、入力信号および出力信号
線図と、切換装置の付勢の基礎となっている遮断しきい
値電圧Ｕａとを過電圧が発生していない正常時において
示す線図である。
線図と、切換装置の付勢の基礎となっている遮断しきい
値電圧Ｕａとを過電圧が発生していない正常時において
示す線図である。
【図３】オシログラムの形で、同じ信号を、入力電圧Ｕ
ｅが僅かな過電圧を有している時間区分において示す線
図である。
ｅが僅かな過電圧を有している時間区分において示す線
図である。
【図４】同様に、オシログラムの形で、入力電圧Ｕｅが
遮断しきい値電圧を著しく上回る状態を示す線図であ
る。
遮断しきい値電圧を著しく上回る状態を示す線図であ
る。
１ 過電圧検出装置、 ２ 切換装置、 ｅ１−ａ１，
ｅ２−ａ２ 入力線路、 Ｔ１，Ｒ１，Ｒ２ しきい値
スイッチ（Ｔ１ 過電圧遮断トランジスタ）、Ｔ２，Ｔ
３ アナログスイッチ（電界効果トランジスタ）、 Ｕ
ＡＢ 遮断しきい値電圧
ｅ２−ａ２ 入力線路、 Ｔ１，Ｒ１，Ｒ２ しきい値
スイッチ（Ｔ１ 過電圧遮断トランジスタ）、Ｔ２，Ｔ
３ アナログスイッチ（電界効果トランジスタ）、 Ｕ
ＡＢ 遮断しきい値電圧
Claims (10)
- 【請求項１】 少なくとも１つの入力線路（ｅ１−ａ
１，ｅ２−ａ２）の正または負の過電圧条件を検出する
過電圧検出装置（１）と、該過電圧検出装置（１）によ
って付勢される、付勢された状態において前記入力線路
（ｅ１−ａ１，ｅ２−ａ２）を中断する切換装置（２）
とを備えた過電圧保護回路において、前記過電圧検出装
置（１）はしきい値スイッチ（Ｒ１，Ｒ２，Ｔ１）を有
し、該しきい値スイッチは前以て決められた遮断しきい
値電圧（ＵＡＢ）に基づいて１つまたは複数の入力信号
（Ｕｅ１，Ｕｅ２）が前記しきい値電圧を上回るないし
下回るとき、前記切換装置（２）を付勢し、かつ前記切
換装置（２）は前記入力線路（ｅ１−ａ１，ｅ２−ａ
２）に直列に接続されているアナログスイッチ（Ｔ２，
Ｔ３）を有し、該アナログスイッチはそれが付勢されて
いるとき、高抵抗状態をとることを特徴とする過電圧保
護回路。 - 【請求項２】 該過電圧保護回路は正の過電圧を保護し
かつ前記遮断しきい値電圧は正のレベルを有している請
求項１記載の過電圧保護回路。 - 【請求項３】 前記過電圧検出装置（１）は１つまたは
複数の入力電圧（Ｕ ｅ１，Ｕｅ２）の瞬時のピーク値を
検出する請求項１または２記載の過電圧保護回路。 - 【請求項４】 前記過電圧検出装置（１）は、前記しき
い値電圧を発生するためにツェナーダイオード（Ｄ３）
およびしきい値スイッチとして該ツェナーダイオードに
後置接続されているトランジスタ（Ｔ１）を有している
請求項１から３までのいずれか１項記載の過電圧保護回
路。 - 【請求項５】 前記しきい値スイッチは安定化された比
較電圧（ＵＢＡＴＴ）に基づいて前記遮断しきい値電圧
（ＵＡＢ）を発生する請求項１から４までのいずれか１
項記載の過電圧保護回路。 - 【請求項６】 前記切換装置（２）の前記アナログスイ
ッチは電界効果トランジスタ（Ｔ２，Ｔ３）を有してお
り、該電界効果トランジスタのゲート接続端子は前記し
きい値スイッチの付勢出力側に接続されており、ドレイ
ン接続端子は前記過電圧保護回路の入力接続端子（ｅ
１，ｅ２）に直接接続されておりかつソース接続端子は
前記出力接続端子（ａ１，ａ２）に直接接続されている
請求項１から５までのいずれか１項記載の過電圧保護回
路。 - 【請求項７】 前記電界効果トランジスタ（Ｔ２，Ｔ
３）を著しく高いゲート−ソース間電圧から保護するた
めに、該電界効果トランジスタのゲート接続端子とソー
ス接続端子との間に保護ダイオード（Ｄ５，Ｄ６）が接
続されている請求項６記載の過電圧保護回路。 - 【請求項８】 該過電圧保護回路は２つの入力線路（ｅ
１−ａ１，ｅ２−ａ２）を監視するように構成されてお
りかつこのために２つの電界効果トランジスタ（Ｔ２，
Ｔ３）を有しており、該電界効果トランジスタのゲート
接続端子はそれぞれ共通に、共通のしきい値スイッチの
付勢出力側に接続されており、ドレイン接続端子はそれ
ぞれ、当該過電圧保護回路の１つの入力接続端子（ｅ
１，ｅ２）に直接接続されておりかつソース接続端子は
それぞれ、１つの出力接続端子（ａ１，ａ２）に接続さ
れており、かつ前記共通の保護電圧検出装置（１）に、
前記２つの入力接続端子（ｅ１．ｅ２）における瞬時の
電圧ピーク値を組み合わせる論理結合回路が前置接続さ
れている請求項１から７までのいずれか１項記載の過電
圧保護回路。 - 【請求項９】 前記２つの入力接続端子（ｅ１．ｅ２）
の間の前記論理結合回路は逆極性に相互に接続された、
直列接続されている２つのダイオード（（Ｄ１，Ｄ２）
を有しており、該ダイオードの共通の接続点は前記過電
圧検出装置（１）のツェナーダイオード（Ｄ３）に接続
されている請求項８記載の過電圧保護回路。 - 【請求項１０】 過電圧保護回路はＳＡＥＪ１７０８に
記載の診断インターフェイスを監視しかつ保護するため
に使用される請求項１から９までのいずれか１項記載の
過電圧保護回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19728783A DE19728783A1 (de) | 1997-07-05 | 1997-07-05 | Überspannungsschutzschaltung, insbesondere für Eingänge integrierter Schaltungen |
| DE19728783.2 | 1997-07-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1175320A true JPH1175320A (ja) | 1999-03-16 |
Family
ID=7834766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10188863A Pending JPH1175320A (ja) | 1997-07-05 | 1998-07-03 | 過電圧保護回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6031705A (ja) |
| JP (1) | JPH1175320A (ja) |
| DE (1) | DE19728783A1 (ja) |
| SE (1) | SE9802397L (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697065B1 (en) | 1999-05-25 | 2004-02-24 | Sega Enterprises, Ltd. | Image processing method and device |
| JP2007508727A (ja) * | 2003-10-10 | 2007-04-05 | クノル−ブレムゼ ジステーメ フューア ヌッツファールツォイゲ ゲゼルシャフト ミット ベシュレンクテル ハフツング | たとえば有用車両における少なくとも１つの能動型回転数センサを接続するための電子回路装置 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW381213B (en) * | 1998-07-31 | 2000-02-01 | Via Tech Inc | Surge detector for power supply |
| US6665400B1 (en) * | 1999-04-23 | 2003-12-16 | Pctel, Inc. | Low-voltage transistor circuit for suppressing high-voltage surges in a telephone line interface circuit |
| DE10153158A1 (de) * | 2001-10-27 | 2003-05-15 | Conti Temic Microelectronic | Gleichspannungsversorgungsschaltung für an zumindest einer Leitung angeschlossene Verbraucher |
| EP1652281B1 (de) * | 2003-07-28 | 2007-01-17 | Siemens Aktiengesellschaft | Vorrichtung zum schutz von elektronik-baugruppen in einem mehrspannungs-bordnetz gegen kurzschl sse |
| DE102004037783B3 (de) * | 2004-08-03 | 2005-12-01 | Ds Automation Gmbh | Schutzschaltung für Digital-Ausgänge von Logik-Bausteinen und Mikrocontrollern |
| DE102005028211B4 (de) * | 2005-06-17 | 2007-02-01 | Infineon Technologies Ag | Schaltungsanordnung zum Verbinden eines ersten Schaltungsknotens mit einem zweiten Schaltungsknoten und zum Schutz des ersten Schaltungsknotens vor einer Überspannung |
| KR101157949B1 (ko) | 2005-06-29 | 2012-06-25 | 엘지디스플레이 주식회사 | 보호회로, 이의 구동방법, 이를 사용한 액정표시장치, 및이를 사용한 액정표시장치의 구동방법 |
| EP1873917A1 (en) * | 2006-06-30 | 2008-01-02 | Infineon Technologies Austria AG | Circuit arrangment with at least two semiconductor switches |
| DE102007036618A1 (de) * | 2007-08-02 | 2009-02-05 | Dspace Digital Signal Processing And Control Engineering Gmbh | Schaltungsanordnung zum Schutz von elektronischen Bauteilen oder Baugruppen |
| WO2013120101A1 (en) * | 2012-02-10 | 2013-08-15 | Transtector Systems, Inc. | Reduced let through voltage transient protection or suppression circuit |
| US20130208380A1 (en) * | 2012-02-10 | 2013-08-15 | Transtector Systems, Inc. | Transient control technology circuit |
| US9048662B2 (en) | 2012-03-19 | 2015-06-02 | Transtector Systems, Inc. | DC power surge protector |
| JP5576894B2 (ja) * | 2012-03-24 | 2014-08-20 | 株式会社東芝 | Ｆｅｔ駆動回路およびｆｅｔモジュール |
| US9190837B2 (en) | 2012-05-03 | 2015-11-17 | Transtector Systems, Inc. | Rigid flex electromagnetic pulse protection device |
| US9124093B2 (en) | 2012-09-21 | 2015-09-01 | Transtector Systems, Inc. | Rail surge voltage protector with fail disconnect |
| US9528913B2 (en) | 2014-07-24 | 2016-12-27 | General Electric Company | Method and systems for detection of compressor surge |
| US9689582B2 (en) | 2015-04-10 | 2017-06-27 | Lennox Industries Inc. | Overvoltage recovery circuit and a controller and HVAC system including the same |
| US10129993B2 (en) | 2015-06-09 | 2018-11-13 | Transtector Systems, Inc. | Sealed enclosure for protecting electronics |
| US10588236B2 (en) | 2015-07-24 | 2020-03-10 | Transtector Systems, Inc. | Modular protection cabinet with flexible backplane |
| US9924609B2 (en) | 2015-07-24 | 2018-03-20 | Transtector Systems, Inc. | Modular protection cabinet with flexible backplane |
| US10356928B2 (en) | 2015-07-24 | 2019-07-16 | Transtector Systems, Inc. | Modular protection cabinet with flexible backplane |
| WO2017075286A1 (en) | 2015-10-27 | 2017-05-04 | Transtector Systems, Inc. | Radio frequency surge protector with matched piston-cylinder cavity shape |
| US9991697B1 (en) | 2016-12-06 | 2018-06-05 | Transtector Systems, Inc. | Fail open or fail short surge protector |
| US11146257B2 (en) | 2019-12-04 | 2021-10-12 | Denso International America, Inc. | Latching DC switch circuit with overcurrent protection using field effect transistors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440441A (en) * | 1984-10-24 | 1995-08-08 | Ahuja; Om | Apparatus for protecting, monitoring, and managing an AC/DC electrical line or a telecommunication line using a microprocessor |
| US5198957A (en) * | 1990-07-02 | 1993-03-30 | Motorola, Inc. | Transient protection circuit using common drain field effect transistors |
-
1997
- 1997-07-05 DE DE19728783A patent/DE19728783A1/de not_active Withdrawn
-
1998
- 1998-07-02 US US09/109,601 patent/US6031705A/en not_active Expired - Fee Related
- 1998-07-03 SE SE9802397A patent/SE9802397L/ not_active Application Discontinuation
- 1998-07-03 JP JP10188863A patent/JPH1175320A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697065B1 (en) | 1999-05-25 | 2004-02-24 | Sega Enterprises, Ltd. | Image processing method and device |
| JP2007508727A (ja) * | 2003-10-10 | 2007-04-05 | クノル−ブレムゼ ジステーメ フューア ヌッツファールツォイゲ ゲゼルシャフト ミット ベシュレンクテル ハフツング | たとえば有用車両における少なくとも１つの能動型回転数センサを接続するための電子回路装置 |
| JP4741498B2 (ja) * | 2003-10-10 | 2011-08-03 | クノル−ブレムゼ ジステーメ フューア ヌッツファールツォイゲ ゲゼルシャフト ミット ベシュレンクテル ハフツング | たとえば有用車両における少なくとも１つの能動型回転数センサを接続するための電子回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| SE9802397L (sv) | 1999-01-06 |
| DE19728783A1 (de) | 1999-01-14 |
| US6031705A (en) | 2000-02-29 |
| SE9802397D0 (sv) | 1998-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1175320A (ja) | 過電圧保護回路 | |
| JPH10150354A (ja) | 電力ｆｅｔ及び短絡認識部を有するスイツチ装置 | |
| KR0139400B1 (ko) | 오동작 방지회로 및 보호회로 | |
| US7408396B2 (en) | High voltage protection circuit | |
| US6483346B2 (en) | Failsafe interface circuit with extended drain services | |
| JP3678156B2 (ja) | 静電気保護回路 | |
| KR20160114797A (ko) | 전자 스위칭 장치 | |
| US5424897A (en) | Three leaded protected power device having voltage input | |
| JPH0326417B2 (ja) | ||
| US5883441A (en) | Seat and seat belt sequence circuit | |
| JP2004312996A (ja) | 極性反転に対する保護装置 | |
| CN111357200B (zh) | 负载驱动电路 | |
| US7492561B2 (en) | Protective circuit | |
| US20060232901A1 (en) | Arrangement for protecting an electrical device | |
| CN110967568B (zh) | 静电放电检测装置 | |
| JP4149440B2 (ja) | アナログセンサのための保護回路 | |
| US6292341B1 (en) | Bidirectional electronic switch | |
| KR101145501B1 (ko) | 2 와이어 터치 센서 인터페이스 | |
| US6414515B1 (en) | Failsafe interface circuit with extended drain devices | |
| JP2003308123A (ja) | 電源保護回路 | |
| KR100292572B1 (ko) | 유도성구성부품을지니는단락회로동안트랜지스터를불활성화시키는데사용되는보호회로 | |
| US5398148A (en) | Protection circuit for high side drivers | |
| EP0854573A2 (en) | Short circuit protection for high side driver | |
| KR102522948B1 (ko) | 차량용 안전 유닛을 위한 활성화 전압의 제공을 위한 장치 및 방법, 그리고 안전 장치 | |
| JPH07322488A (ja) | 電源保護回路 |