KR0139400B1 - 오동작 방지회로 및 보호회로 - Google Patents
오동작 방지회로 및 보호회로Info
- Publication number
- KR0139400B1 KR0139400B1 KR1019930017962A KR930017962A KR0139400B1 KR 0139400 B1 KR0139400 B1 KR 0139400B1 KR 1019930017962 A KR1019930017962 A KR 1019930017962A KR 930017962 A KR930017962 A KR 930017962A KR 0139400 B1 KR0139400 B1 KR 0139400B1
- Authority
- KR
- South Korea
- Prior art keywords
- ground
- circuit
- integrated circuit
- common line
- terminal
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 230000007257 malfunction Effects 0.000 abstract description 28
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 abstract description 26
- 230000002265 prevention Effects 0.000 abstract description 10
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 235000014676 Phragmites communis Nutrition 0.000 description 9
- 101150110971 CIN7 gene Proteins 0.000 description 5
- 101150110298 INV1 gene Proteins 0.000 description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
- H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
Abstract
본 발명은, 복수점의 접지가 필요한 집적회로구성의 전자회로에 적용할 수 있는 오동작 방지회로 및 서지발생이 많은 전자회로에 적합한 보호회로를 제공한다.
이를 위해 본 발명의 오동작 방지회로는, 외부접지점(GND1, GND2) 사이에 전위차가 발생할 때에 집적회로구성의 전자회로의 내부접지측 공통라인(ICL)의 전위를 제2외부접지범(GND2)에 대하여 소정의 전위내로 유지하는 저항(R1)과 다이오드(D1, D2)를 구비하고 있다.
보호회로는, 집적회로구성의 전자회로의 내부접지측 공통라인(ICL)과 전원단자의 한쪽과의 사이에 전류제한용 저항과, 이 저항에 병렬로 접속되어 저항에 인가되는 서지전압을 제한하는 소자를 구비하고 있다.
Description
제1도는 본 발명의 제1실시예에 따른 오동작 방지회로의 회로도,
제2도는 본 발명의 제2실시예에 따른 오동작 방지회로의 회로도,
제3도는 본 발명의 제2실시예에 따른 오동작 방지회로의 세부구성을 나타낸 회로도,
제4도는 집적회로에서의 내부접지측 공통라인(ICL)의 설명용 단면도,
제5도는 본 발명의 제3실시예에 따른 보호회로의 회로도,
제6도는 본 발명의 제4실시예에 따른 보호회로의 회로도,
제7도는 본 발명의 제5실시예에 다른 보호회로의 회로도,
제8도는 P/N접합분리형 집적회로에 보호회로를 내장시키는 구조설명용 단면도,
제9도는 각 실시예의 보호회로에 있어서 저항과 조합되는 소자의 설명도,
제10도는 종래의 오동작 방지회로의 회로도,
제11도는 종래의 보호회로의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1, 8: 전자회로(집적회로구성) 2: 제어부
3: 출력부 4: CPU
5: 전압검출회로 6: 스위치회로
7: 부전압발생회로 8a: 하이사이드 스위치회로
8b: 로우사이드 스위치회로 8c: H-브리지회로
9: 전원 GND1: 제1외부접지단자
GND2: 제2외부접지단다 ICL: 내부접지측 공통라인
CMP: 비교기 INV1, INV2, INV3: 인버터
PG: 펄스발생기 SW1, SW2, SW3: 리드스위치
C1, C2: 콘덴서 D1~D9: 다이오드
R1~R5: 저항
[산업상의 이용분야]
본 발명은 반도체 집적회로(IC)에 관한 것으로, 특히 반도체 등과 같은 전자회로(집적회로구성)의 오(誤)동작방지 또는 회로를 보호하는 오동작 방지회로 및 보호회로에 관한 것이다.
[종래의 기술 및 문제점]
차량탑재용 집적회로구성의 전자회로 등에 있어서, 사용조건에 따라서는 차체접지(body earth)를 2군데 취하는 것이 필요한 경우가 있다. 이와 같은 경우에는, 차체접지의 접지저항이 존재하는 것이나, 차체에 유도되는 서지(surge) 전압 등의 전위에 의해 이 전자회로가 오동작하는 것이 있다.
이와 같은 원인에 의한 오동작을 방지하기 위한 종래의 회로로서, 제10도에 나타낸 바와 같은 회로가 알려져 있다. 동도면에 있어서는, 집적회로 구성의 전자회로(11)의 제어부(12)의 제1외부접지점(GND1)과 출력부(13)의 제2외부접지점(GND2)의 전위가 GND1전위 GND2전위인 경우에는 기생소자의 동작에 따른 회로의 오동작이 일어날 가능성이 있기 때문에, 제어부(12)의 제1외부접지점(GND1)과 출력부(13)의 제2외부접지점(GND2) 사이에 다이오드(D)를 접속하고, 제1외부접지점(GND1)에 대한 차체접지의 접지점(A; 전위 VA)과 제2외부접지점(GND1)에 대한 차체접지의 접지점(B; 전위 VB) 사이에 VA VB의 전위차가 생겼을 때, 이 전위차를 다이오드(D)의 순방향전압이하로 억제하여 전자회로(11)의 오동작을 방지하도록 되어 있었다.
또 다른 문제로서, 전자회로를 전원에 대해 역방향으로 접속해 버린 경우 등에 있어서, 전자회로를 보호하기 위한 종래의 회로로서 제11도(a) 및 제11도(b)에 나타낸 바와 같은 회로가 알려져 있다.
제11도(a)에 나타낸 회로는, 전자회로(11)의 전원단자(11a)와 접지 사이에 다이오드(D)를 접속하고, 전원(12)에 잘못해서 역방향으로 접속했을 때 전자회로(11)에 걸리는 전압을 다이오드(D)의 순방향전압이하로 억제하여 전자회로(11)를 보호하는 회로이다.
제11도(b)에 나타낸 회로는, 전자회로(11)의 내부접지측 공통라인(ICL)과 접지 사이에 보호저항(R)을 설치하고, 역접속한 경우에 전자회로(11)에 유입되는 전류를 제한하여 전자회로(11)를 보호하는 회로이다.
상기 제10도의 회로에 나타낸 오동작방지용 다이오드(D)는, 이 다이오드(D)에 의해 회로의 오동작을 방지하는 효과를 얻기 위해서는 큰 순방향전류를 흘려 두고, 제1외부접지단자(GND1)와 제2외부접지단자(GND2) 사이의 전위를 항시 다이오드(D)의 순방향전압으로 유지할 필요가 있다.
이것은 다이오드(D)로서 대용량의 것을 필요로 하므로 전자회로의 소형화를 방해하고, 전자회로가 집적회로인 경우는 이 집적회로내에 다이오드(D)를 형성시키는 것은 부적당하다.
또, 차체접지의 설치조건, 즉 접지저항(r1, r2)이나 차체를 매개하는 유도조건에 따라서는 충분한 효과를 얻을 수 없는 경우가 있다.
또, 제11도(a)의 회로에 나타낸 회로보호용 다이오드(D)는, 전원에 대하여 역방향으로 접속된 경우, 이 다이오드(D)를 통하여 큰 전류가 흐르기 때문에, 대용량이고 대형의 것이 필요하게 됨으로써, 전자회로의 소형화를 방해하여 집적회로 내장방식으로 하는 것은 부적당하다.
또한, 제11도(b)의 회로에 나타낸 보호회로는, 집적회로 내장방식에 적용가능하지만, 이 회로방식은 서지(surge)내압이 약하므로, 통상의 동작시에 있어서 전원과 접지 사이에 인가되는 서지전압에 의해 보호용 저항(R)이 파괴될 우려가 있다.
이 때문에, 이 회로는 서지전압이 항시 발생하기 쉬운 자동차 등의 차량 탑재용 전자회로에는 적용하기 어렵다.
[발명의 목적]
이에 본 발명은 상술한 실정을 감안하여 이루어진 것으로, 복수점의 접지가 필요한 집적회로구성의 전자회로에 적용할 수 있는 오동작 방지회로 및 평상시 서지발생이 많은 차량탑재용 등의 전자회로에 적합한 보호회로를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기와 같은 목적을 달성하기 위해 본 발명의 오동작 방지회로는, 외부 접지점이 복수개 존재하는 집적회로구성의 전자회로에 있어서, 외부접지점 사이에 전위차가 발생한 때에 집적회로구성의 전자회로의 내부접지측 공통 라인의 전위를 소정의 외부접지점에 대하여 소정의 전위내로 유지하는 수단을 구비한 것을 특징으로 하고 있다.
또, 본 발명의 보호회로는, 집적회로구성의 전자회로의 내부접지측 공통 라인과 전원단자의 한쪽과의 사이에 삽입되는 전류제어용 저항과, 이 저항에 병렬로 접속되어 저항에 인가되는 서지전압을 제한하는 소자를 갖춘 것을 특징으로 하고 있다.
(작용)
이와 같이 오동작 방지회로를 구성함으로써, 집적회로의 기생소자의 동작을 억제하여 전자회로의 오동작을 방지한다.
또한 보호회로를 상기와 같이 구성함으로써, 서지에 강한 보호회로를 형성할 수 있다.
(실시예)
이하, 도면을 참조하면서 본 발명의 1실시예를 상세히 설명한다.
제1도는 오동작방지를 목적으로 한 제1실시예의 구성을 나타낸 회로도이다. 동도면에 있어서, 참조부호 1은 집적회로구성으로 된 전자회로로서 제어부(2) 및 출력부(3)로 구성되고, 이 전자회로(1)는 CPU(4)에 의해 제어부(2)의 입력을 매개로 제어되어 출력부(3)의 출력에 의해 도시하지 않은 기기를 제어하는 것이다.
전자회로(1)의 집적회로내에는 내부접지측 공통라인(ICL)과 제1외부접지단자(GND1) 사이에 저항(R1)과, 내부접지측 공통라인(ICL)으로부터 제1외부접지단자(GND1)방향으로 순방향접속된 다이오드(D1)를 병렬로 접속한 회로를 설치함과 더불어, 내부접지측 공통라인(ICL)과 출력부(3)측의 제2외부접지단자(GND2) 사이에 내부접지측 공통라인(ICL)으로부터 제2외부접지단자(GND2)방향으로 순방향접속된 다이오드(D2)를 설치하여 오동작 방지회로로 하고 있다.
이 실시예에 있어서, 내부접지측 공통라인(ICL)이란 집적회로기판을 가리키는 것이다.
이와 같은 전자회로(1)는 사용상태에 있어서, 제1외부접지단자(GND1)는 차체의 접지점(A)에 접속되고, 출력부(3)측의 제2외부접지단자(GND2)는 접지점(B)에 접속되어 사용된다.
상기한 바와 같은 오동작 방지회로를 설치함으로써, 사용상태에 있어서 제1외부접지단자(GND1)와 제2외부접지단자(GND2) 사이에 전위차가 발생하여 그들의 전위관계가 VGND1VGND2일 때, 이 양쪽의 전위차의 절대치 |VGND1 - VGND2|는 다음식과 같은 전압으로 분할된다.
|VGND1 - VGND2| = R1·i + VF
단, i는 저항(R1)을 매개로 GND1으로부터 ICL로 흐르는 전류
VF는 다이오드(D2)의 순방향전압
즉, 전위관계가 VGND1 VGND2이므로, 제1외부접지단자(GND1)쪽이 내부접지측 공통라인(ICL)보다 고전위이고, 다이오드(D1)에 대하여 역전압으로 되어 전류는 다이오드(D1)에는 흐르지 않고 저항(R1)에만 흘러 큰 전압강하치로 되기 때문에, 내부접지측 공통라인(ICL)과 출력부(3)측의 제2외부접지단자(GND2) 사이의 전압을 다이오드(D2)의 순방향전압(VF)인 낮은 전압으로 확실히 억제하여 오동작을 방지할 수 있다.
이 실시예의 회로는, 소자수가 적은 간단한 구성이므로, 집적회로로의 내장도 용이하다.
제2도는 오동작 방지회로의 제2실시예의 구성을 나타낸 블록회로도이다. 이 실시예는, 제1외부접지단자(GND1)와 제2외부접지단자(GND2) 사이에 전압검출회로(5)를 설치함과 더불어, 내부접지측 공통라인(ICL)과 제1외부접지단자(GND1) 사이에 회로절단용 스위치회로(6) 및 내부접지측 공통라인(ICL)에 대하여 부전압을 인가하는 부전압발생회로(7)를 설치한 구성으로 되어 있다.
제3도는 이 실시예의 세부구성을 나타낸 회로도이다.
전압검출회로(5)는, 전위차검출용 저항(R2, R3)을 매개로 제1외부접지단자(GND1)와 제2외부접지단자(GND2)의 전위차를 기준전압(Vref)과 비교하여 그 비교결과를 검출출력으로 하는 비교기(CMP)와, 이 비교기(CMP)의 검출출력을 부전압발생회로(7)에 전송하는 인버터(INV1)로 이루어져 있다.
스위치회로(6)는, 전압검출회로(5)의 비교기(CMP)의 출력으로부터 전송되는 전압검출출력에 의해 해방동작하여 내부접지측 공통라인(ICL)과 제1외부접지단자(GND1)의 접속을 차단하는 리드스위치(reed switch; SW1)와, 이 리드스위치(SW1)에 직렬로 접속되어 내부기생소자의 동작을 억제하기 위한 저항(R4)와 다이오드(D3)의 병렬소자 및, 전압검출회로(5)의 인버터(INV1)의 출력에 의해 동작하여 다이오드(D4)를 제2외부접지단자(GND2)와 내부접지측 공통라인(ICL) 사이에 삽입하는 리드스위치(SW2)로 이루어져 있다.
또, 부전압발생회로(7)는 전압검출회로(5)의 인버터(INV1)를 매개로 하여 전송되는 전압검출출력을 받아서 동작하는 리드스위치(SW3)와, 펄스발생기(PG), 이 펄스발생기(PG)로부터 전송되는 펄스를 콘덴서(C1, C2)에 충전하는 인버터(INV2, INV3) 및, 콘덴서(C1, C2)에 충전된 부전압을 제1외부접지단자(GND1)와 내부접지측 공통라인(ICL) 사이에 인가하기 위한 다이오드(D5, D6, D7)로 이루어져 있다.
한편, 다이오드(D8)는 제1 및 제2외부접지단자(GND1, GND2)의 전위가 순간적으로 변화한 경우에 내부 기생소자의 동작을 억제하기 위한 것이다.
이와 같은 구성의 실시예에 있어서, 제1 및 제2외부접지단자(GND1, GND2) 사이에 설치된 전압검출회로(5)가 전위차검출용 저항(R2, R3)을 매개로 하여 제1외부접지단자(GND1)와 제2외부접지단자(GND2)의 전위차를 비교기(CMP)에서 기준전압(Vref)과 비교하여 양 접지단자의 전위가 VGND1 VGND2이고, 게다가 차(差)전압이 설정기준전압(Vref)보다 큰 경우에는, 그 검출출력을 비교기(CMP)의 출력 및 인버터(INV1)를 매개로 하여 스위치회로(6)와 부전압발생회로(7)로 전송한다.
스위치회로(6)는 검출출력을 받아서 리드스위치(SW1)를 동작시켜 내부접지측 공통라인(ICL)과 제1외부접지단자(GND1) 사이의 접속을 차단함과 더불어, 리드스위치(SW2)를 동작시켜 다이오드(D4)를 제2외부접지단자(GND2)와 내부접지측 공통라인(ICL) 사이에 삽입한다.
부전압발생회로(7)는, 전압검출회로(5)로부터의 검출출력을 받아서 리드스위치(SW3)를 동작시키고, 펄스발생기(PG)로부터 전송되는 펄스를 인버터(INV2, INV3)를 매개로 하여 콘덴서(C1, C2)로 보내어 부전압을 충전한다.
콘덴서(C1, C2)에 충전된 전압은, 다이오드(D5, D6, D7)를 매개로 하여 내부접지측 공통라인(ICL)의 전위가 제1외부접지단자(GND1)에 대하여 부전위로 유지되도록 한다.
또한, 이때 내부접지측 공통라인(ICL)과 제2외부접지단자(GND2) 사이의 전위는 리드스위치(SW2)에 의해 삽입된 다이오드(D4)에 의해 규정된다.
이와 같이 부전압발생회로(7)는 내부접지측 공통라인(ICL)의 전위가 VICL≤VGND2로 되도록 부전압을 내부접지측 공통라인(ICL)에 인가해서 내부의 기생소자가 동작하지 않도록 억제하여 전자회로(1)의 오동작을 방지하는 것이다.
이 실시예에 의하면, 종래의 회로 혹은 제1실시예의 회로와 비교해도 오동작을 확실하게 방지할 수 있다. 또한, 이 실시예도 집적회로내에 내장시킬 수 있어 회로의 소형화가 도모된다.
제4도는 제1 및 제2실시예를 집적회로에 적용한 경우의 집적회로의 단면으로, 동도면의 참조부호 41은 제1도, 제2도 및 제3도에 있어서 설명한 내부접지측 공통라인(ICL)이고, 42 및 43은 각각 집적회로기판내의 P+형 기판 부분과 P/N접합분리층이다.
제5도, 제6도 및 제7도는 전자회로의 보호를 목적으로 한 제3 내지 제5의 각 실시예의 구성을 나타낸 회로도이다.
제5도는 하이사이드(high side) 스위치회로에 적용한 제3실시예로서, 동 도면에 있어서 참조부호 8은 하이사이드 스위치회로(8a)와 보호회로를 포함한 집적회로구성의 전자회로이다. 보호회로는 내부접지측 공통라인(ICL)과 외부접지단자(GND) 사이에 설치된 저항(R5)과, 이 저항(R5)과 병렬로 공통라인(ICL)으로부터 접지단자(GND)방향으로 순방향접속된 다이오드(D9)로 구성되어 있다.
이와 같이 구성함으로써, 전원(9)에 잘못해서 역방향으로 접속한 경우에 저항(R5)으로 전류를 제한함과 더불어, 평상시의 동작상태에서 각종 원인에 의해 발생하여 저항(R5)에 인가되는 서지전압을 병렬로 접속되어 있는 다이오드(D9)에 의해 제한함으로써, 저항(R5)의 파괴를 방지하고, 전자회로(8)의 서지내압을 향상시키고 있다.
제6도는 파워 MOSFET를 출력소자로 한 로우사이드(low side) 스위치회로(8b)에 적용한 제4실시예이다. 동도면에 있어서, 참조부호 8은 로우사이드 스위치회로(8b)와 보호회로를 포함한 집적회로구성의 전자회로이다.
이 실시예에서는, 제어전류가 흐르는 제어선과 대전류가 흐르는 출력선을 분리하여 제어선측의 내부접지측 공통라인(ICL)과 제1외부접지단자(GND1) 사이에 보호소자인 저항(R5)과 다이오드(D9)를 설치하고, 출력선은 직접 제2외부접지단자(GND2)에 접속하고 있다.
이와 같이 구성함으로써, 전원(9)에 잘못해서 역방향으로 접속한 경우에 제어회로측의 전류를 제한함과 더불어, 평상시의 동작상태에서 발생하는 서지전압에 의한 저항(R5)의 파괴를 다이오드(D9)에 의해 보호하고 있다.
제7도는 H-브리지회로(8c)에 적용한 제5실시예이다. 이 실시예도 제어선측의 내부접지측 공통라인(ICL)과 제1외부접지단자(GND1) 사이에 보호소자인 저항(R5)과 다이오드(D9)를 설치하고, 출력선은 직접 제2외부접지단자(GND2)에 접속하는 실시예로서, 작용·효과는 제4실시예와 동일하다.
제8도(a) 및 제8도(b)는 각각 P/N접합분리형 집적회로에 본 발명의 보호회로를 적용한 경우의 집적회로내의 구조를 설명하는 집적회로의 단면도이다.
제3~제5실시예는, 보호용 저항에 병렬로 접속되어 서지전압인가시에 있어서 이 보호용 저항에 걸리는 전압을 제한하여 그 파괴를 방지하는 소자로서, 상기한 다이오드 외에 제9도(b)~제9도(e)에 나타낸 바와 같은 제너다이오드, 트랜지스터, MOSFET 및 접합(junction)FET도 사용할 수 있다.
본 발명은, 상기한 바와 같이 내부접지측 공통라인(ICL)과 외부접지단자(GND) 사이에 오동작방지용 소자나 회로 또는 회로보호용 소자를 삽입하여 집적회로로 구성된 전자회로의 오동작방지나 회로를 보호하는 것이다.
또, 본 발명은 상기 실시예에 한정되지 않고, 요지를 변경하는 범위내에서 여러 가지로 변형해서 실시할 수 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 집적회로내로의 내장이 가능하고, 게다가 복수 접지 등의 사용조건의 전자회로에 적용할 수 있는 오동작 방지회로를 제공할 수 있다.
또한, 집적회로내로의 내장이 가능하고, 평상시의 동작상태에 있어서 서지가 발생하기 쉬운 차량탑재용 등의 전자회로에 적용할 수 있는 보호회로를 제공할 수 있다.
Claims (10)
- 적어도 전원단자, 입력단자, 출력단자 및 복수의 외부접속점을 갖춘 집적회로에 있어서, 제어전류를 처리하는 제어부와, 상기 제어전류보다 큰 출력전류를 처리하는 출력부를 갖춘 집적회로의 내부회로와, 상기 집적회로의 상기 내부회로와 연결되는 접지측 공통라인, 상기 접지측 공통라인을 매개로 상기 제어부의 상기 제어전류에 대한 접지통로에 접속되는 제2접지단다. 상기 접지측 공통라인에 있어서 상기 제어부의 상기 제어전류에 대한 접지통로와 상기 출력부의 상기 출력전류에 대한 접지통로를 접속하는 다이오드, 상기 제1접지단자와 상기 접지측 공통라인의 사이에 접속되는 전류제한용 저항 및, 상기 저항에 병렬로 접속되어 서지전압을 제한하는 회로수단을 구비한 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 상기 회로수단은, 그 애노드가 상기 접지측 공통라인에 접속되고, 그 캐소드가 상기 제1접지단자에 접속된 다이오드수단인 것을 특징으로 하는 집적회로.
- 제2항에 있어서, 상기 다이오드수단은 제너다이오드로 구성된 것을 특징으로 하는 집적회로.
- 제2항에 있어서, 상기 다이도으수단은 바이폴라 트랜지스터로 구성된 것을 특징으로 하는 집적회로.
- 제2항에 있어서, 상기 다이오드수단은 MOSFET로 구성된 것을 특징으로 하는 집적회로.
- 제2항에 있어서, 상기 다이오드수단은 접합 FET로 구성된 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 상기 집적회로의 내부에 설치되어 상기 제1 및 제2접지단자 사이의 전위차를 검출하는 전압검출수단과, 상기 전압검출수단의 검출출력에 응답하여 상기 제1접지단자와 상기 접지측 공통라인 사이에 부전압을 인가하는 부전압 발생수단 및, 상기 제1접지단자와 상기 접지측 공통라인 사이 및 상기 제2접지단자와 상기 접지측 공통라인 사이에 접속되는 스위칭수단을 더 구비한 것을 특징으로 하는 집적회로.
- 제2항에 있어서, 상기 집적회로의 내부에 설치되어 상기 제1 및 제2접지단자 사이의 전위차를 검출하는 전압검출수단과, 상기 전압검출수단의 검출출력에 응답하여 상기 제1접지단자와 상기 접지측 공통라인 사이에 부전압을 인가하는 부전압 발생수단 및, 상기 제1접지단자와 상기 접지측 공통라인 사이 및 상기 제2접지단자와 상기 접지측 공통라인 사이에 접속되는 스위칭수단을 더 구비한 것을 특징으로 하는 집적회로.
- 적어도 전원단자, 접지단자, 입력단자, 출력단자 및 복수의 외부접속점을 갖춘 집적회로에 있어서, 제어전류를 처리하는 제어부와, 상기 제어전류보다 큰 출력전류를 처리하는 출력부를 갖춘 상기 집적회로의 내부회로와, 상기 집적회로의 상기 내부회로와 연결되는 접지측 공통라인, 상기 접지측 공통라인을 매개로 상기 출력부의 상기 출력전류에 대한 접지통로에 접속되는 제1접지단자, 상기 접지측 공통라인을 매개로 상기 제어부의 상기 제어전류에 대한 접지통로에 접속되는 제2접지단자. 상기 접지측 공통라인에 접속된 애노드와 상기 제1접지단자에 접속된 캐소드를 갖추고, 상기 접지측 공통라인에 있어서 상기 제어부의 상기 제어전류에 대한 접지통로와 상기 출력부의 상기 출력전류에 대한 접지통로를 접속하는 제1다이오드수단, 상기 제2접지단자와 상기 접지측 공통라인의 사이에 접속되는 전류제한용 저항 및, 상기 접지측 공통라인에 접속된 애노드와 상기 제2접지단자에 접속된 캐소드를 갖추고, 상기 저항에 병렬로 접속되어 서지전압을 제한하는 제2다이오드수단을 구비한 것을 특징으로 하는 집적회로.
- 적어도 전원단자, 접지단자, 입력단자, 출력단자 및 복수의 외부접속점을 갖춘 집적회로에 있어서, 제어전류를 처리하는 제어부와, 상기 제어전류보다 큰 출력전류를 처리하는 출력부를 갖춘 상기 집적회로의 내부회로와, 상기 집적회로의 상기 내부회로와 연결되는 접지측 공통라인, 상기 접지측 공통라인을 매개로 상기 제어부의 상기 제어전류에 대한 접지통로에 접속되는 제1접지단자, 상기 접지측 공통라인을 매개로 상기 출력부의 상기 출력전류에 대한 접지통로에 접속되는 제2접지단자, 상기 접지측 공통라인에 있어서 상기 제어부의 상기 제어전류에 대한 접지통로와 상기 출력부의 상기 출력전류에 대한 접지통로를 접속하는 다이오드, 상기 제1접지단자와 상기 접지측 공통라인의 사이에 접속되는 전류제한용 저항, 상기 저항에 병렬로 접속되어 서지전압을 제한하는 회로수단, 상기 집적회로의 내부에 설치되어 상기 제1 및 제2접지단자 사이의 전위차를 검출하는 전압검출수단, 상기 전압검출수단의 검출출력에 응답하여 상기 제1접지단자와 상기 접지측 공통라인 사이에 부전압을 인가하는 부전압 발생수단 및, 상기 제1접지단자와 상기 접지측 공통라인 사이 및 상기 제2접지단자와 상기 접지측 공통라인 사이에 접속되는 스위칭수단을 구비한 것을 특징으로 하는 집적회로.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24057092A JP3276996B2 (ja) | 1992-09-09 | 1992-09-09 | 保護回路 |
| JP92-240570 | 1992-09-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940007673A KR940007673A (ko) | 1994-04-27 |
| KR0139400B1 true KR0139400B1 (ko) | 1998-08-17 |
Family
ID=17061492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930017962A KR0139400B1 (ko) | 1992-09-09 | 1993-09-08 | 오동작 방지회로 및 보호회로 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5391948A (ko) |
| JP (1) | JP3276996B2 (ko) |
| KR (1) | KR0139400B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100864346B1 (ko) * | 2003-01-21 | 2008-10-17 | 로무 가부시키가이샤 | 전자 장치 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3319302B2 (ja) * | 1996-09-26 | 2002-08-26 | 松下電工株式会社 | 電子回路 |
| US5994943A (en) * | 1996-11-04 | 1999-11-30 | Samsung Electronics Co., Ltd. | Data output circuits having enhanced ESD resistance and related methods |
| US6552594B2 (en) * | 1997-03-27 | 2003-04-22 | Winbond Electronics, Corp. | Output buffer with improved ESD protection |
| US6452772B1 (en) * | 1998-08-25 | 2002-09-17 | Jon Snyder, Inc. | Auto remote control with signal strength discrimination |
| US6529059B1 (en) * | 2000-07-26 | 2003-03-04 | Agere Systems Inc. | Output stage ESD protection for an integrated circuit |
| US7511606B2 (en) * | 2005-05-18 | 2009-03-31 | Lojack Operating Company Lp | Vehicle locating unit with input voltage protection |
| JP4749304B2 (ja) * | 2006-10-02 | 2011-08-17 | 日立オートモティブシステムズ株式会社 | 負荷駆動回路 |
| JP2008284978A (ja) * | 2007-05-17 | 2008-11-27 | Omron Corp | エンジン始動装置 |
| US8976103B2 (en) | 2007-06-29 | 2015-03-10 | Japan Display West Inc. | Display apparatus, driving method for display apparatus and electronic apparatus |
| JP4473294B2 (ja) | 2007-09-05 | 2010-06-02 | 矢崎総業株式会社 | 電源制御装置 |
| JP5251553B2 (ja) * | 2009-02-02 | 2013-07-31 | 三菱電機株式会社 | 半導体装置 |
| CN103448574A (zh) * | 2013-05-06 | 2013-12-18 | 兰州交通大学 | 一种干旱地区电气化铁路钢轨电位的限制系统及方法 |
| KR101773053B1 (ko) | 2013-08-28 | 2017-08-30 | 야자키 소교 가부시키가이샤 | 전지 감시 유닛 |
| WO2016080123A1 (ja) * | 2014-11-21 | 2016-05-26 | 富士電機株式会社 | 半導体装置および負電位印加防止方法 |
| EP3419170B1 (en) * | 2016-02-18 | 2021-01-13 | Rohm Co., Ltd. | Protective system |
| KR102646021B1 (ko) * | 2023-01-05 | 2024-03-12 | 이상진 | 전력유도를 이용한 전기안전 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2715330C2 (de) * | 1977-04-06 | 1986-09-04 | Vdo Adolf Schindling Ag, 6000 Frankfurt | Schutzschaltung für einen Spannungsregler |
| JPH0693497B2 (ja) * | 1986-07-30 | 1994-11-16 | 日本電気株式会社 | 相補型ｍｉｓ集積回路 |
| JPH0729712Y2 (ja) * | 1989-05-11 | 1995-07-05 | 株式会社サンコーシャ | サージ保護装置 |
| JP2525450Y2 (ja) * | 1989-09-12 | 1997-02-12 | 関西日本電気株式会社 | 逆接保護回路 |
| JPH04101634A (ja) * | 1990-08-15 | 1992-04-03 | Nec Ibaraki Ltd | バッテリー・バックアップ回路 |
-
1992
- 1992-09-09 JP JP24057092A patent/JP3276996B2/ja not_active Expired - Fee Related
-
1993
- 1993-09-08 KR KR1019930017962A patent/KR0139400B1/ko not_active IP Right Cessation
- 1993-09-08 US US08/117,593 patent/US5391948A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100864346B1 (ko) * | 2003-01-21 | 2008-10-17 | 로무 가부시키가이샤 | 전자 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940007673A (ko) | 1994-04-27 |
| JPH0690520A (ja) | 1994-03-29 |
| US5391948A (en) | 1995-02-21 |
| JP3276996B2 (ja) | 2002-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139400B1 (ko) | 오동작 방지회로 및 보호회로 | |
| EP0631390B1 (en) | A power semiconductor circuit | |
| EP0740344B1 (en) | Method and apparatus for coupling multiple independent on-chip Vdd busses to an ESD core clamp | |
| EP0349836B1 (en) | A guarded electronic circuit from reversal of its supply battery polarity | |
| JPH0237234Y2 (ko) | ||
| JP3610890B2 (ja) | 電気負荷駆動回路 | |
| EP3540771B1 (en) | Protection circuit with a fet device coupled from a protected bus to ground | |
| GB1534206A (en) | Protective devices for electronic circuits | |
| US5027250A (en) | Electronic circuit with a protection device against fluctuations in the supply battery voltage | |
| US4005342A (en) | Integrated circuit overvoltage protection circuit | |
| US5023539A (en) | Alternator voltage transient minimization method and apparatus | |
| US20070053124A1 (en) | Device for protecting electronic modules in a multi-voltage on-baard electrical system against short circuits | |
| KR960036012A (ko) | 정전 방전으로부터 보호하기 위한 구조물을 가진 반도체 소자 | |
| JP2589938B2 (ja) | 半導体集積回路装置の静電破壊保護回路 | |
| JPH0720057B2 (ja) | 誘導性負荷に蓄積されたエネルギーを放散させる集積化制御回路 | |
| US7492561B2 (en) | Protective circuit | |
| US6292341B1 (en) | Bidirectional electronic switch | |
| US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
| JPH0548021A (ja) | 半導体保護回路 | |
| JP2606604Y2 (ja) | 電子機器の保護回路 | |
| US6452768B1 (en) | Circuit arrangement for protecting integrated circuits against electrostatic discharges | |
| JP4110701B2 (ja) | 過電圧保護回路 | |
| JP7300885B2 (ja) | リニアレギュレータ及び半導体集積回路 | |
| JP7368378B2 (ja) | 電子部品グループを保護する回路構成 | |
| JPH0775327A (ja) | 負荷駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030228 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |