JP3319302B2 - 電子回路 - Google Patents
電子回路Info
- Publication number
- JP3319302B2 JP3319302B2 JP25447996A JP25447996A JP3319302B2 JP 3319302 B2 JP3319302 B2 JP 3319302B2 JP 25447996 A JP25447996 A JP 25447996A JP 25447996 A JP25447996 A JP 25447996A JP 3319302 B2 JP3319302 B2 JP 3319302B2
- Authority
- JP
- Japan
- Prior art keywords
- electrolytic capacitor
- mos transistor
- channel mos
- gate
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Protection Of Static Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、回路内に電位を安
定させるための電解コンデンサを有する電子回路に関す
るものである。
定させるための電解コンデンサを有する電子回路に関す
るものである。
【０００２】
【従来の技術】従来、図６に示されるような電子回路に
おいて、回路中の電位を安定させるために電解コンデン
サを用いることがある。電解コンデンサは大容量かつコ
ンパクトなコンデンサであり、電子回路の集積度を高め
る上で有用であるといえる。
おいて、回路中の電位を安定させるために電解コンデン
サを用いることがある。電解コンデンサは大容量かつコ
ンパクトなコンデンサであり、電子回路の集積度を高め
る上で有用であるといえる。
【０００３】
【発明の解決しようとする課題】ところが、図６に示す
ような回路において、フォトダイオードＤ１に光が照射
され光起電力が発生すると、矢印で示すような逆バイア
スが電解コンデンサに印加される。この際、電解コンデ
ンサには極性があるため、逆バイアスにより劣化が生じ
本来の性能を発揮しなくなったり、破損し全く機能しな
くなるという問題があった。
ような回路において、フォトダイオードＤ１に光が照射
され光起電力が発生すると、矢印で示すような逆バイア
スが電解コンデンサに印加される。この際、電解コンデ
ンサには極性があるため、逆バイアスにより劣化が生じ
本来の性能を発揮しなくなったり、破損し全く機能しな
くなるという問題があった。
【０００４】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、逆バイアスの印加に
より電解コンデンサが劣化したり破損することを防止す
る保護回路を有する電子回路を提供することにある。
であり、その目的とするところは、逆バイアスの印加に
より電解コンデンサが劣化したり破損することを防止す
る保護回路を有する電子回路を提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
回路内に電位を安定させるための電解コンデンサと、発
生する光起電力が前記電解コンデンサに逆バイアスとし
て印加する第１の光電変換素子とを有する電子回路にお
いて、前記電解コンデンサに逆バイアスが印加されると
きに限り前記電解コンデンサの正負両端子を短絡するよ
うな保護回路を電解コンデンサに並列に接続するととも
に、該保護回路に、光起電力が該保護回路の短絡動作の
閾値電圧より高い光起電力が発生する第２の光電変換素
子を設けたことを特徴とするものである。
回路内に電位を安定させるための電解コンデンサと、発
生する光起電力が前記電解コンデンサに逆バイアスとし
て印加する第１の光電変換素子とを有する電子回路にお
いて、前記電解コンデンサに逆バイアスが印加されると
きに限り前記電解コンデンサの正負両端子を短絡するよ
うな保護回路を電解コンデンサに並列に接続するととも
に、該保護回路に、光起電力が該保護回路の短絡動作の
閾値電圧より高い光起電力が発生する第２の光電変換素
子を設けたことを特徴とするものである。
【０００６】請求項２記載の発明は、請求項１記載の電
子回路において、前記保護回路にエンハンスメント形の
ＮチャネルＭＯＳトランジスタを用い、前記Ｎチャネル
ＭＯＳトランジスタのドレインと前記電解コンデンサの
正端子とを接続し、前記ＮチャネルＭＯＳトランジスタ
のゲート及びソースを前記電解コンデンサの負端子に接
続するようにしたことを特徴とするものである。
子回路において、前記保護回路にエンハンスメント形の
ＮチャネルＭＯＳトランジスタを用い、前記Ｎチャネル
ＭＯＳトランジスタのドレインと前記電解コンデンサの
正端子とを接続し、前記ＮチャネルＭＯＳトランジスタ
のゲート及びソースを前記電解コンデンサの負端子に接
続するようにしたことを特徴とするものである。
【０００７】請求項３記載の発明は、請求項２記載の電
子回路において、前記ＮチャネルＭＯＳトランジスタの
ドレイン−ゲート間に第２の光電変換素子をゲート側に
光起電力が印加されるように接続するとともに、ゲート
−ソース間に抵抗を接続するようにしたことを特徴とす
るものである。
子回路において、前記ＮチャネルＭＯＳトランジスタの
ドレイン−ゲート間に第２の光電変換素子をゲート側に
光起電力が印加されるように接続するとともに、ゲート
−ソース間に抵抗を接続するようにしたことを特徴とす
るものである。
【０００８】請求項４記載の発明は、請求項１記載の電
子回路において、前記保護回路にエンハンスメント形の
ＰチャネルＭＯＳトランジスタを用い、前記Ｐチャネル
ＭＯＳトランジスタのドレインと前記電解コンデンサの
負端子とを接続し、前記ＰチャネルＭＯＳトランジスタ
のゲート及びソースを前記電解コンデンサの正端子に接
続するようにしたことを特徴とするものである。
子回路において、前記保護回路にエンハンスメント形の
ＰチャネルＭＯＳトランジスタを用い、前記Ｐチャネル
ＭＯＳトランジスタのドレインと前記電解コンデンサの
負端子とを接続し、前記ＰチャネルＭＯＳトランジスタ
のゲート及びソースを前記電解コンデンサの正端子に接
続するようにしたことを特徴とするものである。
【０００９】請求項５記載の発明は、請求項４記載の電
子回路において、前記ＰチャネルＭＯＳトランジスタの
ドレイン−ゲート間に第２の光電変換素子をドレイン側
に光起電力が印加されるように接続するとともに、ゲー
ト−ソース間に抵抗を接続するようにしたことを特徴と
するものである。
子回路において、前記ＰチャネルＭＯＳトランジスタの
ドレイン−ゲート間に第２の光電変換素子をドレイン側
に光起電力が印加されるように接続するとともに、ゲー
ト−ソース間に抵抗を接続するようにしたことを特徴と
するものである。
【００１０】請求項６記載の発明は、請求項２乃至請求
項５記載の電子回路において、前記ＭＯＳトランジスタ
に閾値電圧の絶対値が小さいものを用いるようにしたこ
とを特徴とするものである。
項５記載の電子回路において、前記ＭＯＳトランジスタ
に閾値電圧の絶対値が小さいものを用いるようにしたこ
とを特徴とするものである。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態につい
て図１乃至図３に基づき説明する。図１は、本発明の一
実施形態に係る電子回路の回路概略図である。Ｃは電解
コンデンサであり、電源回路等からのＶＤＤライン及び
ＧＮＤラインにそれぞれ正端子及び負端子が接続され、
回路内の電位を安定させる。１は保護回路であり、電解
コンデンサＣに並列に接続され、電解コンデンサＣに逆
バイアスが印加されたとき、逆バイアスをバイパスし、
電解コンデンサＣの劣化や破損を防止する。
て図１乃至図３に基づき説明する。図１は、本発明の一
実施形態に係る電子回路の回路概略図である。Ｃは電解
コンデンサであり、電源回路等からのＶＤＤライン及び
ＧＮＤラインにそれぞれ正端子及び負端子が接続され、
回路内の電位を安定させる。１は保護回路であり、電解
コンデンサＣに並列に接続され、電解コンデンサＣに逆
バイアスが印加されたとき、逆バイアスをバイパスし、
電解コンデンサＣの劣化や破損を防止する。
【００１２】ここで、通常、電解コンデンサＣには、順
バイアスが印加され、回路内の電位を安定させる。この
際、保護回路１は動作せず、他の回路や電解コンデンサ
Ｃに影響を与えない。もし、電解コンデンサＣに逆バイ
アスが印加されると、電解コンデンサＣに印加される逆
バイアスを保護回路１がバイパスし、電解コンデンサＣ
に逆バイアスが印加されないように動作する。
バイアスが印加され、回路内の電位を安定させる。この
際、保護回路１は動作せず、他の回路や電解コンデンサ
Ｃに影響を与えない。もし、電解コンデンサＣに逆バイ
アスが印加されると、電解コンデンサＣに印加される逆
バイアスを保護回路１がバイパスし、電解コンデンサＣ
に逆バイアスが印加されないように動作する。
【００１３】
【００１４】図２は、図１で示した電子回路において、
保護回路１としてエンハンスメント形のＮチャネルＭＯ
ＳトランジスタＭＯＳ１を用い、ドレインＤは電解コン
デンサＣの正端子に、ゲートＧ及びソースＳは電解コン
デンサＣの負端子に接続した構成となっている。
保護回路１としてエンハンスメント形のＮチャネルＭＯ
ＳトランジスタＭＯＳ１を用い、ドレインＤは電解コン
デンサＣの正端子に、ゲートＧ及びソースＳは電解コン
デンサＣの負端子に接続した構成となっている。
【００１５】ここで、電解コンデンサＣに順バイアスが
印加されているときは、ＮチャネルＭＯＳトランジスタ
ＭＯＳ１のゲートＧ−ソースＳ間電圧が０となるため、
ＮチャネルＭＯＳトランジスタＭＯＳ１のドレインＤ−
ソースＳ間電流は非導通となり、他の回路や電解コンデ
ンサＣには影響を与えない。次に、電解コンデンサＣに
逆バイアスが印加された場合を考える。この時、Ｎチャ
ネルＭＯＳトランジスタＭＯＳ１のドレインＤはソース
として、ソースＳはドレインとして動作し、この時のゲ
ートＧ−ドレインＤ（ソースとして機能）間電圧がＮチ
ャネルＭＯＳトランジスタＭＯＳ１の閾値電圧より高く
なると、ＮチャネルＭＯＳトランジスタＭＯＳ１は導通
し、電解コンデンサＣに印加された逆バイアスはＮチャ
ネルＭＯＳトランジスタＭＯＳ１によりバイパスされる
ことになる。
印加されているときは、ＮチャネルＭＯＳトランジスタ
ＭＯＳ１のゲートＧ−ソースＳ間電圧が０となるため、
ＮチャネルＭＯＳトランジスタＭＯＳ１のドレインＤ−
ソースＳ間電流は非導通となり、他の回路や電解コンデ
ンサＣには影響を与えない。次に、電解コンデンサＣに
逆バイアスが印加された場合を考える。この時、Ｎチャ
ネルＭＯＳトランジスタＭＯＳ１のドレインＤはソース
として、ソースＳはドレインとして動作し、この時のゲ
ートＧ−ドレインＤ（ソースとして機能）間電圧がＮチ
ャネルＭＯＳトランジスタＭＯＳ１の閾値電圧より高く
なると、ＮチャネルＭＯＳトランジスタＭＯＳ１は導通
し、電解コンデンサＣに印加された逆バイアスはＮチャ
ネルＭＯＳトランジスタＭＯＳ１によりバイパスされる
ことになる。
【００１６】
【００１７】図３は、図２で示した電子回路において、
回路内にフォトダイオードが含まれている場合の例であ
る。つまり、オペアンプＯＰの負端子と電解コンデンサ
Ｃの正端子との間に光起電力がオペアンプＯＰの負端子
に印加されるように第１のフォトダイオードＤ１を接続
した光電変換回路を含んでなる。このような場合には、
ＮチャネルＭＯＳトランジスタＭＯＳ１のドレインＤ−
ゲートＧ間に第２のフォトダイオードＤ２をゲートＧ側
に光起電力が印加されるように接続し、ゲートＧ−ソー
スＳ間に抵抗Ｒ１を接続しておく。なお、第１の光電変
換素子としてフォトダイオードだけでなく、フォトトラ
ンジスタ等の素子を用いてもよい。なお、Ｒ２は帰還抵
抗であり、Ｖｒｅｆは基準電圧である。
回路内にフォトダイオードが含まれている場合の例であ
る。つまり、オペアンプＯＰの負端子と電解コンデンサ
Ｃの正端子との間に光起電力がオペアンプＯＰの負端子
に印加されるように第１のフォトダイオードＤ１を接続
した光電変換回路を含んでなる。このような場合には、
ＮチャネルＭＯＳトランジスタＭＯＳ１のドレインＤ−
ゲートＧ間に第２のフォトダイオードＤ２をゲートＧ側
に光起電力が印加されるように接続し、ゲートＧ−ソー
スＳ間に抵抗Ｒ１を接続しておく。なお、第１の光電変
換素子としてフォトダイオードだけでなく、フォトトラ
ンジスタ等の素子を用いてもよい。なお、Ｒ２は帰還抵
抗であり、Ｖｒｅｆは基準電圧である。
【００１８】次に、本実施形態の動作を説明する。電子
回路の組み立て工程等において回路に光が照射されると
第１のフォトダイオードＤ１に光起電力が発生し、電解
コンデンサＣに逆バイアスが印加される。その際、Ｎチ
ャネルＭＯＳトランジスタＭＯＳ１のドレインＤがソー
スとして、ソースＳがドレインとして動作することにな
る。この時、第２のフォトダイオードＤ２にも光が照射
されＮチャネルＭＯＳトランジスタＭＯＳ１のゲートＧ
−ドレインＤ（ソースとして機能）間にも光起電力が発
生するので、第２のフォトトランジスタＤ２に発生する
光起電力がＮチャネルＭＯＳトランジスタＭＯＳ１の閾
値電圧より高くなるように予め設定しておけば、Ｎチャ
ネルＭＯＳトランジスタの特性によりＮチャネルＭＯＳ
トランジスタＭＯＳ１は導通し、電解コンデンサＣに印
加された逆バイアスはＮチャネルＭＯＳトランジスタＭ
ＯＳ１によりバイパスされることになる。
回路の組み立て工程等において回路に光が照射されると
第１のフォトダイオードＤ１に光起電力が発生し、電解
コンデンサＣに逆バイアスが印加される。その際、Ｎチ
ャネルＭＯＳトランジスタＭＯＳ１のドレインＤがソー
スとして、ソースＳがドレインとして動作することにな
る。この時、第２のフォトダイオードＤ２にも光が照射
されＮチャネルＭＯＳトランジスタＭＯＳ１のゲートＧ
−ドレインＤ（ソースとして機能）間にも光起電力が発
生するので、第２のフォトトランジスタＤ２に発生する
光起電力がＮチャネルＭＯＳトランジスタＭＯＳ１の閾
値電圧より高くなるように予め設定しておけば、Ｎチャ
ネルＭＯＳトランジスタの特性によりＮチャネルＭＯＳ
トランジスタＭＯＳ１は導通し、電解コンデンサＣに印
加された逆バイアスはＮチャネルＭＯＳトランジスタＭ
ＯＳ１によりバイパスされることになる。
【００１９】本実施形態によれば、光電変換回路により
発生し電解コンデンサＣに印加される逆バイアスを、保
護回路１により低減、防止することが可能となり、電解
コンデンサの劣化や破損を防止することができる。
発生し電解コンデンサＣに印加される逆バイアスを、保
護回路１により低減、防止することが可能となり、電解
コンデンサの劣化や破損を防止することができる。
【００２０】図４及び図５は、本発明の他の実施形態に
係る電子回路の回路図である。本実施形態では、図１で
示した電子回路において、保護回路１としてエンハンス
メント形のＰチャネルＭＯＳトランジスタＭＯＳ２を用
い、ドレインＤは電解コンデンサＣの負端子に、ゲート
Ｇ及びソースＳは電解コンデンサＣの正端子に接続した
構成となっている。
係る電子回路の回路図である。本実施形態では、図１で
示した電子回路において、保護回路１としてエンハンス
メント形のＰチャネルＭＯＳトランジスタＭＯＳ２を用
い、ドレインＤは電解コンデンサＣの負端子に、ゲート
Ｇ及びソースＳは電解コンデンサＣの正端子に接続した
構成となっている。
【００２１】ここで、電解コンデンサＣに順バイアスが
印加されているときは、ＰチャネルＭＯＳトランジスタ
ＭＯＳ２のゲートＧ−ソースＳ間電圧が０となるため、
ＰチャネルＭＯＳトランジスタＭＯＳ２のドレインＤ−
ソースＳ間電流は非導通となり、他の回路や電解コンデ
ンサＣには影響を与えない。次に、電解コンデンサＣに
逆バイアスが印加された場合を考える。この時、Ｐチャ
ネルＭＯＳトランジスタＭＯＳ２のドレインＤはソース
として、ソースＳはドレインとして動作し、この時のゲ
ートＧ−ドレインＤ（ソースとして機能）間電圧がＰチ
ャネルＭＯＳトランジスタＭＯＳ２の閾値電圧より低く
なると、ＰチャネルＭＯＳトランジスタＭＯＳ２は導通
し、電解コンデンサＣに印加された逆バイアスはＰチャ
ネルＭＯＳトランジスタＭＯＳ２によりバイパスされる
ことになる。
印加されているときは、ＰチャネルＭＯＳトランジスタ
ＭＯＳ２のゲートＧ−ソースＳ間電圧が０となるため、
ＰチャネルＭＯＳトランジスタＭＯＳ２のドレインＤ−
ソースＳ間電流は非導通となり、他の回路や電解コンデ
ンサＣには影響を与えない。次に、電解コンデンサＣに
逆バイアスが印加された場合を考える。この時、Ｐチャ
ネルＭＯＳトランジスタＭＯＳ２のドレインＤはソース
として、ソースＳはドレインとして動作し、この時のゲ
ートＧ−ドレインＤ（ソースとして機能）間電圧がＰチ
ャネルＭＯＳトランジスタＭＯＳ２の閾値電圧より低く
なると、ＰチャネルＭＯＳトランジスタＭＯＳ２は導通
し、電解コンデンサＣに印加された逆バイアスはＰチャ
ネルＭＯＳトランジスタＭＯＳ２によりバイパスされる
ことになる。
【００２２】
【００２３】図５は、図４で示した電子回路において、
回路内にフォトダイオードが含まれている場合の例であ
る。つまり、オペアンプＯＰの負端子と電解コンデンサ
Ｃの正端子との間に光起電力がオペアンプＯＰの負端子
に印加されるように第１のフォトダイオードＤ１を接続
した光電変換回路を含んでなる。このような場合には、
ＰチャネルＭＯＳトランジスタＭＯＳ２のドレインＤ−
ゲートＧ間に第２のフォトダイオードＤ２をドレインＤ
側に光起電力が印加されるように接続し、ゲートＧ−ソ
ースＳ間に抵抗Ｒ１を接続しておく。なお、第１の光電
変換素子としてフォトダイオードだけでなく、フォトト
ランジスタ等の素子を用いてもよい。なお、Ｒ２は帰還
抵抗であり、Ｖｒｅｆは基準電圧である。
回路内にフォトダイオードが含まれている場合の例であ
る。つまり、オペアンプＯＰの負端子と電解コンデンサ
Ｃの正端子との間に光起電力がオペアンプＯＰの負端子
に印加されるように第１のフォトダイオードＤ１を接続
した光電変換回路を含んでなる。このような場合には、
ＰチャネルＭＯＳトランジスタＭＯＳ２のドレインＤ−
ゲートＧ間に第２のフォトダイオードＤ２をドレインＤ
側に光起電力が印加されるように接続し、ゲートＧ−ソ
ースＳ間に抵抗Ｒ１を接続しておく。なお、第１の光電
変換素子としてフォトダイオードだけでなく、フォトト
ランジスタ等の素子を用いてもよい。なお、Ｒ２は帰還
抵抗であり、Ｖｒｅｆは基準電圧である。
【００２４】次に、本実施形態の動作を説明する。電子
回路の組み立て工程等において回路に光が照射されると
第１のフォトダイオードＤ１に光起電力が発生し、電解
コンデンサＣに逆バイアスが印加される。その際、Ｐチ
ャネルＭＯＳトランジスタＭＯＳ２のドレインＤがソー
スとして、ソースＳがドレインとして動作することにな
る。この時、第２のフォトダイオードＤ２にも光が照射
されＰチャネルＭＯＳトランジスタＭＯＳ２のゲートＧ
−ドレインＤ（ソースとして機能）間にも光起電力が発
生するので、第２のフォトダイオードＤ２に発生する起
電力がＰチャネルＭＯＳトランジスタＭＯＳ２の閾値電
圧より低くなるように予め設定しておけば、Ｐチャネル
ＭＯＳトランジスタの特性によりＰチャネルＭＯＳトラ
ンジスタＭＯＳ２は導通し、電解コンデンサＣに印加さ
れた逆バイアスはＰチャネルＭＯＳトランジスタＭＯＳ
２によりバイパスされることになる。
回路の組み立て工程等において回路に光が照射されると
第１のフォトダイオードＤ１に光起電力が発生し、電解
コンデンサＣに逆バイアスが印加される。その際、Ｐチ
ャネルＭＯＳトランジスタＭＯＳ２のドレインＤがソー
スとして、ソースＳがドレインとして動作することにな
る。この時、第２のフォトダイオードＤ２にも光が照射
されＰチャネルＭＯＳトランジスタＭＯＳ２のゲートＧ
−ドレインＤ（ソースとして機能）間にも光起電力が発
生するので、第２のフォトダイオードＤ２に発生する起
電力がＰチャネルＭＯＳトランジスタＭＯＳ２の閾値電
圧より低くなるように予め設定しておけば、Ｐチャネル
ＭＯＳトランジスタの特性によりＰチャネルＭＯＳトラ
ンジスタＭＯＳ２は導通し、電解コンデンサＣに印加さ
れた逆バイアスはＰチャネルＭＯＳトランジスタＭＯＳ
２によりバイパスされることになる。
【００２５】本実施形態によれば、光電変換回路により
発生し電解コンデンサＣに印加される逆バイアスを、保
護回路１により低減、防止することが可能となり、電解
コンデンサＣの劣化や破損を防止することができる。
発生し電解コンデンサＣに印加される逆バイアスを、保
護回路１により低減、防止することが可能となり、電解
コンデンサＣの劣化や破損を防止することができる。
【００２６】更に、本発明で用いるＭＯＳトランジスタ
ＭＯＳ１及びＭＯＳ２に閾値電圧の絶対値ができるだけ
小さいものを用いると、電解コンデンサに逆バイアスが
印加されたときにゲートＧ−ドレインＤ（ソースとして
機能）間電圧が微小であるときでもＭＯＳトランジスタ
ＭＯＳ１及びＭＯＳ２が導通するので、例えばＰチャネ
ルＭＯＳトランジスタＭＯＳ２を用いた場合、閾値電圧
が−０．７Ｖのものよりも−０．３Ｖのものを用いた方
が保護回路として有効に機能する。
ＭＯＳ１及びＭＯＳ２に閾値電圧の絶対値ができるだけ
小さいものを用いると、電解コンデンサに逆バイアスが
印加されたときにゲートＧ−ドレインＤ（ソースとして
機能）間電圧が微小であるときでもＭＯＳトランジスタ
ＭＯＳ１及びＭＯＳ２が導通するので、例えばＰチャネ
ルＭＯＳトランジスタＭＯＳ２を用いた場合、閾値電圧
が−０．７Ｖのものよりも−０．３Ｖのものを用いた方
が保護回路として有効に機能する。
【００２７】
【発明の効果】以上のように、請求項１記載の発明にあ
っては、回路内に電位を安定させるための電解コンデン
サと、発生する光起電力が前記電解コンデンサに逆バイ
アスとして印加する第１の光電変換素子とを有する電子
回路において、前記電解コンデンサに逆バイアスが印加
されるときに限り前記電解コンデンサの正負両端子を短
絡するような保護回路を電解コンデンサに並列に接続す
るとともに、該保護回路に、光起電力が該保護回路の短
絡動作の閾値電圧より高い光起電力が発生する第２の光
電変換素子を設けたので、第１の光電変換素子の光起電
力により電解コンデンサに逆バイアスが印加される場合
にでも電解コンデンサの劣化や破損を防止できる電子回
路を提供することができた。
っては、回路内に電位を安定させるための電解コンデン
サと、発生する光起電力が前記電解コンデンサに逆バイ
アスとして印加する第１の光電変換素子とを有する電子
回路において、前記電解コンデンサに逆バイアスが印加
されるときに限り前記電解コンデンサの正負両端子を短
絡するような保護回路を電解コンデンサに並列に接続す
るとともに、該保護回路に、光起電力が該保護回路の短
絡動作の閾値電圧より高い光起電力が発生する第２の光
電変換素子を設けたので、第１の光電変換素子の光起電
力により電解コンデンサに逆バイアスが印加される場合
にでも電解コンデンサの劣化や破損を防止できる電子回
路を提供することができた。
【００２８】請求項２記載の発明にあっては、請求項１
記載の発明において、前記保護回路にエンハンスメント
形のＮチャネルＭＯＳトランジスタを用い、前記Ｎチャ
ネルＭＯＳトランジスタのドレインと前記電解コンデン
サの正端子とを接続し、前記ＮチャネルＭＯＳトランジ
スタのゲート及びソースを前記電解コンデンサの負端子
に接続するようにしたので、電解コンデンサに順バイア
スが印加されるときは保護回路は動作せず、電解コンデ
ンサに逆バイアスが印加されるときは電解コンデンサを
短絡するように動作するようになるため、前記Ｎチャネ
ルＭＯＳトランジスタにより電解コンデンサに印加され
る逆バイアスを低減、防止することが可能となり、電解
コンデンサの劣化や破損を防止することができる。
記載の発明において、前記保護回路にエンハンスメント
形のＮチャネルＭＯＳトランジスタを用い、前記Ｎチャ
ネルＭＯＳトランジスタのドレインと前記電解コンデン
サの正端子とを接続し、前記ＮチャネルＭＯＳトランジ
スタのゲート及びソースを前記電解コンデンサの負端子
に接続するようにしたので、電解コンデンサに順バイア
スが印加されるときは保護回路は動作せず、電解コンデ
ンサに逆バイアスが印加されるときは電解コンデンサを
短絡するように動作するようになるため、前記Ｎチャネ
ルＭＯＳトランジスタにより電解コンデンサに印加され
る逆バイアスを低減、防止することが可能となり、電解
コンデンサの劣化や破損を防止することができる。
【００２９】請求項３記載の発明にあっては、請求項２
記載の発明において、前記ＮチャネルＭＯＳトランジス
タのドレイン−ゲート間に第２の光電変換素子をゲート
側に光起電力が印加されるように接続するとともに、ゲ
ート−ソース間に抵抗を接続するようにしたので、前記
光電変換回路を含む電子回路において、光起電力により
電解コンデンサに逆バイアスが印加されるとき、前記Ｎ
チャネルＭＯＳトランジスタにより電解コンデンサに印
加される逆バイアスを低減することが可能となり、電解
コンデンサの劣化や破損を防止することができる。
記載の発明において、前記ＮチャネルＭＯＳトランジス
タのドレイン−ゲート間に第２の光電変換素子をゲート
側に光起電力が印加されるように接続するとともに、ゲ
ート−ソース間に抵抗を接続するようにしたので、前記
光電変換回路を含む電子回路において、光起電力により
電解コンデンサに逆バイアスが印加されるとき、前記Ｎ
チャネルＭＯＳトランジスタにより電解コンデンサに印
加される逆バイアスを低減することが可能となり、電解
コンデンサの劣化や破損を防止することができる。
【００３０】請求項４記載の発明にあっては、請求項１
記載の発明において、前記保護回路にエンハンスメント
形のＰチャネルＭＯＳトランジスタを用い、前記Ｐチャ
ネルＭＯＳトランジスタのドレインと前記電解コンデン
サの負端子とを接続し、前記ＰチャネルＭＯＳトランジ
スタのゲート及びソースを前記電解コンデンサの正端子
に接続するようにしたので、電解コンデンサに順バイア
スが印加されるときは保護回路は動作せず、電解コンデ
ンサに逆バイアスが印加されるときは電解コンデンサを
短絡するように動作するようになるため、前記Ｐチャネ
ルＭＯＳトランジスタにより電解コンデンサに印加され
る逆バイアスを低減、防止することが可能となり、電解
コンデンサの劣化や破損を防止することができる。
記載の発明において、前記保護回路にエンハンスメント
形のＰチャネルＭＯＳトランジスタを用い、前記Ｐチャ
ネルＭＯＳトランジスタのドレインと前記電解コンデン
サの負端子とを接続し、前記ＰチャネルＭＯＳトランジ
スタのゲート及びソースを前記電解コンデンサの正端子
に接続するようにしたので、電解コンデンサに順バイア
スが印加されるときは保護回路は動作せず、電解コンデ
ンサに逆バイアスが印加されるときは電解コンデンサを
短絡するように動作するようになるため、前記Ｐチャネ
ルＭＯＳトランジスタにより電解コンデンサに印加され
る逆バイアスを低減、防止することが可能となり、電解
コンデンサの劣化や破損を防止することができる。
【００３１】請求項５記載の発明にあっては、請求項４
記載の発明において、前記ＰチャネルＭＯＳトランジス
タのドレイン−ゲート間に第２の光電変換素子をドレイ
ン側に光起電力が印加するように接続するとともに、ゲ
ート−ソース間に抵抗を接続するようにしたので、前記
光電変換回路を含む電子回路において、光起電力により
電解コンデンサに逆バイアスが印加されるとき、前記Ｐ
チャネルＭＯＳトランジスタにより電解コンデンサに印
加される逆バイアスを低減することが可能となり、電解
コンデンサの劣化や破損を防止することができる。
記載の発明において、前記ＰチャネルＭＯＳトランジス
タのドレイン−ゲート間に第２の光電変換素子をドレイ
ン側に光起電力が印加するように接続するとともに、ゲ
ート−ソース間に抵抗を接続するようにしたので、前記
光電変換回路を含む電子回路において、光起電力により
電解コンデンサに逆バイアスが印加されるとき、前記Ｐ
チャネルＭＯＳトランジスタにより電解コンデンサに印
加される逆バイアスを低減することが可能となり、電解
コンデンサの劣化や破損を防止することができる。
【００３２】請求項６記載の発明にあっては、請求項２
乃至請求項５記載の発明において、前記ＭＯＳトランジ
スタに閾値電圧の絶対値が小さいものを用いるようにし
たので、電解コンデンサに逆バイアスが印加されている
ときに前記ＭＯＳトランジスタのゲート−ドレイン（ソ
ースとして機能）間電圧が微小であるときでも前記ＭＯ
Ｓトランジスタが導通し、電解コンデンサに印加される
逆バイアスを低減することが可能となるので保護回路と
して有効に機能する。
乃至請求項５記載の発明において、前記ＭＯＳトランジ
スタに閾値電圧の絶対値が小さいものを用いるようにし
たので、電解コンデンサに逆バイアスが印加されている
ときに前記ＭＯＳトランジスタのゲート−ドレイン（ソ
ースとして機能）間電圧が微小であるときでも前記ＭＯ
Ｓトランジスタが導通し、電解コンデンサに印加される
逆バイアスを低減することが可能となるので保護回路と
して有効に機能する。
【図１】本発明の一実施形態に係る電子回路の回路図で
ある。
ある。
【図２】本発明の他の実施形態に係る電子回路の回路図
である。
である。
【図３】本発明の他の実施形態に係る電子回路の回路図
である。
である。
【図４】本発明の他の実施形態に係る電子回路の回路図
である。
である。
【図５】本発明の他の実施形態に係る電子回路の回路図
である。
である。
【図６】従来の電子回路の動作を表す回路図である。
１ 保護回路 Ｃ 電解コンデンサ Ｄ１ 第１のフォトダイオード Ｄ２ 第２のフォトダイオード ＯＰ オペアンプ Ｒ１ 抵抗 Ｒ２ 帰還抵抗 Ｖref 基準電圧 ＭＯＳ１ エンハンスメント形ＮチャネルＭＯＳトラン
ジスタ ＭＯＳ２ エンハンスメント形ＰチャネルＭＯＳトラン
ジスタ
ジスタ ＭＯＳ２ エンハンスメント形ＰチャネルＭＯＳトラン
ジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02H 7/16 H02H 11/00
Claims (6)
- 【請求項１】 回路内に電位を安定させるための電解コ
ンデンサと、発生する光起電力が前記電解コンデンサに
逆バイアスとして印加する第１の光電変換素子とを有す
る電子回路において、前記電解コンデンサに逆バイアス
が印加されるときに限り前記電解コンデンサの正負両端
子を短絡するような保護回路を電解コンデンサに並列に
接続するとともに、該保護回路に、該保護回路の短絡動
作の閾値電圧より高い光起電力が発生する第２の光電変
換素子を設けて、該第２の光電変換素子を、該保護回路
の制御端子に光起電力を印加するように接続したことを
特徴とする電子回路。 - 【請求項２】 前記保護回路にエンハンスメント形のＮ
チャネルＭＯＳトランジスタを用い、前記ＮチャネルＭ
ＯＳトランジスタのドレインと前記電解コンデンサの正
端子とを接続し、前記ＮチャネルＭＯＳトランジスタの
ゲート及びソースを前記電解コンデンサの負端子に接続
するようにしたことを特徴とする請求項１記載の電子回
路。 - 【請求項３】 前記ＮチャネルＭＯＳトランジスタのド
レイン−ゲート間に第２の光電変換素子をゲート側に光
起電力が印加されるように接続するとともに、ゲート−
ソース間に抵抗を接続するようにしたことを特徴とする
請求項２記載の電子回路。 - 【請求項４】 前記保護回路にエンハンスメント形のＰ
チャネルＭＯＳトランジスタを用い、前記ＰチャネルＭ
ＯＳトランジスタのドレインと前記電解コンデンサの負
端子とを接続し、前記ＰチャネルＭＯＳトランジスタの
ゲート及びソースを前記電解コンデンサの正端子に接続
するようにしたことを特徴とする請求項１記載の電子回
路。 - 【請求項５】 前記ＰチャネルＭＯＳトランジスタのド
レイン−ゲート間に第２の光電変換素子をドレイン側に
光起電力が印加されるように接続するとともに、ゲート
−ソース間に抵抗を接続するようにしたことを特徴とす
る請求項４記載の電子回路。 - 【請求項６】 前記ＭＯＳトランジスタに閾値電圧の絶
対値が小さいものを用いるようにしたことを特徴とする
請求項２乃至請求項５記載の電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25447996A JP3319302B2 (ja) | 1996-09-26 | 1996-09-26 | 電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25447996A JP3319302B2 (ja) | 1996-09-26 | 1996-09-26 | 電子回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10108355A JPH10108355A (ja) | 1998-04-24 |
| JP3319302B2 true JP3319302B2 (ja) | 2002-08-26 |
Family
ID=17265630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25447996A Expired - Fee Related JP3319302B2 (ja) | 1996-09-26 | 1996-09-26 | 電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3319302B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854143B (zh) * | 2018-08-20 | 2023-04-25 | 夏普株式会社 | 有源矩阵基板及x射线摄像面板 |
| CN111082405A (zh) * | 2020-01-07 | 2020-04-28 | 珠海格力电器股份有限公司 | 一种电容反接保护装置、电容设备及其电容反接保护方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04354114A (ja) * | 1991-05-31 | 1992-12-08 | Nec Corp | 有極性コンデンサ回路 |
| JP3276996B2 (ja) * | 1992-09-09 | 2002-04-22 | 株式会社東芝 | 保護回路 |
-
1996
- 1996-09-26 JP JP25447996A patent/JP3319302B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10108355A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070108949A1 (en) | Constant voltage generating apparatus with simple overcurrent/short-circuit protection circuit | |
| JP2938889B2 (ja) | 電源バッテリの電圧の変動に対する保護デバイスを有する電子回路 | |
| JPH0265625A (ja) | 電源バッテリの極性の逆転に対して保護されている電子回路 | |
| US5180965A (en) | Direct-current power source circuit with back gate control circuit for power MOS-FET | |
| US20110006810A1 (en) | Low-swing cmos input circuit | |
| US7482847B2 (en) | Power-on reset circuit | |
| JP2793891B2 (ja) | Ａｂ級プッシュプルドライブ回路 | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| JP3319302B2 (ja) | 電子回路 | |
| US4999567A (en) | Constant current circuit | |
| US4647798A (en) | Negative input voltage CMOS circuit | |
| US6653884B2 (en) | Input interface circuit for semiconductor integrated circuit device | |
| US6529356B2 (en) | Power polarity reversal protecting circuit for an integrated circuit | |
| US9285269B2 (en) | Light receiving circuit | |
| JP4610075B2 (ja) | 受光装置 | |
| JP3423217B2 (ja) | 集積回路用の電圧制限回路 | |
| US20050127921A1 (en) | Voltage detecting circuit | |
| JP4449264B2 (ja) | インターフェイス回路 | |
| JP3165751B2 (ja) | 半導体集積回路装置 | |
| US20130257492A1 (en) | Method and device for lowering the impedance of a transistor | |
| JP2646786B2 (ja) | 半導体出力回路 | |
| JP3192437B2 (ja) | 電源用ｉｃの短絡保護回路 | |
| JPH0244151B2 (ja) | ||
| JP2858507B2 (ja) | 半導体装置 | |
| JP3250249B2 (ja) | 定電流充電回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020521 |
|
| LAPS | Cancellation because of no payment of annual fees |