JPH0690520A - 誤動作防止回路および保護回路 - Google Patents
誤動作防止回路および保護回路Info
- Publication number
- JPH0690520A JPH0690520A JP4240570A JP24057092A JPH0690520A JP H0690520 A JPH0690520 A JP H0690520A JP 4240570 A JP4240570 A JP 4240570A JP 24057092 A JP24057092 A JP 24057092A JP H0690520 A JPH0690520 A JP H0690520A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electronic circuit
- common line
- integrated circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007257 malfunction Effects 0.000 title claims abstract description 28
- 230000002265 prevention Effects 0.000 claims description 11
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 abstract description 22
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 abstract description 18
- 238000001514 detection method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 235000014676 Phragmites communis Nutrition 0.000 description 9
- 101150110971 CIN7 gene Proteins 0.000 description 5
- 101150110298 INV1 gene Proteins 0.000 description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
- H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 この発明は、複数点の接地が必要な集積回路
構成の電子回路に適用できる誤動作防止回路およびサー
ジ発生の多い電子回路に適した保護回路である。 【構成】 誤動作防止回路は、外部接地点ＧＮＤ1 ，2
間に電位差が発生したときに集積回路構成の電子回路の
内部接地側共通ラインＩＣＬの電位を外部接地点ＧＮＤ
2 に対して所定の電位内に保持するＲ1 ，Ｄ1 ，Ｄ2 を
備えている。保護回路は集積回路構成の電子回路の内部
接地側共通ラインＩＣＬと電源端子の一方との間に電流
制限用の抵抗とこの抵抗に並列に接続され抵抗に印加さ
れるサージ電圧を制限する素子を備えている。
構成の電子回路に適用できる誤動作防止回路およびサー
ジ発生の多い電子回路に適した保護回路である。 【構成】 誤動作防止回路は、外部接地点ＧＮＤ1 ，2
間に電位差が発生したときに集積回路構成の電子回路の
内部接地側共通ラインＩＣＬの電位を外部接地点ＧＮＤ
2 に対して所定の電位内に保持するＲ1 ，Ｄ1 ，Ｄ2 を
備えている。保護回路は集積回路構成の電子回路の内部
接地側共通ラインＩＣＬと電源端子の一方との間に電流
制限用の抵抗とこの抵抗に並列に接続され抵抗に印加さ
れるサージ電圧を制限する素子を備えている。
Description
【０００１】
【産業上の利用分野】この発明は、半導体などの電子回
路の誤動作防止または回路を保護する誤動作防止回路お
よび保護回路に関するものである。
路の誤動作防止または回路を保護する誤動作防止回路お
よび保護回路に関するものである。
【０００２】
【従来の技術】車載用の集積回路構成の電子回路等にお
いて、使用条件によっては、ボディアースを二箇所でと
ることが必要な場合がある。このような場合には、ボデ
ィアースの接地抵抗が存在することや、車両ボディに誘
導されるサージ電圧などの電位により、この電子回路が
誤動作することがある。このような原因による誤動作を
防止するための従来の回路として、図１０に示すような
回路が知られている。
いて、使用条件によっては、ボディアースを二箇所でと
ることが必要な場合がある。このような場合には、ボデ
ィアースの接地抵抗が存在することや、車両ボディに誘
導されるサージ電圧などの電位により、この電子回路が
誤動作することがある。このような原因による誤動作を
防止するための従来の回路として、図１０に示すような
回路が知られている。
【０００３】同図において、集積回路構成の電子回路１
１の制御部１２の外部接地点ＧＮＤ1 と出力部１３の外
部接地点ＧＮＤ2 との電位が、ＧＮＤ1 電位＞ＧＮＤ2
電位である場合は、寄生素子動作による回路誤動作を生
じる可能性があるので、制御部１２の外部接地点ＧＮＤ
1 と出力部１３の外部接地点ＧＮＤ2 との間にダイオー
ドＤを接続し、外部接地点ＧＮＤ1 に対するボディアー
スのアースポイントＡ（電位ＶA ）と、外部接地点ＧＮ
Ｄ2 に対するボディアースのアースポイントＢ（電位Ｖ
B ）との間にＶA ＞ＶB の電位差が生じたとき、この電
位差をダイオードＤの順方向電圧以下に抑えて電子回路
１１の誤動作を防止していた。
１の制御部１２の外部接地点ＧＮＤ1 と出力部１３の外
部接地点ＧＮＤ2 との電位が、ＧＮＤ1 電位＞ＧＮＤ2
電位である場合は、寄生素子動作による回路誤動作を生
じる可能性があるので、制御部１２の外部接地点ＧＮＤ
1 と出力部１３の外部接地点ＧＮＤ2 との間にダイオー
ドＤを接続し、外部接地点ＧＮＤ1 に対するボディアー
スのアースポイントＡ（電位ＶA ）と、外部接地点ＧＮ
Ｄ2 に対するボディアースのアースポイントＢ（電位Ｖ
B ）との間にＶA ＞ＶB の電位差が生じたとき、この電
位差をダイオードＤの順方向電圧以下に抑えて電子回路
１１の誤動作を防止していた。
【０００４】また別の問題として、電子回路を電源に逆
方向接続してしまった場合等において、電子回路を保護
するための従来の回路として、図１１(a)(b)に示すよう
な回路が知られている。
方向接続してしまった場合等において、電子回路を保護
するための従来の回路として、図１１(a)(b)に示すよう
な回路が知られている。
【０００５】同図(a) に示す回路は、電子回路１１の電
源端子１１ａと接地との間にダイオードＤを接続し、電
源１２に誤って逆方向に接続したとき、電子回路１１に
加わる電圧をダイオードＤの順方向電圧以下に抑えて電
子回路１１を保護する回路である。
源端子１１ａと接地との間にダイオードＤを接続し、電
源１２に誤って逆方向に接続したとき、電子回路１１に
加わる電圧をダイオードＤの順方向電圧以下に抑えて電
子回路１１を保護する回路である。
【０００６】同図(b) に示す回路は、電子回路１１の内
部接地側共通ラインＩＣＬと接地との間に保護抵抗Ｒを
設けて、逆接続の場合における電子回路１１に流入する
電流を制限し、電子回路１１を保護する回路である。
部接地側共通ラインＩＣＬと接地との間に保護抵抗Ｒを
設けて、逆接続の場合における電子回路１１に流入する
電流を制限し、電子回路１１を保護する回路である。
【０００７】
【発明が解決しようとする課題】上記図１０の回路に示
した誤動作防止用のダイオードＤは、このダイオードＤ
により回路誤動作を防ぐ効果を得るためには、大きな順
方向電流を流して置き、ＧＮＤ1 とＧＮＤ2 との間の電
位を常にダイオードＤの順方向電圧に保つ必要がある。
した誤動作防止用のダイオードＤは、このダイオードＤ
により回路誤動作を防ぐ効果を得るためには、大きな順
方向電流を流して置き、ＧＮＤ1 とＧＮＤ2 との間の電
位を常にダイオードＤの順方向電圧に保つ必要がある。
【０００８】このことは、ダイオードＤとして大容量の
ものが必要であり、電子回路の小型かを妨げ、電子回路
が集積回路の場合は、この集積回路内にダイオードＤを
形成させることは不適当である。また、ボディアースの
取付け条件、つまり接地抵抗ｒ1 ，ｒ2 やボディを介す
る誘導条件によっては、十分な効果が得られない場合が
ある。
ものが必要であり、電子回路の小型かを妨げ、電子回路
が集積回路の場合は、この集積回路内にダイオードＤを
形成させることは不適当である。また、ボディアースの
取付け条件、つまり接地抵抗ｒ1 ，ｒ2 やボディを介す
る誘導条件によっては、十分な効果が得られない場合が
ある。
【０００９】また、図１１(a) の回路に示した回路保護
用のダイオードＤは、電源逆接続の場合、このダイオー
ドＤを通して大きな電流が流れるため、大容量で大形の
ものが必要であり、したがって、電子回路の小型化を妨
げ、集積回内蔵方式とすることは不適当である。
用のダイオードＤは、電源逆接続の場合、このダイオー
ドＤを通して大きな電流が流れるため、大容量で大形の
ものが必要であり、したがって、電子回路の小型化を妨
げ、集積回内蔵方式とすることは不適当である。
【００１０】なお、図１１(b) の回路に示した保護回路
は、集積回路内蔵方式に適用可能であるが、この回路方
式はサージ耐圧が弱く、通常の動作時において電源と接
地間に印加されるサージ電圧により、保護用抵抗Ｒが破
壊されるおそれがある。このためこの回路は、サージ電
圧が常時発生し易い自動車などの車載用の電子回路には
適さない。
は、集積回路内蔵方式に適用可能であるが、この回路方
式はサージ耐圧が弱く、通常の動作時において電源と接
地間に印加されるサージ電圧により、保護用抵抗Ｒが破
壊されるおそれがある。このためこの回路は、サージ電
圧が常時発生し易い自動車などの車載用の電子回路には
適さない。
【００１１】この発明はこのような実情に鑑みてなされ
たもので、複数点の接地が必要な集積回路構成の電子回
路に適用できる誤動作防止回路および常時サージ発生の
多い車載用等の電子回路に適した保護回路を提供するこ
とを目的としている。
たもので、複数点の接地が必要な集積回路構成の電子回
路に適用できる誤動作防止回路および常時サージ発生の
多い車載用等の電子回路に適した保護回路を提供するこ
とを目的としている。
【００１２】
【課題を解決するための手段】この発明の誤動作防止回
路は、外部接地点が複数存在する集積回路構成の電子回
路において、外部接地点間に電位差が発生したときに集
積回路構成の電子回路の内部接地側共通ラインの電位を
所定の外部接地点に対して所定の電位内に保持する手段
を備えたことを特徴としている。
路は、外部接地点が複数存在する集積回路構成の電子回
路において、外部接地点間に電位差が発生したときに集
積回路構成の電子回路の内部接地側共通ラインの電位を
所定の外部接地点に対して所定の電位内に保持する手段
を備えたことを特徴としている。
【００１３】また、この発明の保護回路は、集積回路構
成の電子回路の内部接地側共通ラインと電源端子の一方
との間に挿入される電流制限用の抵抗と、この抵抗に並
列に接続され抵抗に印加されるサージ電圧を制限する素
子とを有することを特徴としている。
成の電子回路の内部接地側共通ラインと電源端子の一方
との間に挿入される電流制限用の抵抗と、この抵抗に並
列に接続され抵抗に印加されるサージ電圧を制限する素
子とを有することを特徴としている。
【００１４】
【作用】このように誤動作防止回路を構成することによ
り、集積回路の寄生素子の動作を抑えて電子回路の誤動
作を防止する。また、保護回路を上記のように構成する
ことで、サージに強い保護回路を形成できる。
り、集積回路の寄生素子の動作を抑えて電子回路の誤動
作を防止する。また、保護回路を上記のように構成する
ことで、サージに強い保護回路を形成できる。
【００１５】
【実施例】以下、図面を参照しながらこの発明の一実施
例を説明する。
例を説明する。
【００１６】図１は、誤動作防止を目的とした第１の実
施例の構成を示す回路図である。同図において、１は集
積回路構成になる電子回路であり、制御部２および出力
部３で構成され、この電子回路１はＣＰＵ４により制御
部２の入力を介して制御されて、出力部３の出力により
図示しない機器を制御するものである。
施例の構成を示す回路図である。同図において、１は集
積回路構成になる電子回路であり、制御部２および出力
部３で構成され、この電子回路１はＣＰＵ４により制御
部２の入力を介して制御されて、出力部３の出力により
図示しない機器を制御するものである。
【００１７】電子回路１の集積回路内には内部接地側共
通ラインＩＣＬと第１の外部接地端子ＧＮＤ1 との間に
抵抗Ｒ1 と、内部接地側共通ラインＩＣＬから外部接地
端子ＧＮＤ1 方向に順方向が向いたダイオードＤ1 を並
列に接続した回路を設けるとともに、内部接地側共通ラ
インＩＣＬと出力部３側の第２の外部接地端子ＧＮＤ2
との間に順方向が内部接地側共通ラインＩＣＬから外部
接地端子ＧＮＤ2 の方向に向いたダイオードＤ2 を設け
て、誤動作防止回路としている。なお、この実施例にお
いて、内部接地側共通ラインＩＣＬとは集積回路基板を
指している。
通ラインＩＣＬと第１の外部接地端子ＧＮＤ1 との間に
抵抗Ｒ1 と、内部接地側共通ラインＩＣＬから外部接地
端子ＧＮＤ1 方向に順方向が向いたダイオードＤ1 を並
列に接続した回路を設けるとともに、内部接地側共通ラ
インＩＣＬと出力部３側の第２の外部接地端子ＧＮＤ2
との間に順方向が内部接地側共通ラインＩＣＬから外部
接地端子ＧＮＤ2 の方向に向いたダイオードＤ2 を設け
て、誤動作防止回路としている。なお、この実施例にお
いて、内部接地側共通ラインＩＣＬとは集積回路基板を
指している。
【００１８】このような電子回路１は使用状態におい
て、第１の外部接地端子ＧＮＤ1 は車体のアースポイン
トＡに接続され、出力部３側の第２の外部接地端子ＧＮ
Ｄ2 はアースポイントＢに接続されて使用される。
て、第１の外部接地端子ＧＮＤ1 は車体のアースポイン
トＡに接続され、出力部３側の第２の外部接地端子ＧＮ
Ｄ2 はアースポイントＢに接続されて使用される。
【００１９】上記したような誤動作防止回路を設けるこ
とにより、使用状態において、第１の外部接地端子ＧＮ
Ｄ1 と第２の外部接地端子ＧＮＤ2 との間に電位差が発
生して、それらの電位関係がＶGND1＞ＶGND2であったと
き、この両者の電位差の絶対値｜ＶGND1−ＶGND2｜は次
式のような電圧に分割される。 ｜ＶGND1−ＶGND2｜＝Ｒ1 ・ｉ＋ＶF 但し ｉは抵抗Ｒ1 をＧＮＤ1 からＩＣＬに流れる電流 ＶF はダイオードＤ2 の順方向電圧
とにより、使用状態において、第１の外部接地端子ＧＮ
Ｄ1 と第２の外部接地端子ＧＮＤ2 との間に電位差が発
生して、それらの電位関係がＶGND1＞ＶGND2であったと
き、この両者の電位差の絶対値｜ＶGND1−ＶGND2｜は次
式のような電圧に分割される。 ｜ＶGND1−ＶGND2｜＝Ｒ1 ・ｉ＋ＶF 但し ｉは抵抗Ｒ1 をＧＮＤ1 からＩＣＬに流れる電流 ＶF はダイオードＤ2 の順方向電圧
【００２０】つまり、電位関係がＶGND1＞ＶGND2である
ので、外部接地端子ＧＮＤ1 の方が内部接地側共通ライ
ンＩＣＬより高電位であり、ダイオードＤ1 に対して逆
電圧となり、電流はダイオードＤ1 には流れず、抵抗Ｒ
1 にのみ流れて大きい電圧降下値となるので、内部接地
側共通ラインＩＣＬと出力部３側の第２の外部接地端子
ＧＮＤ2 との間の電圧をダイオードＤ2 の順方向電圧Ｖ
F の低い電圧に確実に抑えて、誤動作を防止することが
できる。この実施例の回路は、素子数が少なく簡単な構
成であり、集積回路への内蔵も容易である。
ので、外部接地端子ＧＮＤ1 の方が内部接地側共通ライ
ンＩＣＬより高電位であり、ダイオードＤ1 に対して逆
電圧となり、電流はダイオードＤ1 には流れず、抵抗Ｒ
1 にのみ流れて大きい電圧降下値となるので、内部接地
側共通ラインＩＣＬと出力部３側の第２の外部接地端子
ＧＮＤ2 との間の電圧をダイオードＤ2 の順方向電圧Ｖ
F の低い電圧に確実に抑えて、誤動作を防止することが
できる。この実施例の回路は、素子数が少なく簡単な構
成であり、集積回路への内蔵も容易である。
【００２１】図２は、同じく誤動作防止回路の第２の実
施例の構成を示すブロック回路図である。この実施例
は、第１の外部接地端子ＧＮＤ1 と外部接地端子ＧＮＤ
2 との間に電圧検出回路５を設けるとともに、内部接地
側共通ラインＩＣＬと外部接地端子ＧＮＤ1 との間に、
この回路切断用のスイッチ回路６および内部接地側共通
ラインＩＣＬに対して負電圧を与える負電圧発生回路７
を設けた構成になっている。図３は、この実施例の細部
構成を示す回路図である。
施例の構成を示すブロック回路図である。この実施例
は、第１の外部接地端子ＧＮＤ1 と外部接地端子ＧＮＤ
2 との間に電圧検出回路５を設けるとともに、内部接地
側共通ラインＩＣＬと外部接地端子ＧＮＤ1 との間に、
この回路切断用のスイッチ回路６および内部接地側共通
ラインＩＣＬに対して負電圧を与える負電圧発生回路７
を設けた構成になっている。図３は、この実施例の細部
構成を示す回路図である。
【００２２】電圧検出回路５は電位差検出用の抵抗Ｒ2
，Ｒ3 を介して外部接地端子ＧＮＤ1 と外部接地端子
ＧＮＤ2 との電位差を基準電圧Ｖref と比較し比較結果
を検出出力とするコンパレータＣＭＰ，このコンパレー
タＣＭＰの検出出力を負電圧発生回路７に送るインバー
タＩＮＶ1 よりなっている。
，Ｒ3 を介して外部接地端子ＧＮＤ1 と外部接地端子
ＧＮＤ2 との電位差を基準電圧Ｖref と比較し比較結果
を検出出力とするコンパレータＣＭＰ，このコンパレー
タＣＭＰの検出出力を負電圧発生回路７に送るインバー
タＩＮＶ1 よりなっている。
【００２３】スイッチ回路６は、電圧検出回路５のコン
パレータＣＭＰの出力から送られる電圧検出出力により
解放動作して、内部接地側共通ラインＩＣＬと外部接地
端子ＧＮＤ1 との接続を断つリードリレーＳＷ1 と、こ
のリードリレーＳＷ１に直列に接続され、内部寄生素子
の動作を抑えるための抵抗Ｒ4 とダイオードＤ3 との並
列素子および電圧検出回路５のインバータＩＮＶ1 の出
力により動作し、ダイオードＤ4 を外部接地端子ＧＮＤ
2 と内部接地側共通ラインＩＣＬとの間に挿入するリー
ドリレーＳＷ2 よりなっている。
パレータＣＭＰの出力から送られる電圧検出出力により
解放動作して、内部接地側共通ラインＩＣＬと外部接地
端子ＧＮＤ1 との接続を断つリードリレーＳＷ1 と、こ
のリードリレーＳＷ１に直列に接続され、内部寄生素子
の動作を抑えるための抵抗Ｒ4 とダイオードＤ3 との並
列素子および電圧検出回路５のインバータＩＮＶ1 の出
力により動作し、ダイオードＤ4 を外部接地端子ＧＮＤ
2 と内部接地側共通ラインＩＣＬとの間に挿入するリー
ドリレーＳＷ2 よりなっている。
【００２４】また、負電圧発生回路７は、電圧検出回路
５のインバータＩＮＶ1 を介して送られる電圧検出出力
を受けて動作するリードリレーＳＷ3 ，パルス発生器Ｐ
Ｇ，このパルス発生器ＰＧから送られるパルスをコンデ
ンサ1 ，Ｃ2 に充電するインバータＩＮＶ2 ，ＩＮＶ3
，コンデンサ1 ，Ｃ2 に充電された負電圧を外部接地
端子ＧＮＤ１と内部接地側共通ラインＩＣＬとの間に印
加させるためのダイオードＤ5 ，Ｄ6 ，Ｄ7 よりなって
いる。なお、ダイオードＤ8 は外部接地端子ＧＮＤ1 ，
ＧＮＤ2 の電位が瞬間的に変化した場合に内部の寄生素
子の動作を抑えるためのものである。
５のインバータＩＮＶ1 を介して送られる電圧検出出力
を受けて動作するリードリレーＳＷ3 ，パルス発生器Ｐ
Ｇ，このパルス発生器ＰＧから送られるパルスをコンデ
ンサ1 ，Ｃ2 に充電するインバータＩＮＶ2 ，ＩＮＶ3
，コンデンサ1 ，Ｃ2 に充電された負電圧を外部接地
端子ＧＮＤ１と内部接地側共通ラインＩＣＬとの間に印
加させるためのダイオードＤ5 ，Ｄ6 ，Ｄ7 よりなって
いる。なお、ダイオードＤ8 は外部接地端子ＧＮＤ1 ，
ＧＮＤ2 の電位が瞬間的に変化した場合に内部の寄生素
子の動作を抑えるためのものである。
【００２５】このような構成の実施例において、第１お
よび第２の外部接地端子ＧＮＤ1 ，ＧＮＤ2 との間に設
けられた電圧検出回路５が、電位差検出用の抵抗Ｒ2 ，
Ｒ3を介して外部接地端子ＧＮＤ1 と外部接地端子ＧＮ
Ｄ2 との電位差をコンパレータＣＭＰにおいて基準電圧
Ｖref と比較し、両接地端子電位がＶGND1＞ＶGND2であ
り、しかも差電圧が設定基準電圧Ｖref より大きい場合
は、その検出出力をコンパレータＣＭＰの出力およびイ
ンバータＩＮＶ1 を介してスイッチ回路６と負電圧発生
回路７に送る。
よび第２の外部接地端子ＧＮＤ1 ，ＧＮＤ2 との間に設
けられた電圧検出回路５が、電位差検出用の抵抗Ｒ2 ，
Ｒ3を介して外部接地端子ＧＮＤ1 と外部接地端子ＧＮ
Ｄ2 との電位差をコンパレータＣＭＰにおいて基準電圧
Ｖref と比較し、両接地端子電位がＶGND1＞ＶGND2であ
り、しかも差電圧が設定基準電圧Ｖref より大きい場合
は、その検出出力をコンパレータＣＭＰの出力およびイ
ンバータＩＮＶ1 を介してスイッチ回路６と負電圧発生
回路７に送る。
【００２６】スイッチ回路６は検出出力を受けて、リー
ドリレーＳＷ1 が動作して内部接地側共通ラインＩＣＬ
と外部接地端子ＧＮＤ１との間の接続を断つとともに、
リードリレーＳＷ2 が動作してダイオードＤ4 を外部接
地端子ＧＮＤ2 と内部接地側共通ラインＩＣＬとの間に
挿入する。
ドリレーＳＷ1 が動作して内部接地側共通ラインＩＣＬ
と外部接地端子ＧＮＤ１との間の接続を断つとともに、
リードリレーＳＷ2 が動作してダイオードＤ4 を外部接
地端子ＧＮＤ2 と内部接地側共通ラインＩＣＬとの間に
挿入する。
【００２７】負電圧発生回路７は、電圧検出回路５から
の検出出力を受けてリードリレーＳＷ3 が動作し、パル
ス発生器ＰＧから送られるパルスをインバータＩＮＶ2
，ＩＮＶ3 を介してコンデンサ1 ，Ｃ2 に送り負電圧
を充電する。
の検出出力を受けてリードリレーＳＷ3 が動作し、パル
ス発生器ＰＧから送られるパルスをインバータＩＮＶ2
，ＩＮＶ3 を介してコンデンサ1 ，Ｃ2 に送り負電圧
を充電する。
【００２８】コデンサ1 ，Ｃ2 に充電された電圧は、ダ
イオード5 ，Ｄ6 ，Ｄ7 を介して内部接地側共通ライン
ＩＣＬの電位を、外部接地端子ＧＮＤ1 に対して負電位
に保つようにする。なお、このとき内部接地側共通ライ
ンＩＣＬと外部接地端子ＧＮＤ2 との間の電位は、リー
ドリレーＳＷ2 で挿入したダイオードＤ4 により規定さ
れる。
イオード5 ，Ｄ6 ，Ｄ7 を介して内部接地側共通ライン
ＩＣＬの電位を、外部接地端子ＧＮＤ1 に対して負電位
に保つようにする。なお、このとき内部接地側共通ライ
ンＩＣＬと外部接地端子ＧＮＤ2 との間の電位は、リー
ドリレーＳＷ2 で挿入したダイオードＤ4 により規定さ
れる。
【００２９】このように負電圧発生回路７は、内部接地
側共通ラインＩＣＬの電位がＶICL≦ＶGND2となるよう
に、負電圧を内部接地側共通ラインＩＣＬに与えて、内
部寄生素子が動作しないように抑え、電子回路１の誤動
作を防止するものである。
側共通ラインＩＣＬの電位がＶICL≦ＶGND2となるよう
に、負電圧を内部接地側共通ラインＩＣＬに与えて、内
部寄生素子が動作しないように抑え、電子回路１の誤動
作を防止するものである。
【００３０】この実施例によれば、従来の回路あるいは
第１の実施例の回路に較べても誤動作を確実に防止でき
る。また、こ実施例も集積回路内に内蔵させることがで
き、回路の小形化が図れる。
第１の実施例の回路に較べても誤動作を確実に防止でき
る。また、こ実施例も集積回路内に内蔵させることがで
き、回路の小形化が図れる。
【００３１】図４は、第１および第２の実施例を集積回
路に適用した場合の集積回路の断面で、同図の４１は、
図１，図２および図３において説明した内部接地側共通
ラインＩＣＬであり、４２および４３は、それぞれ集積
回路基板内のＰ + - ｓｕｂ基板部分とＰ／Ｎ接合分離層
である。図５，図６および図７は、電子回路の保護を目
的とした第３乃至第５の各実施例の構成を示す回路図で
ある。
路に適用した場合の集積回路の断面で、同図の４１は、
図１，図２および図３において説明した内部接地側共通
ラインＩＣＬであり、４２および４３は、それぞれ集積
回路基板内のＰ + - ｓｕｂ基板部分とＰ／Ｎ接合分離層
である。図５，図６および図７は、電子回路の保護を目
的とした第３乃至第５の各実施例の構成を示す回路図で
ある。
【００３２】図５は、ハイサイドスイッチ回路に適用し
た第３の実施例である。同図において、８はハイサイド
スイッチ回路８ａと保護回路をも含んだ集積回路構成の
電子回路である。保護回路は、内部接地側共通ラインＩ
ＣＬと外部接地端子ＧＮＤとの間に設けられた抵抗Ｒ5
と、この抵抗Ｒ5 に並列に接続される共通ラインＩＣＬ
から接地端子ＧＮＤ方向に向いたダイオードＤ9 で構成
されている。
た第３の実施例である。同図において、８はハイサイド
スイッチ回路８ａと保護回路をも含んだ集積回路構成の
電子回路である。保護回路は、内部接地側共通ラインＩ
ＣＬと外部接地端子ＧＮＤとの間に設けられた抵抗Ｒ5
と、この抵抗Ｒ5 に並列に接続される共通ラインＩＣＬ
から接地端子ＧＮＤ方向に向いたダイオードＤ9 で構成
されている。
【００３３】このように構成することで、電源９に誤っ
て逆接続した場合に抵抗Ｒ5 で電流を制限するととも
に、常時の動作状態で各種原因で発生し抵抗Ｒ5 に印加
されるサージ電圧を並列に接続されているダイオードＤ
9 により制限することで、抵抗Ｒ5 の破壊を防ぎ、電子
回路８のサージ耐圧を向上させている。
て逆接続した場合に抵抗Ｒ5 で電流を制限するととも
に、常時の動作状態で各種原因で発生し抵抗Ｒ5 に印加
されるサージ電圧を並列に接続されているダイオードＤ
9 により制限することで、抵抗Ｒ5 の破壊を防ぎ、電子
回路８のサージ耐圧を向上させている。
【００３４】図６は、パワーＭＯＳＦＥＴを出力素子と
したローサイドスイッチ回路８ａに適用した第４の実施
例である。同図において、８はローサイドスイッチ回路
８ａと保護回路をも含んだ集積回路構成の電子回路であ
る。
したローサイドスイッチ回路８ａに適用した第４の実施
例である。同図において、８はローサイドスイッチ回路
８ａと保護回路をも含んだ集積回路構成の電子回路であ
る。
【００３５】この実施例では、制御電流が流れる制御ラ
インと大電流が流れる出力ラインとを分離し、制御ライ
ン側の内部接地側共通ラインＩＣＬと外部接地端子ＧＮ
Ｄ1との間に保護素子の抵抗Ｒ5 とダイオードＤ9 を設
け、出力ラインは直接外部接地端子ＧＮＤ2 に接続する
実施例である。
インと大電流が流れる出力ラインとを分離し、制御ライ
ン側の内部接地側共通ラインＩＣＬと外部接地端子ＧＮ
Ｄ1との間に保護素子の抵抗Ｒ5 とダイオードＤ9 を設
け、出力ラインは直接外部接地端子ＧＮＤ2 に接続する
実施例である。
【００３６】このように構成することで、電源９に誤っ
て逆接続した場合に制御回路側の電流を制限するととも
に、常時の動作状態に発生するサージ電圧による抵抗Ｒ
5 の破壊をダイオードＤ9 により保護している。
て逆接続した場合に制御回路側の電流を制限するととも
に、常時の動作状態に発生するサージ電圧による抵抗Ｒ
5 の破壊をダイオードＤ9 により保護している。
【００３７】図７は、Ｈ−ブリッジ回路８ｃに適用した
第５の実施例である。この実施例も制御ライン側の内部
接地側共通ラインＩＣＬと外部接地端子ＧＮＤ1 との間
に保護素子の抵抗Ｒ5 とダイオードＤ9 を設け、出力ラ
インは直接外部接地端子ＧＮＤ2 に接続する実施例であ
り、作用効果は第４の実施例と同様である。図８(a)(b)
は、それぞれＰ／Ｎ接合分離型集積回路にこの発明の保
護回路を適用した場合の集積回路内の構造を説明する集
積回路の断面図である。
第５の実施例である。この実施例も制御ライン側の内部
接地側共通ラインＩＣＬと外部接地端子ＧＮＤ1 との間
に保護素子の抵抗Ｒ5 とダイオードＤ9 を設け、出力ラ
インは直接外部接地端子ＧＮＤ2 に接続する実施例であ
り、作用効果は第４の実施例と同様である。図８(a)(b)
は、それぞれＰ／Ｎ接合分離型集積回路にこの発明の保
護回路を適用した場合の集積回路内の構造を説明する集
積回路の断面図である。
【００３８】第３〜第５の実施例は、保護用抵抗に並列
に接続してサージ電圧印加時において、この保護用抵抗
に掛かる電圧を制限してその破壊を防止する素子とし
て、上記したダイオードのほか、図９(b) 〜(e) に示す
ような、ツェナーダイオード，トランジスタ，ＭＯＳＦ
ＥＴ，ジャンクションも使用できる。
に接続してサージ電圧印加時において、この保護用抵抗
に掛かる電圧を制限してその破壊を防止する素子とし
て、上記したダイオードのほか、図９(b) 〜(e) に示す
ような、ツェナーダイオード，トランジスタ，ＭＯＳＦ
ＥＴ，ジャンクションも使用できる。
【００３９】この発明は上記したように、内部接地側共
通ラインＩＣＬと外部接地端子ＧＮＤとの間に誤動作防
止用素子や回路または回路保護用の素子を挿入して、集
積回路構成の電子回路の誤動作防止や回路を保護するも
のである。なお、この発明は上記実施例に限定されるも
のではなく、要旨を変更しない範囲で変形して実施でき
る。
通ラインＩＣＬと外部接地端子ＧＮＤとの間に誤動作防
止用素子や回路または回路保護用の素子を挿入して、集
積回路構成の電子回路の誤動作防止や回路を保護するも
のである。なお、この発明は上記実施例に限定されるも
のではなく、要旨を変更しない範囲で変形して実施でき
る。
【００４０】
【発明の効果】この発明によれば、集積回路内への内蔵
が可能で、しかも複数接地等の使用条件の電子回路へ適
用できる誤動作防止回路を提供できる。また、集積回路
内への内蔵が可能であり、常時の動作状態においてサー
ジが発生し易い車載用等の電子回路に適用できる保護回
路を提供できる。
が可能で、しかも複数接地等の使用条件の電子回路へ適
用できる誤動作防止回路を提供できる。また、集積回路
内への内蔵が可能であり、常時の動作状態においてサー
ジが発生し易い車載用等の電子回路に適用できる保護回
路を提供できる。
【図１】この発明の第１の実施例の誤動作防止回路の回
路図。
路図。
【図２】第２の実施例の誤動作防止回路の回路図。
【図３】第２の実施例の細部構成を示す回路図。
【図４】集積回路における内部接地側共通ラインＩＣＬ
の説明用の断面図。
の説明用の断面図。
【図５】第３の実施例の保護回路の回路図。
【図６】第４の実施例の保護回路の回路図。
【図７】第５の実施例の保護回路の回路図。
【図８】Ｐ／Ｎ接合分離型集積回路に保護回路を内蔵さ
せる構造説明用の断面図。
せる構造説明用の断面図。
【図９】各実施例の保護回路において抵抗と組合わされ
る素子の説明図。
る素子の説明図。
【図１０】従来の誤動作防止回路の回路図。
【図１１】従来の保護回路の回路図。
１…電子回路（集積回路構成）、２…制御部、３…出力
部、４…ＣＰＵ、５…電圧検出回路、６…スイッチ回
路、７…負電圧発生回路、８…電子回路（集積回路構
成）、８ａ…ハイサイドスイッチ回路、８ｂ…ローサイ
ドスイッチ回路、８ｃ…Ｈ−プリッジ回路、９…電源、
ＧＮＤ1 …第１の外部接地端子、ＧＮＤ2 …第２の外部
接地端子、ＩＣＬ…内部接地側共通ライン、ＣＭＰ…コ
ンパレータ、ＩＮＶ1 ，ＩＮＶ2 ，ＩＮＶ3 …インバー
タ、ＰＧ…パルス発生器、ＳＷ1 ，ＳＷ2 ，Ｗ3 …リー
ドスイッチ、Ｃ1 ，Ｃ2 …コンデンサ、Ｄ1 ，Ｄ2 ，Ｄ
3 ，〜Ｄ9 …ダイオード、Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ
5 …抵抗。
部、４…ＣＰＵ、５…電圧検出回路、６…スイッチ回
路、７…負電圧発生回路、８…電子回路（集積回路構
成）、８ａ…ハイサイドスイッチ回路、８ｂ…ローサイ
ドスイッチ回路、８ｃ…Ｈ−プリッジ回路、９…電源、
ＧＮＤ1 …第１の外部接地端子、ＧＮＤ2 …第２の外部
接地端子、ＩＣＬ…内部接地側共通ライン、ＣＭＰ…コ
ンパレータ、ＩＮＶ1 ，ＩＮＶ2 ，ＩＮＶ3 …インバー
タ、ＰＧ…パルス発生器、ＳＷ1 ，ＳＷ2 ，Ｗ3 …リー
ドスイッチ、Ｃ1 ，Ｃ2 …コンデンサ、Ｄ1 ，Ｄ2 ，Ｄ
3 ，〜Ｄ9 …ダイオード、Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ
5 …抵抗。
Claims (2)
- 【請求項１】外部接地点が複数存在する集積回路構成の
電子回路において、 前記外部接地点間に電位差が発生したときに前記集積回
路構成の電子回路の内部接地側共通ラインの電位を所定
の外部接地点に対して所定の電位内に保持する手段を備
えたことを特徴とする誤動作防止回路。 - 【請求項２】集積回路構成の電子回路の内部接地側共通
ラインと電源端子の一方との間に挿入される電流制限用
の抵抗と、この抵抗に並列に接続され抵抗に印加される
サージ電圧を制限する素子とを有することを特徴とした
保護回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24057092A JP3276996B2 (ja) | 1992-09-09 | 1992-09-09 | 保護回路 |
| KR1019930017962A KR0139400B1 (ko) | 1992-09-09 | 1993-09-08 | 오동작 방지회로 및 보호회로 |
| US08/117,593 US5391948A (en) | 1992-09-09 | 1993-09-08 | Surge-resistant protection circuit for vehicle |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24057092A JP3276996B2 (ja) | 1992-09-09 | 1992-09-09 | 保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0690520A true JPH0690520A (ja) | 1994-03-29 |
| JP3276996B2 JP3276996B2 (ja) | 2002-04-22 |
Family
ID=17061492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24057092A Expired - Fee Related JP3276996B2 (ja) | 1992-09-09 | 1992-09-09 | 保護回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5391948A (ja) |
| JP (1) | JP3276996B2 (ja) |
| KR (1) | KR0139400B1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10108355A (ja) * | 1996-09-26 | 1998-04-24 | Matsushita Electric Works Ltd | 電子回路 |
| JPH10224205A (ja) * | 1996-11-04 | 1998-08-21 | Samsung Electron Co Ltd | 半導体装置のデータ出力回路 |
| JP2002134700A (ja) * | 2000-07-26 | 2002-05-10 | Agere Systems Guardian Corp | 集積回路のための出力段ｅｓｄ保護 |
| JP2008092277A (ja) * | 2006-10-02 | 2008-04-17 | Hitachi Ltd | 負荷駆動回路 |
| JP2008284978A (ja) * | 2007-05-17 | 2008-11-27 | Omron Corp | エンジン始動装置 |
| JP2010178579A (ja) * | 2009-02-02 | 2010-08-12 | Mitsubishi Electric Corp | 半導体装置 |
| US7969046B2 (en) | 2007-09-05 | 2011-06-28 | Yazaki Corporation | Power supply control apparatus |
| US8976103B2 (en) | 2007-06-29 | 2015-03-10 | Japan Display West Inc. | Display apparatus, driving method for display apparatus and electronic apparatus |
| WO2016080123A1 (ja) * | 2014-11-21 | 2016-05-26 | 富士電機株式会社 | 半導体装置および負電位印加防止方法 |
| WO2017141811A1 (ja) * | 2016-02-18 | 2017-08-24 | ローム株式会社 | 保護回路、および保護回路の動作方法、および半導体集積回路装置 |
| KR102646021B1 (ko) * | 2023-01-05 | 2024-03-12 | 이상진 | 전력유도를 이용한 전기안전 장치 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552594B2 (en) * | 1997-03-27 | 2003-04-22 | Winbond Electronics, Corp. | Output buffer with improved ESD protection |
| US6452772B1 (en) * | 1998-08-25 | 2002-09-17 | Jon Snyder, Inc. | Auto remote control with signal strength discrimination |
| JP3848265B2 (ja) * | 2003-01-21 | 2006-11-22 | ローム株式会社 | 電子装置 |
| US7511606B2 (en) * | 2005-05-18 | 2009-03-31 | Lojack Operating Company Lp | Vehicle locating unit with input voltage protection |
| CN103448574A (zh) * | 2013-05-06 | 2013-12-18 | 兰州交通大学 | 一种干旱地区电气化铁路钢轨电位的限制系统及方法 |
| JP6118908B2 (ja) | 2013-08-28 | 2017-04-19 | 矢崎総業株式会社 | 電池監視ユニット |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02146943U (ja) * | 1989-05-11 | 1990-12-13 | ||
| JPH0348330U (ja) * | 1989-09-12 | 1991-05-09 | ||
| JPH04101634A (ja) * | 1990-08-15 | 1992-04-03 | Nec Ibaraki Ltd | バッテリー・バックアップ回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2715330C2 (de) * | 1977-04-06 | 1986-09-04 | Vdo Adolf Schindling Ag, 6000 Frankfurt | Schutzschaltung für einen Spannungsregler |
| JPH0693497B2 (ja) * | 1986-07-30 | 1994-11-16 | 日本電気株式会社 | 相補型ｍｉｓ集積回路 |
-
1992
- 1992-09-09 JP JP24057092A patent/JP3276996B2/ja not_active Expired - Fee Related
-
1993
- 1993-09-08 US US08/117,593 patent/US5391948A/en not_active Expired - Lifetime
- 1993-09-08 KR KR1019930017962A patent/KR0139400B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02146943U (ja) * | 1989-05-11 | 1990-12-13 | ||
| JPH0348330U (ja) * | 1989-09-12 | 1991-05-09 | ||
| JPH04101634A (ja) * | 1990-08-15 | 1992-04-03 | Nec Ibaraki Ltd | バッテリー・バックアップ回路 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10108355A (ja) * | 1996-09-26 | 1998-04-24 | Matsushita Electric Works Ltd | 電子回路 |
| JPH10224205A (ja) * | 1996-11-04 | 1998-08-21 | Samsung Electron Co Ltd | 半導体装置のデータ出力回路 |
| JP2002134700A (ja) * | 2000-07-26 | 2002-05-10 | Agere Systems Guardian Corp | 集積回路のための出力段ｅｓｄ保護 |
| JP2008092277A (ja) * | 2006-10-02 | 2008-04-17 | Hitachi Ltd | 負荷駆動回路 |
| JP2008284978A (ja) * | 2007-05-17 | 2008-11-27 | Omron Corp | エンジン始動装置 |
| US9460677B2 (en) | 2007-06-29 | 2016-10-04 | Japan Display Inc. | Display apparatus, driving method for display apparatus and electronic apparatus |
| US8976103B2 (en) | 2007-06-29 | 2015-03-10 | Japan Display West Inc. | Display apparatus, driving method for display apparatus and electronic apparatus |
| US7969046B2 (en) | 2007-09-05 | 2011-06-28 | Yazaki Corporation | Power supply control apparatus |
| JP2010178579A (ja) * | 2009-02-02 | 2010-08-12 | Mitsubishi Electric Corp | 半導体装置 |
| WO2016080123A1 (ja) * | 2014-11-21 | 2016-05-26 | 富士電機株式会社 | 半導体装置および負電位印加防止方法 |
| JPWO2016080123A1 (ja) * | 2014-11-21 | 2017-04-27 | 富士電機株式会社 | 半導体装置および負電位印加防止方法 |
| WO2017141811A1 (ja) * | 2016-02-18 | 2017-08-24 | ローム株式会社 | 保護回路、および保護回路の動作方法、および半導体集積回路装置 |
| KR20180109996A (ko) * | 2016-02-18 | 2018-10-08 | 로무 가부시키가이샤 | 보호 회로 및 보호 회로의 동작 방법, 및 반도체 집적 회로 장치 |
| JPWO2017141811A1 (ja) * | 2016-02-18 | 2018-12-13 | ローム株式会社 | 保護回路、および保護回路の動作方法、および半導体集積回路装置 |
| US11128117B2 (en) | 2016-02-18 | 2021-09-21 | Rohm Co., Ltd. | Protection circuit and operational method of the protection circuit, and semiconductor integrated circuit apparatus |
| KR102646021B1 (ko) * | 2023-01-05 | 2024-03-12 | 이상진 | 전력유도를 이용한 전기안전 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3276996B2 (ja) | 2002-04-22 |
| KR940007673A (ko) | 1994-04-27 |
| US5391948A (en) | 1995-02-21 |
| KR0139400B1 (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0690520A (ja) | 誤動作防止回路および保護回路 | |
| US5463520A (en) | Electrostatic discharge protection with hysteresis trigger circuit | |
| US3911296A (en) | Capacitance multiplier circuit | |
| US4005342A (en) | Integrated circuit overvoltage protection circuit | |
| US5023539A (en) | Alternator voltage transient minimization method and apparatus | |
| US4589049A (en) | Protection circuit for integrated circuits | |
| US7408396B2 (en) | High voltage protection circuit | |
| US5990723A (en) | Filter circuits for protecting against transient electrical pulses | |
| US5034875A (en) | Voltage multiplier circuit | |
| US6556401B1 (en) | Circuit arrangement for overload protection | |
| US7504750B2 (en) | Device of protection against a polarity reversal | |
| JP4005794B2 (ja) | 自動車用電子制御装置 | |
| US5796567A (en) | Electronic circuit with protection against supply voltage overload | |
| JPS6010767A (ja) | 半導体装置 | |
| JPH0743276U (ja) | 電子機器の保護回路 | |
| JPS5925115B2 (ja) | 半導体式機関点火装置 | |
| JPH10303314A (ja) | 半導体集積回路 | |
| CN112421594B (zh) | 输入防护电路和车载发电机 | |
| JP7368378B2 (ja) | 電子部品グループを保護する回路構成 | |
| JPH03184409A (ja) | 半導体フィルタ回路 | |
| JP2919751B2 (ja) | 半導体集積回路装置 | |
| JPS6020726A (ja) | サ−ジ防護回路 | |
| JPH0224277Y2 (ja) | ||
| JPH0775327A (ja) | 負荷駆動回路 | |
| JPH09116100A (ja) | 保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020122 |
|
| LAPS | Cancellation because of no payment of annual fees |