KR20180109996A - 보호 회로 및 보호 회로의 동작 방법, 및 반도체 집적 회로 장치 - Google Patents

보호 회로 및 보호 회로의 동작 방법, 및 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR20180109996A
KR20180109996A KR1020187025253A KR20187025253A KR20180109996A KR 20180109996 A KR20180109996 A KR 20180109996A KR 1020187025253 A KR1020187025253 A KR 1020187025253A KR 20187025253 A KR20187025253 A KR 20187025253A KR 20180109996 A KR20180109996 A KR 20180109996A
Authority
KR
South Korea
Prior art keywords
nmos transistor
power supply
zener diode
gate
terminal
Prior art date
Application number
KR1020187025253A
Other languages
English (en)
Other versions
KR102066367B1 (ko
Inventor
나오키 타카하시
?타로 다카하시
토루 타쿠마
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20180109996A publication Critical patent/KR20180109996A/ko
Application granted granted Critical
Publication of KR102066367B1 publication Critical patent/KR102066367B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/003—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of power transmission direction
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
    • H02H11/003—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection using a field effect transistor as protecting element in one of the supply lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0034—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using reverse polarity correcting or protecting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/042—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage comprising means to limit the absorbed power or indicate damaged over-voltage protection device

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

보호 회로(12)는 차량 탑재용 배터리로부터 소정의 전원 전압 VBB가 공급되는 전원 단자(102)에 접속된 하이사이드 스위치(10)와, 하이사이드 스위치(10)에 접속되어, 전원 단자(102)에의 차량 탑재용 배터리의 역접속 시에, 하이사이드 스위치(10)에의 통전을 저지하는 NMOS 트랜지스터 MT1을 구비하고, 외부 전원의 역접속에 의한 파괴로부터 반도체 집적 회로를 보호한다. 반도체 집적 회로 장치는, 외부 전원으로부터 소정의 전원 전압이 공급되는 전원 단자(102)와 그라운드 단자 사이에 접속되는 반도체 집적 회로를 정전기 파괴로부터 보호하는 상기 보호 회로를 갖는다. 보호 회로는, 전원 단자(102)와 그라운드 단자 사이에 삽입된 클램프 회로부(131)에 접속되어, 전원 단자(102)에의 외부 전원의 역접속 시에, 클램프 회로부(131)를 파괴로부터 보호한다.

Description

보호 회로 및 보호 회로의 동작 방법, 및 반도체 집적 회로 장치
본 실시 형태는, 보호 회로 및 보호 회로의 동작 방법, 및 반도체 집적 회로 장치에 관한 것이다.
집적 회로(IC : Integrated Circuits), 특히 차량 탑재용 IC의 경우에는, 차량 탑재용 배터리가 역접속되었을 때에도 IC가 파괴되지 않도록 하기 위한 보호 기능이 요구된다.
통상, 역접속 대책으로서는, 외장에 의한 다이오드의 삽입이 일반적이다.
일본 특허 공개 제2012-90108호 공보
본 실시 형태는, 외부 전원의 역접속에 의한 파괴로부터 반도체 집적 회로를 보호할 수 있음과 함께, 인가 전압의 저전압화가 가능한 보호 회로 및 보호 회로의 동작 방법을 제공한다.
본 실시 형태는, 반도체 집적 회로를 정전기 파괴로부터 보호할 수 있음과 함께, 외부 전원의 역접속에 의한 파괴로부터도 반도체 집적 회로를 보호할 수 있는 보호 회로 및 반도체 집적 회로 장치를 제공한다.
본 실시 형태의 일 양태에 따르면, 외부 전원으로부터 소정의 전원 전압이 공급되는 전원 단자에 접속된 반도체 집적 회로와, 상기 반도체 집적 회로에 접속되어, 상기 전원 단자에의 상기 외부 전원의 역접속 시에, 상기 반도체 집적 회로에의 통전을 저지하는 스위치를 구비하고, 상기 반도체 집적 회로를 파괴로부터 보호하는 보호 회로가 제공된다.
또한, 본 실시 형태의 다른 양태에 따르면, 외부 전원으로부터 소정의 전원 전압이 공급되는 전원 단자에 접속되는 반도체 집적 회로를 파괴로부터 보호하는 보호 회로의 동작 방법으로서, 상기 전원 단자에의 상기 외부 전원의 역접속 시에, 스위치에 의해 그라운드 단자와 상기 전원 단자 사이의 전류 경로를 차단하는 보호 회로의 동작 방법이 제공된다.
본 실시 형태의 일 양태에 따르면, 상기 전원 단자와 그라운드 단자 사이에 삽입된 클램프 회로부에 접속되어, 상기 전원 단자에의 상기 외부 전원의 역접속 시에, 상기 클램프 회로부를 파괴로부터 보호하는 상기 보호 회로가 제공된다. 또한, 본 실시 형태의 다른 양태에 따르면, 외부 전원으로부터 소정의 전원 전압이 공급되는 전원 단자와 그라운드 단자 사이에 접속되는 반도체 집적 회로를 정전기 파괴로부터 보호하는 해당 보호 회로를 갖는 반도체 집적 회로 장치가 제공된다.
본 실시 형태에 따르면, 외부 전원의 역접속에 의한 파괴로부터 반도체 집적 회로를 보호할 수 있음과 함께, 인가 전압의 저전압화가 가능한 보호 회로 및 보호 회로의 동작 방법을 제공할 수 있다.
본 실시 형태에 따르면, 반도체 집적 회로를 정전기 파괴로부터 보호할 수 있음과 함께, 외부 전원의 역접속에 의한 파괴로부터도 반도체 집적 회로를 보호할 수 있는 보호 회로 및 반도체 집적 회로 장치를 제공할 수 있다.
도 1의 (a)는 본 실시 형태에 관한 보호 회로를 탑재 가능한 차량 탑재용 IC의 개략 구성도, (b)는 비교예에 관한 보호 회로를 탑재 가능한 차량 탑재용 IC의 개략 구성도.
도 2는 도 1에 도시한 보호 회로의 구체예를 도시하는 회로 구성도.
도 3은 도 1ㆍ도 2에 도시한 하이사이드 스위치의 구체예를 도시하는 회로 구성도.
도 4는 본 실시 형태에 관한 보호 회로에 있어서의 소자 구조의 일부를 예시함과 함께, 동작을 설명하기 위해 도시하는 도면으로서, (a) 배터리 통상 접속 시를 도시하는 모식적 구성도, (b) 배터리 역접속 시를 도시하는 모식적 구성도.
도 5는 본 실시 형태에 관한 정전기 보호 장치의 구체예를 도시하는 개략 구성도.
도 6은 본 실시 형태에 관한 정전기 보호 장치에 있어서의 보호 회로부의 구체예를 도시하는 도면으로서, (a) 회로 구성도, (b) 모식적 단면 구조도.
도 7은 본 실시 형태에 관한 정전기 보호 장치에 있어서의 클램프 회로부가 구비하는 NMOS 트랜지스터의 구체예를 도시하는 도면으로서, (a) 회로 구성도, (b) 모식적 단면 구조도.
다음에, 도면을 참조하여, 실시 형태에 대하여 설명한다. 이하의 도면의 기재에 있어서, 동일하거나 또는 유사한 부분에는 동일하거나 또는 유사한 부호를 붙이고 있다. 단, 도면은 모식적인 것이며, 두께와 평면 치수의 관계, 각 층의 두께 비율 등은 현실의 것과는 상이한 것에 유의해야 한다. 따라서, 구체적인 두께나 치수는 이하의 설명을 참작하여 판단해야 할 것이다. 또한, 도면 상호간에 있어서도 서로의 치수의 관계나 비율이 상이한 부분이 포함되어 있는 것은 물론이다.
또한, 이하에 나타내는 실시 형태는, 기술적 사상을 구체화하기 위한 장치나 방법을 예시하는 것으로서, 이 실시 형태는, 구성 부품의 재질, 형상, 구조, 배치 등을 하기의 것에 특정하는 것은 아니다. 이 실시 형태는, 특허 청구 범위 내에 있어서, 다양한 변경을 가할 수 있다.
이하의 설명에 있어서는, 집적 회로를 차량 탑재용 IC로서 적용한 경우에 대하여 설명하지만, 어디까지나 일례이다.
또한, 전원 단자에 소정의 전원 전압이 공급되도록 정상적으로 차량 탑재용 배터리가 접속되는 경우를 통상 시(또는, 통상 접속 시)라 하고, 이것과는 반대로 차량 탑재용 배터리가 접속된 경우를 역접속 시로 정의한다.
[보호 회로의 구성]
본 실시 형태에 관한 보호 회로를 탑재 가능한 차량 탑재용 IC(집적 회로)의 개략 구성은, 도 1의 (a)에 도시한 바와 같이 나타내어진다. 또한, 비교예에 관한 보호 회로를 탑재 가능한 차량 탑재용 IC의 개략 구성은, 도 1의 (b)에 도시한 바와 같이 나타내어진다.
즉, 본 실시 형태에 관한 보호 회로를 탑재 가능한 차량 탑재용 IC는, 도 1의 (a)에 도시한 바와 같이, 전원 단자(102)에 접속되는 반도체 집적 회로로서의 하이사이드 스위치(10)와, 외부 전원인 차량 탑재용 배터리(도시 생략)의 역접속 시에, 하이사이드 스위치(10)에의 통전을 저지하는 보호 회로(12)를 구비한다.
본 실시 형태에 관한 보호 회로(12)는, 도 2에도 도시한 바와 같이, 외부 전원으로부터 소정의 전원 전압이 공급되는 전원 단자(102)에 접속된 반도체 집적 회로(하이사이드 스위치)(10)와, 반도체 집적 회로(10)에 접속되어, 전원 단자(102)에의 외부 전원의 역접속 시에, 반도체 집적 회로(10)에의 통전을 저지하는 스위치 MT1을 구비하고, 반도체 집적 회로(10)를 파괴로부터 보호한다. 여기서, 반도체 집적 회로(10)는 N형 반도체 기판(N-sub)을 구비한 하이사이드 스위치(10)이며, 외부 전원은 차량 탑재용 배터리이다.
하이사이드 스위치(10)는 차량 탑재용 배터리(전원 단자(102))와 출력 단자(104)에 연결되는 부하(도 3의 참조 부호 100에 상당) 사이에 설치된다. 하이사이드 스위치(10)는, 예를 들어 입력 단자(IN)(106)에의 하이 레벨 신호(제어 신호)의 공급에 수반하여, 차량 탑재용 배터리로부터의 전원 전압(인가 전압) VBB를 동작 전압으로서 출력 단자(OUT)(104)로부터 출력한다.
일반적인 하이사이드 스위치(10)는, 정전기(ESD : Electro Static Discharge) 보호로서, 예를 들어 전원 단자(102)와 그라운드(GND) 단자 사이에 삽입되는 서지 전류 흡수용의 클램프 회로(후술함)에 의해, 과전류에 대한 고장이나 파괴로부터 스위치(10)를 보호한다. 또한, 하이사이드 스위치(10)로서는, 출력 부전압을 검출하였을 때에 고장이나 파괴로부터 보호하기 위한 기능 블록 등을 구비하고 있어도 된다.
보호 회로(12)는 전원 단자(102)에 대하여 차량 탑재용 배터리가 역접속되었을 때에도 하이사이드 스위치(10)가 파괴되지 않도록 하기 위한 회로이며, 상세에 대해서는 후술하지만, 역접속 시에 그라운드 단자와 전원 단자(102) 사이의 전류 경로를 차단하는 스위치로서 기능하는, 예를 들어 N채널형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) MT1을 구비한다.
차량 탑재용 배터리는, 통상 시에, 12V 내지 14V 정도의 전원 전압 VBB를 전원 단자(102)로부터 공급한다.
즉, 본 실시 형태에 관한 보호 회로(12)를 탑재 가능한 차량 탑재용 IC의 경우, 전원 단자(102)에 인가되어야 할 전원 전압 VBB가 잘못하여 그라운드 단자측에 인가되도록 차량 탑재용 배터리가 역접속되었을 때에는, 보호 회로(12)에 의해 그라운드 단자측으로부터 전원 단자측으로의 전류 경로를 차단하여, 하이사이드 스위치(10)가 파괴되는 것을 방지하도록 되어 있다.
이에 반해, 비교예에 관한 차량 탑재용 IC는, 도 1의 (b)에 도시한 바와 같이, 하이사이드 스위치(10)를 보호하는 보호 회로로서, 하이사이드 스위치(10)와 그라운드 단자 사이에, 전류 제한용의 저항 소자(20)와 전압 클램프용의 다이오드(22)가 병렬로 접속되어 있다.
비교예에 관한 차량 탑재용 IC의 경우, 차량 탑재용 배터리의 역접속에 의한 파괴로부터 하이사이드 스위치(10)를 보호할 수 있지만, 차량 탑재용 IC 내를 흐르는 회로 전류나 저항 소자(20)의 저항값(예를 들어, 100Ω 정도)에 따라서 GND 전위가 상승하기 때문에, 인가 전압 범위가 좁고, 인가 전압의 저전압화에는 부적합하다.
본 실시 형태에 관한 보호 회로(12)를 탑재 가능한 차량 탑재용 IC에 따르면, 보호 회로(12)는 MOSFET의 채용에 의해 스위치의 온 저항을 저감할 수 있으므로, 인가 전압의 저전압화가 용이하게 가능해진다.
또한, 본 실시 형태에 관한 보호 회로(12)를 탑재 가능한 차량 탑재용 IC, 특히 하이사이드 스위치(10)는 도전형이 N형으로 된 반도체 기판(N-sub)을 채용한, 소위 N-sub 프로세스에 의해 형성된다.
다음에, 차량 탑재용 IC의 구체적 구성에 대하여, 보다 상세하게 설명한다.
도 2는 차량 탑재용 IC에 적용 가능한, 본 실시 형태에 관한 보호 회로(12)의 일 구성예를 도시하는 것이다. 도 2에 도시한 바와 같이, 보호 회로(12)는 N채널형 MOSFET(MOS 트랜지스터) MT1ㆍMT2ㆍMT3ㆍMT4와, 내압 클램프용의 제너 다이오드 ZD1을 구비한다. 보호 회로(12)에 있어서, 예를 들어 MOS 트랜지스터 MT1ㆍMT2ㆍMT3은, 출력 부전압 보호(이하, NVP(Negative Voltage Protection)) 회로(14)를 구성해도 된다.
MOS 트랜지스터 MT1ㆍMT2는 하이 볼티지(HV)용이며, 모두 인핸스먼트형의 N채널형 MOSFET(E-NMOS 트랜지스터)를 포함한다. MOS 트랜지스터 MT3은 로우 볼티지(LV)용, MOS 트랜지스터 MT4는 HV용이며, 모두 디플리션형의 N채널형 MOSFET(D-NMOS 트랜지스터)를 포함한다.
또한, D-NMOS 트랜지스터 MT4는, 저항 소자(저항체)에 의해 대용하도록 해도 된다.
즉, 보호 회로(12)는 전원 단자(102)에 드레인(D)이 접속된 제1 D-NMOS 트랜지스터 MT4와, 제1 D-NMOS 트랜지스터 MT4의 게이트(G) 및 소스(S)에 게이트가 접속되고, 드레인이 그라운드 단자에 접속되며, 소스가 하이사이드 스위치(10)의 그라운드 접속용 단자 GND_REF에 접속된 제2 E-NMOS 트랜지스터(스위치) MT1과, 제1 D-NMOS 트랜지스터 MT4의 게이트 및 소스에 게이트가 접속되고, 드레인이 그라운드 단자에 접속되며, 드레인이 제2 E-NMOS 트랜지스터 MT1의 보디 단자인 백 게이트(B)에 접속된 제3 E-NMOS 트랜지스터 MT2와, 게이트 및 소스가 제2 E-NMOS 트랜지스터 MT1의 백 게이트에 접속되고, 드레인이 제2 E-NMOS 트랜지스터 MT1의 소스에 접속된 제4 D-NMOS 트랜지스터 MT3과, 애노드가 제2 E-NMOS 트랜지스터 MT1의 소스에 접속되고, 캐소드가 제1 D-NMOS 트랜지스터 MT4의 게이트 및 소스에 접속된 제너 다이오드 ZD1을 구비한다.
바꾸어 말하면, 스위치 MT1은, 전원 단자(102)에 드레인이 접속된 제1 NMOS 트랜지스터 MT4의 게이트 및 소스에 게이트가 접속되고, 드레인이 그라운드 단자에 접속되며, 소스가 반도체 집적 회로(하이사이드 스위치)(10)에 접속된 제2 NMOS 트랜지스터 MT1이다. 그리고, 제2 NMOS 트랜지스터 MT1의 백 게이트(B)에는, 제1 NMOS 트랜지스터 MT4의 게이트 및 소스에 게이트가 접속됨과 함께, 소스가 그라운드 단자에 접속된 제3 NMOS 트랜지스터 MT2의 드레인과, 드레인이 제2 NMOS 트랜지스터 MT1의 소스에 접속된 제4 NMOS 트랜지스터 MT3의 게이트 및 소스가 접속되어 있다.
여기서, E-NMOS 트랜지스터 MT1은, 차량 탑재용 배터리의 상태에 따라서 온/오프 동작하기 때문에, 게이트 전압이 전원 전압 VBB로 풀업되어 있다.
본 실시 형태에 있어서는, 통상 시, 즉, 차량 탑재용 배터리가 정상적으로 접속되면, E-NMOS 트랜지스터 MT1의 게이트 전압이 소정의 전압(드레인 전압+Vth) 이상으로 되고, E-NMOS 트랜지스터 MT2가 온한다. 이에 의해, E-NMOS 트랜지스터 MT1의 백 게이트가 드레인과 동일 전위로 되어, E-NMOS 트랜지스터 MT1이 온(소스ㆍ드레인간이 쇼트)한다.
한편, 차량 탑재용 배터리의 역접속 시에는 E-NMOS 트랜지스터 MT1의 게이트 전압이 소정의 전압 이하로 되고, E-NMOS 트랜지스터 MT2가 오프한다. 그렇게 되면, D-NMOS 트랜지스터 MT3에 의해, E-NMOS 트랜지스터 MT1의 백 게이트가 소스와 동일 전위로 되므로, E-NMOS 트랜지스터 MT1이 오프한다.
즉, 본 실시 형태에 관한 보호 회로(12)에서는, 차량 탑재용 배터리의 접속 상황에 따라서, NVP 회로(14)에 있어서, E-NMOS 트랜지스터 MT1의 백 게이트에 접속되는 E-NMOS 트랜지스터 MT2 또는 D-NMOS 트랜지스터 MT3 중 어느 한쪽이 선택적으로 온되도록 되어 있고, 차량 탑재용 배터리의 역접속 시에는, D-NMOS 트랜지스터 MT3이 선택적으로 온되고 E-NMOS 트랜지스터 MT1이 오프된다. 이에 의해, 그라운드 단자(드레인)측으로부터 전원 단자(소스)(102)측으로의 전류 경로가 차단되어, 하이사이드 스위치(10)에의 통전이 저지된다.
도 3은 하이사이드 스위치(10)의 일 구성예를 도시하는 것이다. 도 3에 도시한 바와 같이, 하이사이드 스위치(10)는 PMOS 트랜지스터(제1 PMOS 트랜지스터)(108), 제너 다이오드(110), OSC(Oscillator)(112), 차지 펌프(CP)(114), 게이트 드라이브 회로(DRV)(116ㆍ120), NMOS 트랜지스터(제5ㆍ제6 NMOS 트랜지스터)(118ㆍ122), 부전압 제어부(126) 및 클램프 회로(정전기 보호 장치)(130)를 구비한다.
하이사이드 스위치(10)에 있어서, 예를 들어 제너 다이오드(110), OSC(발진 회로)(112), CP(승압 회로)(114) 및 DRV(116)는, NMOS 트랜지스터(118)의 구동 제어부(140)를 구성해도 된다. 또한, 하이사이드 스위치(10)는 전원 단자(VBB)(102), 출력 단자(OUT)(104) 및 입력 단자(IN)(106)를 구비하고 있어도 된다.
제5 NMOS 트랜지스터(118)는 전원 단자(102)와 동작 전압을 공급해야 할 부하가 접속되는 출력 단자(104) 사이에 접속된다. 구동 제어부(140)는 제5 NMOS 트랜지스터(118)의 게이트에 접속된다. 제6 NMOS 트랜지스터(122)는 구동 제어부(140)와 제어 신호가 입력되는 입력 단자(106) 사이에 설치되며, 소스가 그라운드 접속용 단자 GND_REF를 통해 보호 회로(스위치)(12)에 접속된다. 부전압 제어부(126)는 제6 NMOS 트랜지스터(122)와 구동 제어부(140) 사이에 설치된다. 제1 PMOS 트랜지스터 MT4는, 구동 제어부(140)와 전원 단자(102) 사이에 설치되며, 게이트에 제어 신호가 입력된다. 클램프 회로(130)는 전원 단자(102)와 제5 NMOS 트랜지스터(118)의 게이트 사이에 설치된다.
전원 단자(102)에는, 통상 시, 차량 탑재용 배터리(도시 생략)로부터 소정의 전원 전압 VBB(예를 들어, 14V 정도)가 인가 전압으로서 공급된다. 전원 단자(102)에는, PMOS 트랜지스터(108)의 소스 및 NMOS 트랜지스터(118)의 드레인이 접속되어 있다.
입력 단자(106)에는, 입력으로서, 예를 들어 하이사이드 스위치(10)를 인에이블 상태로 설정하기 위한 하이 레벨의 제어 신호가 외부의 제어 회로(도시 생략)로부터 공급된다. 차량 탑재용 IC의 경우, 외부의 제어 회로로서는, 예를 들어 ECU(Engine Control Unit) 등을 포함하고 있어도 된다.
PMOS 트랜지스터(108)의 게이트 및 MOS 트랜지스터(122)의 게이트에는, DRV(120)가 접속된다. NMOS 트랜지스터(122)의 소스는, 그라운드 접속용 단자 GND_REF를 통해 보호 회로(12)에 접속되고, 드레인은 부전압 제어부(126)에 접속된다. NMOS 트랜지스터(122)는 소스ㆍ드레인간에 보디 다이오드(124)를 구비한다.
그라운드 접속용 단자 GND_REF에 보호 회로(12)가 접속됨으로써, 하이사이드 스위치(10)의 그라운드는 보호 회로(12)의 그라운드로 된다.
DRV(120)는, 입력 단자(106)의 신호가 하이 레벨일 때, 하이 레벨의 출력 전압을 NMOS 트랜지스터(122)의 게이트에 공급하고, 로우 레벨의 출력 전압을 PMOS 트랜지스터(108)의 게이트에 공급한다.
또한, DRV(120)는, 입력 단자(106)의 신호가 로우 레벨일 때, 로우 레벨의 출력 전압을 NMOS 트랜지스터(122)의 게이트에 공급하고, 하이 레벨의 출력 전압을 PMOS 트랜지스터(108)의 게이트에 공급한다.
입력 단자(106)의 신호가 하이 레벨인 경우에는, PMOS 트랜지스터(108)의 게이트가 로우 레벨로 되며, PMOS 트랜지스터(108)는 온으로 되고, NMOS 트랜지스터(122)의 게이트는 하이 레벨로 되며, NMOS 트랜지스터(122)도 온으로 된다.
입력 단자(106)의 신호가 로우 레벨인 경우에는, PMOS 트랜지스터(108)의 게이트는 하이 레벨로 되며, PMOS 트랜지스터(108)는 오프로 되고, NMOS 트랜지스터(122)의 게이트는 로우 레벨로 되며, NMOS 트랜지스터(122)도 오프로 된다.
즉, DRV(120)의 입력 단자(106)의 신호가 하이 레벨일 때, PMOS 트랜지스터(108)는 온으로 되고, NMOS 트랜지스터(122)도 온으로 된다.
또한, DRV(120)의 입력 단자(106)의 신호가 로우 레벨일 때, PMOS 트랜지스터(108)는 오프로 되고, NMOS 트랜지스터(122)도 오프로 된다.
부전압 제어부(126)는 출력 부전압을 검출하였을 때에 하이사이드 스위치(10)를 파괴로부터 보호하기 위한 기능 블록이며, 예를 들어 보호 회로(12)에 있어서, MOS 트랜지스터 MT1ㆍMT2ㆍMT3을 포함하는 NVP 회로(14)와 마찬가지의 구성을 가진 것이어도 된다.
부전압 제어부(126)와 PMOS 트랜지스터(108)의 드레인 사이에는, 구동 제어부(140)를 구성하는, 제너 다이오드(110), OSC(112) 및 CP(114)가 병렬로 접속되어 있다. 또한, CP(114)에는, 구동 제어부(140)의 DRV(116)가 접속되고, DRV(116)에는, NMOS 트랜지스터(118)의 게이트 및 소스와 출력 단자(104)가 접속되어 있다. 즉, DRV(드라이브 회로)(116)는, OSC(승압 회로)(112)와 제5 NMOS 트랜지스터(118)의 게이트 및 출력 단자(104) 사이에 접속된다. DRV(116)는, 입력을 반전시키지 않고 그대로 출력한다. 이에 의해, 구동 제어부(140)는, 예를 들어 OSC(112)의 발진 출력에 기초하여 CP(114)에 의해 승압된 전압을 DRV(116)에 공급함으로써, NMOS 트랜지스터(118)를 온시킨다. 또한, OSC(112)의 발진 출력이나 CP(114)의 승압의 정도는, 제너 다이오드(110)에 의해 결정되도록 해도 된다.
또한, NMOS 트랜지스터(118)의 게이트에는, 전원 단자(102)와의 사이에, 클램프 회로(130)가 접속되어 있다. 클램프 회로(130)는 서지 전류 흡수용의 ESD 보호 장치이다. 또한, 클램프 회로(130)는 NMOS 트랜지스터(118)의 구동 시에 게이트 전압을 일시적으로 클램프함으로써, 출력 단자(104)로부터 공급되는 동작 전압이 대폭 저하(예를 들어, -30V 정도)되는 것을 방지하도록 되어 있다.
출력 단자(104)에는 부하(100)가 접속된다. 차량 탑재용 IC의 경우, 부하(100)로서는, 전원 전압 VBB에 따른 동작 전압의 공급에 의해 동작하는 각종 차량 탑재용 액세서리 등의 전자 부품이 상정된다.
도 3에 도시한 하이사이드 스위치(10)의 경우, 부전압 제어부(126)를 구비함으로써, 차량 탑재용 배터리의 역접속 시 이외에 있어서, 출력 부전압이 검출된 경우에도, 하이사이드 스위치(10)를 파괴로부터 보호할 수 있다.
[보호 회로의 동작 방법]
도 4는 실시 형태에 관한 보호 회로(12)에 있어서의 소자 구조의 일부를 모식적으로 도시함과 함께, 보호 회로(12)의 동작을 설명하기 위해 도시하는 도면으로서, (a)는 차량 탑재용 배터리의 통상 접속 시에, (b)는 차량 탑재용 배터리의 역접속 시에, 각각 대응한다. 단, 도 4의 (a), (b)에서는, 편의상, E-NMOS 트랜지스터 MT2의 단면 구조만을 예시하고 있다.
실시 형태에 관한 보호 회로(12)의 동작은, 외부 전원으로부터 소정의 전원 전압이 공급되는 전원 단자(102)에 접속되는 반도체 집적 회로(10)를 파괴로부터 보호하는 동작이며, 전원 단자(102)에의 외부 전원의 역접속 시에, 스위치 MT1에 의해 그라운드 단자와 전원 단자(102) 사이의 전류 경로를 차단한다. 스위치 MT1은, MOS 트랜지스터(MT1)이며, 이 MOS 트랜지스터(MT1)가 전원 단자(102)에의 외부 전원의 역접속 시에 오프되어, 반도체 집적 회로(10)에의 통전을 저지한다.
또한, 스위치 MT1은, 전원 단자(102)에 드레인이 접속된 디플리션형의 제1 NMOS 트랜지스터 MT4의 게이트 및 소스에 게이트가 접속되고, 드레인이 그라운드 단자에 접속되며, 소스가 반도체 집적 회로(10)에 접속된 인핸스먼트형의 제2 NMOS 트랜지스터여도 된다. 그 경우, 제2 NMOS 트랜지스터 MT1의 백 게이트에는, 제1 NMOS 트랜지스터 MT4의 게이트 및 소스에 게이트가 접속됨과 함께, 소스가 그라운드 단자에 접속된 인핸스먼트형의 제3 NMOS 트랜지스터 MT2의 드레인과, 드레인이 제2 NMOS 트랜지스터 MT1의 소스에 접속된 디플리션형의 제4 NMOS 트랜지스터 MT3의 게이트 및 소스가 접속된다. 그리고, 제2 NMOS 트랜지스터 MT1의 백 게이트에 접속된 제3 NMOS 트랜지스터 MT2 및 제4 NMOS 트랜지스터 MT3이, 전원 단자(102)에의 외부 전원의 역접속 시에, 제3 NMOS 트랜지스터 MT2로부터 제4 NMOS 트랜지스터 MT3으로 전환된다.
본 실시 형태에 관한 보호 회로(12)는 N+형 반도체 기판(30)과, N+형 반도체 기판(30)에 형성된 N형 반도체층(32)과, N형 반도체층(32)에 형성된 하이 볼티지용의 P형 웰 영역(HVPW)(34)을 갖는다. P형 웰 영역(34) 상에는, 게이트 산화막을 개재하여, 게이트 전극(40G)이 형성된다. 게이트 전극(40G)은 D-NMOS 트랜지스터 MT4의 게이트 및 소스에 접속된다.
P형 웰 영역(34)의 표면에는, N+형 확산 영역(36Sㆍ42D) 및 P+형 확산 영역(46B)이 형성되어 있다. N+형 확산 영역(36S)은, 소스 전극(38S)을 통해, 그라운드 단자 및 E-NMOS 트랜지스터 MT1의 드레인에 접속된다. N+형 확산 영역(42D)은, 드레인 전극(44D) 및 D-NMOS 트랜지스터 MT3(도시 생략)을 통해, E-NMOS 트랜지스터 MT1의 소스에 접속된다. P+형 확산 영역(46B)은, 백 게이트 전극(48B)을 통해, E-NMOS 트랜지스터 MT1의 백 게이트에 접속된다.
또한, N+형 반도체 기판(30) 상의 게이트 전극(40G)과 대향하는 면(이면)에는, 전원 전압 VBB가 인가되는 이면 전극(50)이 형성된다.
이와 같은 구성의 보호 회로(12)는 하이사이드 스위치(10)가 형성되는 N형 반도체 기판(N-sub) 상에 형성 가능하다. 즉, 제1 NMOS 트랜지스터 MT4, 제2 NMOS 트랜지스터 MT1, 제3 NMOS 트랜지스터 MT2 및 제4 NMOS 트랜지스터 MT3은, N형 반도체 기판(N-sub) 상에 형성 가능하다.
통상 시에는, 도 4의 (a)에 도시한 바와 같이, E-NMOS 트랜지스터 MT2의 온에 수반하여, N+형 확산 영역(36S) 및 P+형 확산 영역(46B)이 E-NMOS 트랜지스터 MT1의 백 게이트를 통해 그라운드 단자에 접속된다. 이에 의해, E-NMOS 트랜지스터 MT1이 온하고, 소스와 드레인 사이가 쇼트함으로써, E-NMOS 트랜지스터 MT1에 의한 하이사이드 스위치(10)에의 통전이 가능해진다.
한편, 본래는 그라운드 단자이어야 할 단자 G102에의 차량 탑재용 배터리의 역접속 시에는, 도 4의 (b)에 도시한 바와 같이, N+형 확산 영역(36S)에 전원 전압 VBB가 인가되어 E-NMOS 트랜지스터 MT2가 오프하고, 그것에 수반하여, E-NMOS 트랜지스터 MT1의 백 게이트가 D-NMOS 트랜지스터 MT3을 통해 소스와 접속된다. 이에 의해, E-NMOS 트랜지스터 MT1이 오프됨으로써, 하이사이드 스위치(10)에 통전하기 위한 전류 경로가 차단된다.
이와 같이, 본 실시 형태에 관한 보호 회로(12)에 따르면, 차량 탑재용 배터리가 역접속된 경우에도, 하이사이드 스위치(10)가 파괴되는 것을 방지할 수 있다.
즉, 통상 시에 E-NMOS 트랜지스터 MT1의 백 게이트에 접속되는 E-NMOS 트랜지스터 MT2가, 배터리의 역접속 시에는, D-NMOS 트랜지스터 MT3으로 전환되도록 되어 있다. 이에 의해, 차량 탑재용 배터리의 역접속 시에는, E-NMOS 트랜지스터 MT1을 오프시켜, 그라운드 단자측으로부터 전원 단자(102)측으로의 전류 경로를 차단할 수 있게 된다. 따라서, 단자 G102에 대하여 차량 탑재용 배터리로부터 소정의 전원 전압 VBB가 인가된 경우에도, 하이사이드 스위치(10)가 파괴되는 것을 방지할 수 있다.
게다가, 백 게이트의 선택(NMOS 트랜지스터 MT2ㆍMT3의 선택)에 따라서, E-NMOS 트랜지스터 MT1을 온ㆍ오프시킬 수 있기 때문에, 스위치의 온 저항을 저감할 수 있다. 특히, N-sub 프로세스에 의해 N형 반도체 기판 상에 형성되는 하이사이드 스위치(10)의 경우에 있어서는, 저항 소자 등을 사용하는 경우보다도 온 저항의 저감이 가능해지기 때문에, 인가 전압 범위의 설정을 확대할 수 있게 된다. 따라서, 인가 전압의 저전압화가 용이해지고, 예를 들어 동작 전압이 5V인 마이크로컴퓨터(이하, 마이크로컴퓨터)를 3.3V의 마이크로컴퓨터로 전환하는 것 등이 가능해진다.
또한, 본 실시 형태에 관한 보호 회로는, 차량 탑재용 IC에 한하지 않고, 외부 전원이 접속되는 IC 전반에 이용 가능하며, 특히 리튬 전지로 대표되는 각종 축전지를 외부 전원으로서 이용하는 다양한 분야에 널리 적용 가능하다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 외부 전원의 역접속에 의한 파괴로부터 반도체 집적 회로를 보호할 수 있음과 함께, 인가 전압의 저전압화가 가능한 보호 회로 및 보호 회로의 동작 방법을 제공할 수 있다.
[정전기 보호 장치]
다음에, 본 실시 형태에 관한 정전기 보호 장치(130)의 구성에 대하여 설명한다. 정전기 보호 장치(130)의 구체적인 회로 구성은, 도 5에 도시한 바와 같이 나타내어진다.
즉, 본 실시 형태에 관한 정전기 보호 장치(130)는, 예를 들어 전원 단자(102)와 그라운드 단자 사이에 삽입되며, 하이사이드 스위치(10)를 정전기 파괴로부터 보호하기 위한 본래 클램프 회로로서의 ESD 클램프 회로부(131)와, 차량 탑재용 배터리의 역접속 시에, ESD 클램프 회로부(131)를 파괴로부터 보호하는 보호 회로부(88)를 구비한다.
여기서, 보호 회로부(88)는 도 1의 (a), 도 2, 도 4 등에 예시한 보호 회로(12)여도 되고, 그 경우, 보호 회로(12)는, 예를 들어 전원 단자(102)와 그라운드 단자 사이에 삽입된 ESD 클램프 회로부(131)에 접속되어, 전원 단자(102)에의 외부 전원의 역접속 시에, ESD 클램프 회로부(131)를 파괴로부터 보호하도록(보호 회로부(88)로서) 구성된다.
본 실시 형태에 관한 정전기 보호 장치(130)는 외부 전원으로부터 소정의 전원 전압이 공급되는 전원 단자(102)와 그라운드 단자 사이에 접속되는 반도체 집적 회로(하이사이드 스위치)(10)(도 1의 (a), 도 3, 도 4 참조)와, 전원 단자(102)와 그라운드 단자 사이에 삽입된 클램프 회로부(131)와, 클램프 회로부(131)에 접속되어, 전원 단자(102)에의 외부 전원의 역접속 시에, 클램프 회로부(131)를 파괴로부터 보호하는 보호 회로부(88)를 구비하고, 반도체 집적 회로(10)를 정전기 파괴로부터 보호한다.
여기서, 외부 전원은 차량 탑재용 배터리이다. 반도체 집적 회로(10)는 N형 반도체 기판(N-sub)을 구비한 하이사이드 스위치(10)이다.
또한, ESD 클램프 회로부(131)는 하이사이드 스위치(10) 내에 설치된다. ESD 클램프 회로부(131)는 서지 전류를 흡수한다.
여기서, ESD 클램프 회로부(131)는 NMOS 트랜지스터(84)와, 직렬로 접속된 제1 내지 제9 제너 다이오드(801ㆍ802ㆍ803 … 809) 및 제10 제너 다이오드(81)와, 저항 소자(82)와, 직렬로 접속된 제11ㆍ제12 제너 다이오드(861ㆍ862)를 갖고 구성된다. 즉, ESD 클램프 회로부(131)는 전원 단자(102)에 드레인이 접속된 NMOS 트랜지스터(84)와, NMOS 트랜지스터(84)의 드레인에 캐소드가 접속된 제1 제너 다이오드(801)와, 제1 제너 다이오드(801)의 애노드에 캐소드가 접속된 제2 제너 다이오드(802)와, 제2 제너 다이오드(802)의 애노드에 캐소드가 접속된 제3 제너 다이오드(803)와, 제3 제너 다이오드(803)의 애노드에 캐소드가 접속된 제4 제너 다이오드(804)와, 제4 제너 다이오드(804)의 애노드에 캐소드가 접속된 제5 제너 다이오드(805)와, 제5 제너 다이오드(805)의 애노드에 캐소드가 접속된 제6 제너 다이오드(806)와, 제6 제너 다이오드(806)의 애노드에 캐소드가 접속된 제7 제너 다이오드(807)와, 제7 제너 다이오드(807)의 애노드에 캐소드가 접속된 제8 제너 다이오드(808)와, 제8 제너 다이오드(808)의 애노드에 캐소드가 접속된 제9 제너 다이오드(809)와, 제9 제너 다이오드(809)의 애노드에 애노드가 접속되고, 또한 캐소드가 NMOS 트랜지스터(84)의 게이트에 접속된 제10 제너 다이오드(8010)와, NMOS 트랜지스터(84)의 게이트와 소스 사이에 접속된 저항 소자(82)와, NMOS 트랜지스터(84)의 게이트에 캐소드가 접속된 제11 제너 다이오드(8011)와, 제11 제너 다이오드(8011)의 애노드에 캐소드가 접속된 제12 제너 다이오드(8012)를 구비한다.
ESD 클램프 회로부(131)에 있어서, 제1 내지 제9 제너 다이오드(801ㆍ802ㆍ803 … 809)는, 동일한 방향으로, 제10 제너 다이오드(81)는 제1 내지 제9 제너 다이오드(801ㆍ802ㆍ803 … 809)와는 상이한 방향으로, 각각 접속되어 있다. 그리고, 제9 제너 다이오드(809)의 애노드와 제10 제너 다이오드(81)의 애노드가 접속됨과 함께, 제1 제너 다이오드(801)의 캐소드에는, 전원 단자(102)가 접속되고, 제10 제너 다이오드(81)의 캐소드에는, NMOS 트랜지스터(84)의 게이트(G)가 접속되어 있다.
NMOS 트랜지스터(84)의 드레인(D)에는, 전원 단자(102)가 접속되고, 소스(S)에는, 보호 회로부(88)가 직렬로 접속되어 있다. 또한, NMOS 트랜지스터(84)의 게이트와 소스 사이에는, 저항 소자(82) 및 제11ㆍ제12 제너 다이오드(861ㆍ862)가 접속되어 있다. 제11ㆍ제12 제너 다이오드(861ㆍ862)는, 동일한 방향으로 접속되어 있고, 제11 제너 다이오드(861)의 캐소드가 NMOS 트랜지스터(84)의 게이트에, 제12 제너 다이오드(862)의 애노드가 NMOS 트랜지스터(84)의 소스에, 각각 접속되어 있다.
보호 회로부(88)는 복수(예를 들어, 3개)의 제너 다이오드(881ㆍ882ㆍ883)가 직렬로 접속된 구성으로 되어 있다. 제너 다이오드(881ㆍ882ㆍ883)로서는, 예를 들어 베이스(B) 및 콜렉터(C)간이 접속된 바이폴라 트랜지스터(npn 트랜지스터)를 포함해도 된다. 즉, 보호 회로부(88)는 복수의 제너 다이오드(881ㆍ882ㆍ883)가 베이스ㆍ콜렉터를 단락한 복수의 바이폴라 트랜지스터의 직렬단을 포함하고 있어도 된다.
보호 회로부(88)는 제너 다이오드(881ㆍ882ㆍ883)에 의한 역내압이, 차량 탑재용 배터리(외부 전원)의 전원 전압 VBB 이상(예를 들어, 24V 정도)으로 되도록 설정됨으로써, 차량 탑재용 배터리의 역접속 시에 NMOS 트랜지스터(84)가 파괴되는 것을 피할 수 있다. 즉, ESD 클램프 회로부(131)와 직렬로, 역내압이 배터리 전압(VBB) 이상으로 되도록 제너 다이오드(881ㆍ882ㆍ883)를 직렬로 접속한 보호 회로부(88)를 접속함으로써, 그라운드 단자측으로부터 전원 단자(102)측을 향하여 존재하는 NMOS 트랜지스터(84)의 보디 다이오드(도시 생략)를, 차량 탑재용 배터리의 역접속에 의한 파괴로부터 보호할 수 있다. 또한, 보호 회로부(88)는 N형 반도체 기판(N-sub) 상에 형성 가능하다.
마찬가지로, npn 트랜지스터에 의해 구성하도록 한 제너 다이오드(801ㆍ802ㆍ803 … 809ㆍ81ㆍ861ㆍ862)의 경우에도, 차량 탑재용 배터리의 역접속에 의한 파괴로부터 보호할 수 있다.
이와 같이, 정전기 보호 장치(130)는, 기존의 클램프 회로에 보호 회로부(88)를 추가한 비교적 간단한 구성에 의해, 정전기 파괴로부터 하이사이드 스위치(10)를 보호할 수 있을 뿐만 아니라, 차량 탑재용 배터리의 역접속에 의한 파괴로부터도 하이사이드 스위치(10)를 보호할 수 있다.
보호 회로부(88)의 회로 구성은, 도 6의 (a)에 도시한 바와 같이 나타내어지고, 보호 회로부(88)의 모식적인 단면 구조는, 도 6의 (b)에 도시한 바와 같이 나타내어진다.
보호 회로부(88)는, 도 4에 도시한 바와 같이, 보호 회로(12)가 형성되는 N+형 반도체 기판(30) 상에, 예를 들어 ESD 클램프 회로부(131)와 함께, 제너 다이오드(881ㆍ882ㆍ883)를 만들어 넣는 것으로 해도 된다.
즉, 보호 회로부(88)의 각 제너 다이오드(881ㆍ882ㆍ883)는, 각각, N+형 반도체 기판(30) 상에 형성된 N형 반도체층(32)과, N형 반도체층(32)의 표면부에 형성된 P형 웰 영역(52)과, P형 웰 영역(52)의 표면부에 형성된 N+형 확산 영역(54E) 및 P+형 확산 영역(54B)과, N형 반도체층(32)의 표면부에 형성된 N+형 확산 영역(54C)을 갖고 형성되어 있다.
N+형 확산 영역(54C)은, 콜렉터 전극(56C)을 통해 각각 취출되며, 각 제너 다이오드(881ㆍ882ㆍ883)의 콜렉터로 된다. N+형 확산 영역(54E)은, 이미터 전극(56E)을 통해 각각 취출되며, 각 제너 다이오드(881ㆍ882ㆍ883)의 이미터로 된다. P+형 확산 영역(54B)은, 베이스 전극(56B)을 통해 각각 취출되며, 각 제너 다이오드(881ㆍ882ㆍ883)의 베이스로 된다. 각 제너 다이오드(881ㆍ882ㆍ883)에 있어서, 베이스 전극(56B)과 콜렉터 전극(56C) 사이는, 접속 전극(56T)을 통해 서로 접속되어 있다.
그리고, 제너 다이오드(881)의 베이스 및 콜렉터가, ESD 클램프 회로부(131)에 접속되고, 제너 다이오드(881)의 이미터가, 제너 다이오드(882)의 베이스 및 콜렉터에 접속되고, 제너 다이오드(882)의 이미터가, 제너 다이오드(883)의 베이스 및 콜렉터에 접속되고, 제너 다이오드(883)의 이미터가, 예를 들어 그라운드 단자에 접속되어, N+형 반도체 기판(30) 상에 실장 가능한 보호 회로부(88)가 구성된다.
한편, 보호 회로부(88)가 접속되는 ESD 클램프 회로부(131)에 있어서, NMOS 트랜지스터(84)의 회로 구성은, 도 7의 (a)에 도시한 바와 같이 나타내어지고, NMOS 트랜지스터(84)의 모식적인 단면 구조는, 도 7의 (b)에 도시한 바와 같이 나타내어진다.
NMOS 트랜지스터(84)는, 도 4에 도시한 바와 같이, 보호 회로(12)가 형성되는 N+형 반도체 기판(30) 상에, 예를 들어 ESD 클램프 회로부(131)의 일부로서 만들어 넣는 것으로 해도 된다.
즉, NMOS 트랜지스터(84)는 N+형 반도체 기판(30) 상에 형성된 N형 반도체층(32)과, N형 반도체층(32)의 표면부에 형성된 P형 웰 영역(52)과, P형 웰 영역(52)의 표면부에 형성된 N+형 확산 영역(60Sㆍ60D) 및 P+형 확산 영역(60B)과, P형 웰 영역(52) 상에 게이트 산화막을 개재하여 형성된 게이트 전극(64G)을 구비한다.
게이트 전극(64G)은, NMOS 트랜지스터(84)의 소스나 제10 제너 다이오드(81)의 캐소드 등과 접속된다. N+형 확산 영역(60S)은, 소스 전극(62S)을 통해, 보호 회로부(88)와 접속된다. N+형 확산 영역(60D)은, 드레인 전극(62D)을 통해, 전원 단자(102)와 접속된다. P+형 확산 영역(60B)은, 백 게이트 전극(62B)을 통해, 소스 전극(62S)과 접속된다.
이와 같이, 본 실시 형태에 관한 정전기 보호 장치(130)를 구비한 차량 탑재용 IC에 따르면, 차량 탑재용 배터리가 역접속된 경우에도, 하이사이드 스위치(10)가 파괴되는 것을 방지할 수 있다.
즉, 정전기 보호 장치(130)에 있어서, 역내압이 차량 탑재용 배터리의 전원 전압 VBB 이상으로 되도록 설정된 보호 회로부(88)를 ESD 클램프 회로부(131)에 직렬로 접속하도록 하고 있다. 이에 의해, 하이사이드 스위치(10)를 정전기에 의한 파괴로부터 보호할 수 있음과 함께, 그 정전기 보호를 위한 ESD 보호 소자인 NMOS 트랜지스터(84)가 차량 탑재용 배터리의 역접속 시에 파괴되는 것을 보호하는 것이 가능해진다.
또한, 본 실시 형태에 관한 정전기 보호 장치의 일부를 구성하는 보호 회로부는, 전원 단자와 그라운드 단자 사이에 있어서 ESD 보호를 필요로 하는 각종 IC에 적용 가능하다. 특히, 차량 탑재용 IC에 한하지 않고, 외부 전원이 접속되는 IC 전반에 이용 가능하며, 특히 리튬 전지로 대표되는 각종 축전지를 외부 전원으로서 이용하는 다양한 분야에 널리 적용 가능하다.
[반도체 집적 회로 장치]
본 실시 형태에 관한 반도체 집적 회로 장치(도시 생략)는, 외부 전원으로부터 소정의 전원 전압이 공급되는 전원 단자(102)와 그라운드 단자 사이에 접속되는 반도체 집적 회로(하이사이드 스위치)(10)(도 1의 (a), 도 3, 도 4 참조)와, 반도체 집적 회로(10)를 정전기 파괴로부터 보호하는 정전기 보호 장치(130)(도 5 내지 도 6 참조)를 구비한다. 정전기 보호 장치(130)는 전원 단자(102)와 그라운드 단자 사이에 삽입된 ESD 클램프 회로부(131)와, ESD 클램프 회로부(131)에 접속되어, 전원 단자(102)에의 외부 전원의 역접속 시에, ESD 클램프 회로부(131)를 파괴로부터 보호하는 보호 회로부(88)를 갖는다.
여기서, 보호 회로부(88)는, 도 1의 (a), 도 2, 도 4 등에 예시한 보호 회로(12)여도 되고, 그 경우, 본 실시 형태에 관한 반도체 집적 회로 장치(도시 생략)는, 외부 전원으로부터 소정의 전원 전압이 공급되는 전원 단자(102)와 그라운드 단자 사이에 접속되는 반도체 집적 회로를 정전기 파괴로부터 보호하는 보호 회로(12)를 갖고, 보호 회로(12)는 전원 단자(102)와 그라운드 단자 사이에 삽입된 ESD 클램프 회로부(131)에 접속되어, 전원 단자(102)에의 외부 전원의 역접속 시에, ESD 클램프 회로부(131)를 파괴로부터 보호한다.
여기서, 외부 전원은 차량 탑재용 배터리이다. 반도체 집적 회로(10)는 N형 반도체 기판(N-sub)을 구비한 하이사이드 스위치(10)이다.
또한, ESD 클램프 회로부(131)는 하이사이드 스위치(10) 내에 설치된다. ESD 클램프 회로부(131)는 서지 전류를 흡수한다.
또한, ESD 클램프 회로부(131)는 전원 단자(102)에 드레인이 접속된 NMOS 트랜지스터(84)와, NMOS 트랜지스터(84)의 드레인에 캐소드가 접속된 제1 제너 다이오드(801)와, 제1 제너 다이오드(801)의 애노드에 캐소드가 접속된 제2 제너 다이오드(802)와, 제2 제너 다이오드(802)의 애노드에 캐소드가 접속된 제3 제너 다이오드(803)와, 제3 제너 다이오드(803)의 애노드에 캐소드가 접속된 제4 제너 다이오드(804)와, 제4 제너 다이오드(804)의 애노드에 캐소드가 접속된 제5 제너 다이오드(805)와, 제5 제너 다이오드(805)의 애노드에 캐소드가 접속된 제6 제너 다이오드(806)와, 제6 제너 다이오드(806)의 애노드에 캐소드가 접속된 제7 제너 다이오드(807)와, 제7 제너 다이오드(807)의 애노드에 캐소드가 접속된 제8 제너 다이오드(808)와, 제8 제너 다이오드(808)의 애노드에 캐소드가 접속된 제9 제너 다이오드(809)와, 제9 제너 다이오드(809)의 애노드에 애노드가 접속되고, 또한 캐소드가 NMOS 트랜지스터(84)의 게이트에 접속된 제10 제너 다이오드(8010)와, NMOS 트랜지스터(84)의 게이트와 소스 사이에 접속된 저항 소자(82)와, NMOS 트랜지스터(84)의 게이트에 캐소드가 접속된 제11 제너 다이오드(8011)와, 제11 제너 다이오드(8011)의 애노드에 캐소드가 접속된 제12 제너 다이오드(8012)를 구비한다.
여기서, 보호 회로부(88)는 NMOS 트랜지스터(84)의 소스(S)에 직렬로 접속된다. 또한, 보호 회로부(88)는 복수(예를 들어, 3개)의 제너 다이오드(881ㆍ882ㆍ883)가 직렬로 접속된 구성을 구비한다. 또한, 보호 회로부(88)는 복수의 제너 다이오드(881ㆍ882ㆍ883)에 의한 역내압이, 차량 탑재용 배터리(외부 전원)의 전원 전압 VBB 이상(예를 들어, 24V 정도)으로 되도록 설정된다.
또한, 보호 회로부(88)는 복수의 제너 다이오드(881ㆍ882ㆍ883)가 베이스ㆍ콜렉터를 단락한 복수의 바이폴라 트랜지스터의 직렬단을 포함한다.
또한, 보호 회로부(88)는 N형 반도체 기판(N-sub) 상에 형성 가능하다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 반도체 집적 회로를 정전기 파괴로부터 보호할 수 있음과 함께, 외부 전원의 역접속에 의한 파괴로부터도 반도체 집적 회로를 보호할 수 있는 정전기 보호 장치 및 정전기 보호 장치를 구비한 반도체 집적 회로를 제공할 수 있다.
[그 밖의 실시 형태]
상기한 바와 같이, 몇 가지의 실시 형태를 기재하였지만, 개시의 일부를 이루는 논술 및 도면은 예시적인 것이며, 각 실시 형태를 한정하는 것이라고 이해해서는 안된다. 이 개시로부터 당업자에게는 다양한 대체 실시 형태, 실시예 및 운용 기술이 명확해질 것이다. 이와 같이, 본 실시 형태는, 여기에서는 기재하고 있지 않은 다양한 형태 등을 포함한다.
본 실시 형태에 관한 보호 회로는, 차량 탑재용 IC에 적용할 수 있다. 또한, 이와 같은 보호 회로는, 차량 탑재용 IC 이외에서도 이용 가능하고, 특히 외부 전원이 역접속될 가능성을 갖는 각종 반도체 집적 회로에 응용할 수 있다.
본 실시 형태에 관한 정전기 보호 장치는, 차량 탑재용 IC에 적용할 수 있다. 또한, 이와 같은 정전기 보호 장치는, 차량 탑재용 IC 이외에서도 이용 가능하고, 특히 외부 전원이 역접속될 가능성을 갖는 각종 반도체 집적 회로에 응용할 수 있다.
10 : 하이사이드 스위치(반도체 집적 회로)
12 : 보호 회로
14 : NVP 회로
30 : N+형 반도체 기판
32 : N형 반도체층
34 : P형 웰 영역(HVPW)
36Sㆍ42D : N+형 확산 영역
38S : 소스 전극
40G : 게이트 전극
44D : 드레인 전극
46B : P+형 확산 영역
48B : 백 게이트 전극
50 : 이면 전극
52 : P형 웰 영역
54B : P+형 확산 영역
54Cㆍ54E : N+형 확산 영역
56B : 베이스 전극
56C : 콜렉터 전극
56E : 이미터 전극
56T : 접속 전극
60B : P+형 확산 영역
60Dㆍ60S : N+형 확산 영역
62B : 백 게이트 전극
62D : 드레인 전극
62S : 소스 전극
64G : 게이트 전극
801ㆍ802ㆍ803 … 809 : 제1 내지 제9 제너 다이오드
81 : 제10 제너 다이오드
82 : 저항 소자
84 : NMOS 트랜지스터
861ㆍ862 : 제11ㆍ제12 제너 다이오드
88 : 보호 회로부
881ㆍ882ㆍ883 : 제너 다이오드(npn 트랜지스터)
100 : 부하
102 : 전원 단자
104 : 출력 단자(OUT)
106 : 입력 단자(IN)
108 : PMOS 트랜지스터
110 : 제너 다이오드
112 : OSC(발진 회로)
114 : 차지 펌프(승압 회로)
116ㆍ120 : 게이트 드라이브
118ㆍ122 : NMOS 트랜지스터
124 : 보디 다이오드
126 : 부전압 제어부
130 : 클램프 회로
131 : ESD 클램프 회로부
140 : 구동 제어부
VBB : 전원 전압(인가 전압)
MT1 : E-N채널형 MOSFET(제2 NMOS 트랜지스터, 전류 경로를 차단하는 스위치)
MT2 : E-N채널형 MOSFET(제3 NMOS 트랜지스터)
MT3 : D-N채널형 MOSFET(제4 NMOS 트랜지스터)
MT4 : D-N채널형 MOSFET(제1 NMOS 트랜지스터)
ZD1 : 제너 다이오드
G102 : 단자
GND_REF : 그라운드 접속용 단자

Claims (26)

  1. 외부 전원으로부터 소정의 전원 전압이 공급되는 전원 단자에 접속된 반도체 집적 회로와,
    상기 반도체 집적 회로에 접속되어, 상기 전원 단자에의 상기 외부 전원의 역접속 시에, 상기 반도체 집적 회로에의 통전을 저지하는 스위치를 구비하고,
    상기 반도체 집적 회로를 파괴로부터 보호하는 것을 특징으로 하는 보호 회로.
  2. 제1항에 있어서,
    상기 스위치는, 그라운드 단자측으로부터 상기 전원 단자측으로의 전류 경로를 차단하는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 보호 회로.
  3. 제2항에 있어서,
    상기 스위치는, 상기 전원 단자에 드레인이 접속된 제1 NMOS 트랜지스터의 게이트 및 소스에 게이트가 접속되고, 드레인이 그라운드 단자에 접속되며, 소스가 상기 반도체 집적 회로에 접속된 제2 NMOS 트랜지스터이며,
    상기 제2 NMOS 트랜지스터의 백 게이트에는, 상기 제1 NMOS 트랜지스터의 상기 게이트 및 상기 소스에 게이트가 접속되고, 소스가 상기 그라운드 단자에 접속된 제3 NMOS 트랜지스터의 드레인, 및 드레인이 상기 제2 NMOS 트랜지스터의 상기 소스에 접속된 제4 NMOS 트랜지스터의 게이트 및 소스가 접속되어 있는 것을 특징으로 하는 보호 회로.
  4. 제3항에 있어서,
    상기 제1 NMOS 트랜지스터 및 상기 제4 NMOS 트랜지스터는, 디플리션형의 N채널형 MOSFET이고, 상기 제2 NMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터는, 인핸스먼트형의 N채널형 MOSFET인 것을 특징으로 하는 보호 회로.
  5. 제3항 또는 제4항에 있어서,
    상기 제2 NMOS 트랜지스터, 상기 제3 NMOS 트랜지스터 및 상기 제4 NMOS 트랜지스터에 의해, 출력 부전압 보호 회로가 구성되어 이루어지는 것을 특징으로 하는 보호 회로.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 NMOS 트랜지스터는, 저항체에 의해 대용 가능한 것을 특징으로 하는 보호 회로.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 외부 전원이, 차량 탑재용 배터리인 것을 특징으로 하는 보호 회로.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 반도체 집적 회로가, N형 반도체 기판을 구비한 하이사이드 스위치인 것을 특징으로 하는 보호 회로.
  9. 제8항에 있어서,
    상기 하이사이드 스위치는,
    상기 전원 단자와 동작 전압을 공급해야 할 부하가 접속되는 출력 단자 사이에 접속된 제5 NMOS 트랜지스터와,
    상기 제5 NMOS 트랜지스터의 게이트에 접속된 구동 제어부와,
    상기 구동 제어부와 제어 신호가 입력되는 입력 단자 사이에 설치되며, 소스가 그라운드 접속용 단자를 통해 상기 스위치에 접속되는 제6 NMOS 트랜지스터와,
    상기 제6 NMOS 트랜지스터와 상기 구동 제어부 사이에 설치된 부전압 제어부와,
    상기 구동 제어부와 상기 전원 단자 사이에 설치되며, 게이트에 상기 제어 신호가 입력되는 제1 PMOS 트랜지스터와,
    상기 전원 단자와 상기 제5 NMOS 트랜지스터의 게이트 사이에 설치된 클램프 회로를 구비하는 것을 특징으로 하는 보호 회로.
  10. 제9항에 있어서,
    상기 구동 제어부는,
    상기 제1 PMOS 트랜지스터와 상기 부전압 제어부 사이에 병렬로 접속된 다이오드, 발진 회로 및 승압 회로와,
    상기 승압 회로와 상기 제5 NMOS 트랜지스터의 게이트 및 상기 출력 단자 사이에 접속된 드라이브 회로를 구비하는 것을 특징으로 하는 보호 회로.
  11. 제8항에 있어서,
    상기 제1 NMOS 트랜지스터, 상기 제2 NMOS 트랜지스터, 상기 제3 NMOS 트랜지스터 및 상기 제4 NMOS 트랜지스터가, 상기 N형 반도체 기판 상에 형성되어 이루어지는 것을 특징으로 하는 보호 회로.
  12. 외부 전원으로부터 소정의 전원 전압이 공급되는 전원 단자에 접속되는 반도체 집적 회로를 파괴로부터 보호하는 보호 회로의 동작 방법이며,
    상기 전원 단자에의 상기 외부 전원의 역접속 시에, 스위치에 의해 그라운드 단자와 상기 전원 단자 사이의 전류 경로를 차단하는 것을 특징으로 하는 보호 회로의 동작 방법.
  13. 제12항에 있어서,
    상기 스위치는 MOS 트랜지스터이고,
    상기 MOS 트랜지스터가, 상기 전원 단자에의 상기 외부 전원의 역접속 시에 오프되어, 상기 반도체 집적 회로에의 통전을 저지하는 것을 특징으로 하는 보호 회로의 동작 방법.
  14. 제12항 또는 제13항에 있어서,
    상기 스위치는,
    상기 전원 단자에 드레인이 접속된 디플리션형의 제1 NMOS 트랜지스터의 게이트 및 소스에 게이트가 접속되고, 드레인이 그라운드 단자에 접속되며, 소스가 상기 반도체 집적 회로에 접속된 인핸스먼트형의 제2 NMOS 트랜지스터이고,
    상기 제2 NMOS 트랜지스터의 백 게이트에는,
    상기 제1 NMOS 트랜지스터의 상기 게이트 및 상기 소스에 게이트가 접속되고, 소스가 상기 그라운드 단자에 접속된 인핸스먼트형의 제3 NMOS 트랜지스터의 드레인, 및 드레인이 상기 제2 NMOS 트랜지스터의 상기 소스에 접속된 디플리션형의 제4 NMOS 트랜지스터의 게이트 및 소스가 접속됨과 함께,
    상기 제2 NMOS 트랜지스터의 백 게이트에 접속된 상기 제3 NMOS 트랜지스터 및 상기 제4 NMOS 트랜지스터가, 상기 전원 단자에의 상기 외부 전원의 역접속 시에, 상기 제3 NMOS 트랜지스터로부터 상기 제4 NMOS 트랜지스터로 전환되는 것을 특징으로 하는 보호 회로의 동작 방법.
  15. 제1항에 있어서,
    상기 전원 단자와 그라운드 단자 사이에 삽입된 클램프 회로부에 접속되어, 상기 전원 단자에의 상기 외부 전원의 역접속 시에, 상기 클램프 회로부를 파괴로부터 보호하는 보호 회로.
  16. 제15항에 있어서,
    상기 외부 전원이, 차량 탑재용 배터리인 것을 특징으로 하는 보호 회로.
  17. 제15항 또는 제16항에 있어서,
    상기 반도체 집적 회로가, N형 반도체 기판을 구비한 하이사이드 스위치인 것을 특징으로 하는 보호 회로.
  18. 제17항에 있어서,
    상기 클램프 회로부는, 상기 하이사이드 스위치 내에 설치되는 것을 특징으로 하는 보호 회로.
  19. 제18항에 있어서,
    상기 클램프 회로부는, 서지 전류를 흡수하는 것을 특징으로 하는 보호 회로.
  20. 제19항에 있어서,
    상기 클램프 회로부는,
    상기 전원 단자에 드레인이 접속된 NMOS 트랜지스터와,
    상기 NMOS 트랜지스터의 상기 드레인에 캐소드가 접속된 제1 제너 다이오드와,
    상기 제1 제너 다이오드의 애노드에 캐소드가 접속된 제2 제너 다이오드와,
    상기 제2 제너 다이오드의 애노드에 캐소드가 접속된 제3 제너 다이오드와,
    상기 제3 제너 다이오드의 애노드에 캐소드가 접속된 제4 제너 다이오드와,
    상기 제4 제너 다이오드의 애노드에 캐소드가 접속된 제5 제너 다이오드와,
    상기 제5 제너 다이오드의 애노드에 캐소드가 접속된 제6 제너 다이오드와,
    상기 제6 제너 다이오드의 애노드에 캐소드가 접속된 제7 제너 다이오드와,
    상기 제7 제너 다이오드의 애노드에 캐소드가 접속된 제8 제너 다이오드와,
    상기 제8 제너 다이오드의 애노드에 캐소드가 접속된 제9 제너 다이오드와,
    상기 제9 제너 다이오드의 애노드에 애노드가 접속되고, 캐소드가 상기 NMOS 트랜지스터의 게이트에 접속된 제10 제너 다이오드와,
    상기 NMOS 트랜지스터의 상기 게이트와 소스 사이에 접속된 저항 소자와,
    상기 NMOS 트랜지스터의 상기 게이트에 캐소드가 접속된 제11 제너 다이오드와,
    상기 제11 제너 다이오드의 애노드에 캐소드가 접속된 제12 제너 다이오드를 구비하는 것을 특징으로 하는 보호 회로.
  21. 제15항 내지 제20항 중 어느 한 항에 있어서,
    상기 보호 회로부는, 상기 NMOS 트랜지스터의 상기 소스에 직렬로 접속되는 것을 특징으로 하는 보호 회로.
  22. 제21항에 있어서,
    상기 보호 회로부는, 복수의 제너 다이오드가 직렬로 접속된 구성을 구비하는 것을 특징으로 하는 보호 회로.
  23. 제22항에 있어서,
    상기 보호 회로부는, 상기 복수의 제너 다이오드에 의한 역내압이, 상기 외부 전원의 전원 전압 이상으로 되도록 설정되는 것을 특징으로 하는 보호 회로.
  24. 제22항 또는 제23항에 있어서,
    상기 보호 회로부는, 상기 복수의 제너 다이오드가 베이스ㆍ콜렉터를 단락한 복수의 바이폴라 트랜지스터의 직렬단을 포함하고 있는 것을 특징으로 하는 보호 회로.
  25. 제17항에 있어서,
    상기 보호 회로부는, 상기 N형 반도체 기판 상에 형성되어 이루어지는 것을 특징으로 하는 보호 회로.
  26. 외부 전원으로부터 소정의 전원 전압이 공급되는 전원 단자와 그라운드 단자 사이에 접속되는 반도체 집적 회로를 정전기 파괴로부터 보호하는 제15항 내지 제25항 중 어느 한 항에 기재된 보호 회로를 갖는 것을 특징으로 하는 반도체 집적 회로 장치.
KR1020187025253A 2016-02-18 2017-02-09 보호 회로 및 보호 회로의 동작 방법, 및 반도체 집적 회로 장치 KR102066367B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2016-028510 2016-02-18
JPJP-P-2016-028508 2016-02-18
JP2016028508 2016-02-18
JP2016028510 2016-02-18
PCT/JP2017/004743 WO2017141811A1 (ja) 2016-02-18 2017-02-09 保護回路、および保護回路の動作方法、および半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR20180109996A true KR20180109996A (ko) 2018-10-08
KR102066367B1 KR102066367B1 (ko) 2020-01-14

Family

ID=59625875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187025253A KR102066367B1 (ko) 2016-02-18 2017-02-09 보호 회로 및 보호 회로의 동작 방법, 및 반도체 집적 회로 장치

Country Status (6)

Country Link
US (1) US11128117B2 (ko)
EP (1) EP3419170B1 (ko)
JP (1) JP6889146B2 (ko)
KR (1) KR102066367B1 (ko)
CN (1) CN108702147B (ko)
WO (1) WO2017141811A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017219551A1 (de) * 2017-11-03 2019-05-09 Continental Teves Ag & Co. Ohg Verpolschutzanordnung, Verfahren zum Betrieb der Verpolschutzanordnung und korrespondierende Verwendung
KR102586102B1 (ko) * 2018-02-05 2023-10-05 삼성에스디아이 주식회사 배터리 보호 회로 및 이를 포함하는 배터리 팩
CN109449891A (zh) * 2018-11-06 2019-03-08 苏州赛芯电子科技有限公司 提高抗尖峰电压能力的单晶圆电池保护电路及充放电电路
CN111884489B (zh) * 2019-05-03 2022-03-11 台达电子工业股份有限公司 电力电路以及驱动电路
JP7319834B2 (ja) * 2019-06-06 2023-08-02 ローム株式会社 ハイサイドスイッチ
US11579645B2 (en) 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
CN110261794A (zh) * 2019-07-26 2019-09-20 科世达(上海)机电有限公司 一种带负压检测电路的cp信号检测电路和车载充电器
CN110825692B (zh) * 2019-10-08 2024-01-23 深圳市稳先微电子有限公司 片上系统
JP7292228B2 (ja) * 2020-02-07 2023-06-16 エイブリック株式会社 充放電制御回路及びバッテリ装置
CN111682616B (zh) * 2020-06-19 2022-05-10 无锡睿勤科技有限公司 一种防带电误接触电路系统
US11569656B2 (en) 2020-10-21 2023-01-31 Eaton Intelligent Power Limited Surge protection devices with surge level discrimination and methods of operating the same
US11658472B2 (en) * 2020-10-22 2023-05-23 Eaton Intelligent Power Limited Surge protection device with protection level determination and methods of operating the same
CN113271089B (zh) * 2021-04-14 2023-04-11 杭州士兰微电子股份有限公司 栅极驱动电路及其智能功率模块
CN113556115B (zh) * 2021-08-02 2024-06-04 江苏能华微电子科技发展有限公司 一种e型氮化镓器件的驱动电路
CN116008769B (zh) * 2023-03-24 2023-06-27 杭州飞仕得科技股份有限公司 一种自驱式功率半导体导通压降检测电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690520A (ja) * 1992-09-09 1994-03-29 Toshiba Corp 誤動作防止回路および保護回路
JP2005109162A (ja) * 2003-09-30 2005-04-21 Nec Electronics Corp 出力ｍｏｓトランジスタの過電圧保護回路
EP2071724A1 (en) 2007-12-11 2009-06-17 NEC Electronics Corporation Power supply control circuit
JP2012090108A (ja) 2010-10-20 2012-05-10 Rohm Co Ltd ハイサイドスイッチ回路、インターフェイス回路、および電子機器
EP2680439A2 (en) 2012-06-28 2014-01-01 Alps Electric Co., Ltd. Protection circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5344845A (en) * 1976-10-05 1978-04-22 Suwa Seikosha Kk Electronic watch
JP2525450Y2 (ja) * 1989-09-12 1997-02-12 関西日本電気株式会社 逆接保護回路
US5689209A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Low-side bidirectional battery disconnect switch
JP3610890B2 (ja) * 1999-09-20 2005-01-19 株式会社デンソー 電気負荷駆動回路
US6392463B1 (en) 2000-07-07 2002-05-21 Denso Corporation Electrical load driving circuit with protection
JP2004031980A (ja) * 2003-08-25 2004-01-29 Renesas Technology Corp 複合型ｍｏｓｆｅｔ
JP3739376B2 (ja) * 2003-12-08 2006-01-25 株式会社ルネサステクノロジ 半導体装置
JP5438469B2 (ja) * 2009-11-05 2014-03-12 ルネサスエレクトロニクス株式会社 負荷駆動装置
JP2013153597A (ja) * 2012-01-25 2013-08-08 Ricoh Co Ltd 保護回路
JP6190204B2 (ja) * 2012-09-25 2017-08-30 エスアイアイ・セミコンダクタ株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690520A (ja) * 1992-09-09 1994-03-29 Toshiba Corp 誤動作防止回路および保護回路
JP2005109162A (ja) * 2003-09-30 2005-04-21 Nec Electronics Corp 出力ｍｏｓトランジスタの過電圧保護回路
EP2071724A1 (en) 2007-12-11 2009-06-17 NEC Electronics Corporation Power supply control circuit
JP2009147995A (ja) * 2007-12-11 2009-07-02 Nec Electronics Corp 電力供給制御回路
JP2012090108A (ja) 2010-10-20 2012-05-10 Rohm Co Ltd ハイサイドスイッチ回路、インターフェイス回路、および電子機器
EP2680439A2 (en) 2012-06-28 2014-01-01 Alps Electric Co., Ltd. Protection circuit
JP2014011233A (ja) * 2012-06-28 2014-01-20 Alps Electric Co Ltd 保護回路

Also Published As

Publication number Publication date
US11128117B2 (en) 2021-09-21
EP3419170B1 (en) 2021-01-13
US20180331093A1 (en) 2018-11-15
JPWO2017141811A1 (ja) 2018-12-13
CN108702147A (zh) 2018-10-23
WO2017141811A1 (ja) 2017-08-24
CN108702147B (zh) 2022-04-29
EP3419170A1 (en) 2018-12-26
EP3419170A4 (en) 2018-12-26
KR102066367B1 (ko) 2020-01-14
JP6889146B2 (ja) 2021-06-18

Similar Documents

Publication Publication Date Title
KR102066367B1 (ko) 보호 회로 및 보호 회로의 동작 방법, 및 반도체 집적 회로 장치
US10381827B2 (en) Semiconductor integrated circuit device
US9640525B2 (en) ESD protection circuit, semiconductor device, on-vehicle electronic device, and on-vehicle electronic system
JP5274823B2 (ja) 電力供給制御回路
US9245888B2 (en) Reverse polarity protection for n-substrate high-side switches
JP5274824B2 (ja) 電力供給制御回路
CN108512534B (zh) 半导体器件和具有半导体器件的电子控制系统
JP5274815B2 (ja) 電力供給制御回路
US20110102956A1 (en) Load driving device
US20140368958A1 (en) Electrostatic protection circuit
JP2001160748A (ja) 電気負荷駆動回路
US7288856B2 (en) Reverse battery protection circuit for power switch
KR20150060696A (ko) 반도체 장치
EP1137068B1 (en) Power semiconductor device having a protection circuit
JP6877597B2 (ja) ハイサイドゲートドライバ
US20210351177A1 (en) Semiconductor device
JP7377589B2 (ja) 保護回路
KR102232770B1 (ko) 전자 제어 장치
US20200021287A1 (en) Semiconductor device
JP2023167424A (ja) ハイサイドスイッチ、電子機器、車両

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant