JP2024003953A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2024003953A JP2024003953A JP2022103331A JP2022103331A JP2024003953A JP 2024003953 A JP2024003953 A JP 2024003953A JP 2022103331 A JP2022103331 A JP 2022103331A JP 2022103331 A JP2022103331 A JP 2022103331A JP 2024003953 A JP2024003953 A JP 2024003953A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- diode
- nmos transistor
- voltage
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 230000000052 comparative effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 15
- 239000010410 layer Substances 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】バッテリーが逆接続された際に流れる電流を遮断することのできる半導体装置を提供する。【解決手段】第1電圧が印加される第1端子と、前記第1電圧よりも低い第2電圧が印加される第2端子と、負荷が接続される第3端子と、前記第1端子にアノードが接続された第1ダイオードと、前記第3端子にソース電極が接続され、ドレイン電極が前記第1ダイオードのカソードと接続された第1MOSトランジスタと、前記第1MOSトランジスタのオンオフを制御する駆動回路と、前記第2端子にカソードが接続され、アノードが前記駆動回路に接続された第2ダイオードと、前記第3端子と前記第1MOSトランジスタのソース電極とが接続されたノードにカソードが接続され、アノードが前記駆動回路に接続された第3ダイオードと、を備える。【選択図】図1
Description
本発明は、半導体装置に関する。
例えば、車載用の半導体装置として、特許文献1には、バッテリーの電極が逆に接続(以下、逆接続)された場合に、グランド端子(接地端子)を介して逆方向に流れる電流を遮断するようにしたものが開示されている。
しかしながら、特許文献1の半導体装置では、バッテリーが逆接続された場合に、負荷と接続される端子を介して電流が流れるおそれがある。
本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、バッテリーが逆接続された際に流れる電流を遮断することのできる半導体装置を提供することにある。
前述した課題を解決する本発明の半導体装置は、第1電圧が印加される第1端子と、前記第1電圧よりも低い第2電圧が印加される第2端子と、負荷が接続される第3端子と、前記第1端子にアノードが接続された第1ダイオードと、前記第3端子にソース電極が接続され、ドレイン電極が前記第1ダイオードのカソードと接続された第1MOSトランジスタと、前記第1MOSトランジスタのオンオフを制御する駆動回路と、前記第2端子にカソードが接続され、アノードが前記駆動回路に接続された第2ダイオードと、前記第3端子と前記第1MOSトランジスタのソース電極とが接続されたノードにカソードが接続され、アノードが前記駆動回路に接続された第3ダイオードと、を備える。
本発明によれば、バッテリーが逆接続された際に流れる電流を遮断することのできる半導体装置を提供することができる。
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
=====本実施形態=====
図1は、本発明の一実施形態であるモータ制御装置10の構成を示す図である。
本実施形態のモータ制御装置10は、バッテリー1からの電力を用いて、自動車に設けられた負荷(ここではモータ12)を制御するための装置である。モータ制御装置10は、マイコン20と、IPS(Intelligent Power Switch)30を含む。また、図示していないが、自動車には、バッテリー1からの電力を用いて、モータ制御装置10を制御する電子制御ユニット(ECU:Electronic Control Unit)なども設けられている。
図1は、本発明の一実施形態であるモータ制御装置10の構成を示す図である。
本実施形態のモータ制御装置10は、バッテリー1からの電力を用いて、自動車に設けられた負荷(ここではモータ12)を制御するための装置である。モータ制御装置10は、マイコン20と、IPS(Intelligent Power Switch)30を含む。また、図示していないが、自動車には、バッテリー1からの電力を用いて、モータ制御装置10を制御する電子制御ユニット(ECU:Electronic Control Unit)なども設けられている。
バッテリー1は、例えば、自動車用のリチウムイオン電池であり、電圧Vcc(例えば12V)を出力する。なお、電圧Vccは「第1電圧」に相当する。また、バッテリー1の負極側の電圧は、電圧Vccよりも低い電圧Vgnd(例えば0V)であり、「第2電圧」に相当する。
マイコン20は、外部(例えばECU)から入力される指示(不図示)に基づいて、IPS30を制御する。具体的には、マイコン20は、後述するIPS30のNMOSトランジスタM1,M2を制御(オンオフを制御)するための指示信号Saを出力する。
IPS30は、マイコン20から出力される指示信号Saに基づいて、バッテリー1の電圧Vccを、負荷であるモータ12に供給するか否かを切り替える「半導体装置」である。
また、詳細は後述するが、本実施形態のIPS30は、バッテリー1が逆接続された際に、モータ12やECUを適切保護する。なお、「逆接続」とは、バッテリー1の電極が逆に接続された状態である。具体的には、バッテリー1の正極が、接地側の端子(例えば、端子C,D)に接続され、バッテリー1の負極が、電源側の端子(例えば、端子A)に接続される状態をいう。
<<<IPS30の構成>>>
IPS30は、スイッチX1(後述)が形成されたIC(Integrated Circuit)40と、スイッチX1をオン、オフするための制御を行う制御IC50と、を含んで構成される。なお、IC40は、「第1チップ」に相当し、制御IC50は、「第2チップ」に相当する。
IPS30は、スイッチX1(後述)が形成されたIC(Integrated Circuit)40と、スイッチX1をオン、オフするための制御を行う制御IC50と、を含んで構成される。なお、IC40は、「第1チップ」に相当し、制御IC50は、「第2チップ」に相当する。
また、本実施形態のIPS30は、端子A~Dを有しており、さらに、IC40及び制御IC50を収容可能なパッケージを備えている。これにより、IC40、制御IC50、及び端子A~Dは、IPS30に統合されている(一つの半導体モジュールとして構成されている)。なお、IC40及び制御IC50にも、それぞれ端子が設けられているが、本実施形態では、簡略化のため、IC40及び制御IC50の端子の図示を省略している。
端子Aは、バッテリー1の正極と接続される端子であり、電源電圧(電圧Vcc)が印加される。
端子Bは、信号の入力端子であり、本実施形態では、マイコン20から指示信号Saが入力される。
端子Cは、バッテリー1の負極と接続される端子であり、接地電圧(電圧Vgnd)が印加される。
端子Dは、負荷であるモータ12と接続されており、またモータ12を介して、バッテリー1の負極と接続されている。この結果、NMOSトランジスタM1,M2がオフの場合、端子Dは、モータ12のコイル(不図示)を介して接地される。
なお、本実施形態のIPS30において、端子Aは「第1端子」に相当し、端子Cは「第2端子」に相当し、端子Dは「第3端子」に相当する。
<<IC40について>>
IC40は、端子Aに印加される電圧Vccを、端子Dから出力させるか否かを切り替えるためのスイッチ(以下、「スイッチX1」と称する。)を構成する2つのMOSトランジスタを含む集積回路である。本実施形態では、2つのMOSトランジスタは、NMOSトランジスタM1,M2である。
IC40は、端子Aに印加される電圧Vccを、端子Dから出力させるか否かを切り替えるためのスイッチ(以下、「スイッチX1」と称する。)を構成する2つのMOSトランジスタを含む集積回路である。本実施形態では、2つのMOSトランジスタは、NMOSトランジスタM1,M2である。
NMOSトランジスタM1のソース電極は、負荷(ここではモータ12)が接続される端子Dに接続されている。なお、本実施形態において、「接続」とは、電気的に接続することを意味する。例えば、接続を行う配線(ライン)の途中に、素子(抵抗など)や端子が設けられていてもよい。具体的には、IC40には、NMOSトランジスタM1のソース電極と接続された端子(不図示)が設けられており、NMOSトランジスタM1のソース電極は、その端子(IC40の端子)を介して、端子Dに接続されている。
NMOSトランジスタM1のドレイン電極は、NMOSトランジスタM2のドレイン電極に接続されている。また、NMOSトランジスタM1のソース電極と、ドレイン電極との間には、ボディダイオードとして、ダイオード41(寄生ダイオード)が形成されている。NMOSトランジスタM1のゲート電極には、駆動回路52(後述)から駆動電圧Vcpが印加される。なお、NMOSトランジスタM1は、「第1MOSトランジスタ」に相当する。
NMOSトランジスタM2のソース電極は、電源側の電圧Vccが印加される端子Aに接続されている。
また、NMOSトランジスタM2のソース電極と、ドレイン電極との間には、ボディダイオード(寄生ダイオード)として、ダイオード42が形成されている。そして、NMOSトランジスタM2のゲート電極には、駆動回路52(後述)から駆動電圧Vcpが印加される。なお、NMOSトランジスタM2は、「第3MOSトランジスタ」に相当し、ダイオード42は、「第1ダイオード」に相当する。
ここで、NMOSトランジスタM1,M2は、互いのドレイン電極が直列に接続され、NMOSトランジスタM1のソース電極は端子Dに接続され、NMOSトランジスタM2のソース電極は端子Aに接続されている。このため、NMOSトランジスタM1,M2がともにオンとなると、端子Aに印加される電圧Vccは、NMOSトランジスタM1,M2を介して、端子Dから出力されることになる。
また、ダイオード42のアノードは、端子Aに接続され、ダイオード42のカソードは、ダイオード41のカソードに接続されている。そして、ダイオード41のアノードは、端子Dに接続されている。このため、端子Aと、端子Dとの間に設けられたダイオード41,42は、それぞれのカソードが向かい合って接続されることになる。
したがって、NMOSトランジスタM1,M2がともにオフの場合、例えば、端子Aに印加される電圧Vccは、ダイオード41で遮断される。一方、例えば、バッテリー1が逆接続され、端子Dに電圧Vccが印加された場合、端子Dの電圧(ここでは電圧Vcc)は、ダイオード42で遮断される。
この結果、NMOSトランジスタM1,M2がともにオフの場合、スイッチX1は、モータ12、端子D、端子Aの経路の電流を遮断できる。
<<制御IC50について>>
制御IC50は、指示信号Saに基づいて、スイッチX1をオンオフする(換言すると、NMOSトランジスタM1,M2のオンオフを制御する)。制御IC50は、電源回路51、駆動回路52、NMOSトランジスタM3、ダイオードD1~D6を含んで構成される。なお、ダイオードD1~D6のうち、ダイオードD1,D2は、制御IC50における寄生ダイオードであるが、ここでは、便宜上図示している。
制御IC50は、指示信号Saに基づいて、スイッチX1をオンオフする(換言すると、NMOSトランジスタM1,M2のオンオフを制御する)。制御IC50は、電源回路51、駆動回路52、NMOSトランジスタM3、ダイオードD1~D6を含んで構成される。なお、ダイオードD1~D6のうち、ダイオードD1,D2は、制御IC50における寄生ダイオードであるが、ここでは、便宜上図示している。
<電源回路51>
電源回路51は、駆動回路52等の回路を動作させる電源電圧Vddを生成する回路である。電源回路51は、スイッチX1(NMOSトランジスタM1,M2)をオンする場合、電源電圧Vddを生成し、スイッチX1をオフする場合、電源電圧Vddの生成を停止する。
電源回路51は、駆動回路52等の回路を動作させる電源電圧Vddを生成する回路である。電源回路51は、スイッチX1(NMOSトランジスタM1,M2)をオンする場合、電源電圧Vddを生成し、スイッチX1をオフする場合、電源電圧Vddの生成を停止する。
図2は、電源回路51の構成の一例を示す図である。図2に示す電源回路51は、PMOSトランジスタM4、NMOSトランジスタM5,M6、ダイオード60を備えている。
PMOSトランジスタM4のソース電極には電圧Vccが印加され、ドレイン電極はNMOSトランジスタM5のドレインと接続されている。また、PMOSトランジスタM4のゲート電極にはマイコン20からの指示信号Saが印加される。なお、PMOSトランジスタM4は、指示信号SaがスイッチX1のオンを指示する信号である場合にオンし、指示信号SaがスイッチX1のオフを指示する信号である場合にオフする。
NMOSトランジスタM5は、電流抑制用に設けられたトランジスタであり、ゲート電極とソース電極とが接続され、常にオンしているデプレッション型のMOSトランジスタである。
ダイオード60のカソードはNMOSトランジスタM5のソース電極、及びNMOSトランジスタM6のゲート電極に接続され、アノードは接地されている。なお、ダイオード60は、ツェナーダイオードであり、カソードからアノードにかかる電圧(逆方向電圧)が一定電圧を超えると、電流が流れ始め、NMOSトランジスタM6のゲート電極の電圧をその一定電圧に制御する。
NMOSトランジスタM6のドレイン電極は、PMOSトランジスタM4のソース電極と接続されており、NMOSトランジスタM6のソース電極の電圧が、電源回路51の出力となる。
以上の構成により、指示信号Saに基づいてPMOSトランジスタM4がオンすると、NMOSトランジスタM6のゲート電極にツェナーダイオードD7で定まる一定電圧が印加される。これにより、NMOSトランジスタM6がオンし、上記一定電圧から閾値電圧だけ下がった電源電圧Vdd(例えば、5V)が生成されて出力される。この電源電圧Vddは、NMOSトランジスタM3のゲートに印加されるとともに、駆動回路52などの回路に供給される。
一方、指示信号Saに基づいてPMOSトランジスタM4がオフすると、NMOSトランジスタM6のゲート電極に電圧が印加されなくなりNMOSトランジスタM6もオフとなる。よって、電源電圧Vddは生成されなくなる。
なお、電源回路51の構成は、上述したものには限られない。例えば、デプレッション型のNMOSトランジスタM5の代わりに抵抗を用いてもよい。また、例えば、電圧Vccを用いずに、電源電圧Vddを生成する回路であってもよい。
<駆動回路52>
駆動回路52は、スイッチX1のオンオフを制御する回路である。駆動回路52は、スイッチX1のオンを指示する指示信号Saが入力されると、NMOSトランジスタM1のゲート電極、及びNMOSトランジスタM2のゲート電極に駆動電圧Vcpを印加する。これによりスイッチX1をオンする。なお、駆動回路70は、電源電圧Vddの供給を受け、基準電位が接地電圧(電圧Vgnd)のチャージポンプ回路であり、電源電圧Vddを昇圧してNMOSトランジスタM1,M2をオンできる駆動電圧Vcpを生成する。チャージポンプ回路の構成や動作については周知であるので、ここでは説明を省略する。なお、図2に示すように、本実施形態の駆動回路52は、駆動回路52を構成する素子として、例えばNMOSトランジスタM100を有している。
駆動回路52は、スイッチX1のオンオフを制御する回路である。駆動回路52は、スイッチX1のオンを指示する指示信号Saが入力されると、NMOSトランジスタM1のゲート電極、及びNMOSトランジスタM2のゲート電極に駆動電圧Vcpを印加する。これによりスイッチX1をオンする。なお、駆動回路70は、電源電圧Vddの供給を受け、基準電位が接地電圧(電圧Vgnd)のチャージポンプ回路であり、電源電圧Vddを昇圧してNMOSトランジスタM1,M2をオンできる駆動電圧Vcpを生成する。チャージポンプ回路の構成や動作については周知であるので、ここでは説明を省略する。なお、図2に示すように、本実施形態の駆動回路52は、駆動回路52を構成する素子として、例えばNMOSトランジスタM100を有している。
<ダイオードD1,D2>
ダイオードD1,D2は、制御IC50の半導体基板と、制御IC50内の回路(例えば駆動回路52のNMOSトランジスタM100)に基づいて形成された寄生ダイオードである。
ダイオードD1,D2は、制御IC50の半導体基板と、制御IC50内の回路(例えば駆動回路52のNMOSトランジスタM100)に基づいて形成された寄生ダイオードである。
図3は、制御IC50が形成された半導体基板200について説明するための図である。
なお、図3には、便宜上、制御IC50の回路のうち、ダイオードD1,D2を説明するために必要な一部の構成のみを図示している。具体的には、図3では、端子A,C(D)と、駆動回路52に含まれるNMOSトランジスタM100と、ダイオードD1(D2)を図示している。
半導体基板200は、例えば、シリコンで形成されたn型の基板であり、おもて側には、端子Aと接続された電源電極214と、NMOSトランジスタM100のゲート電極210、ソース電極211、ドレイン電極212、基板電極213が形成されている。また、ソース電極211と基板電極213は、端子C(D)と接続されている。
なお、NMOSトランジスタM100の各電極と、電源電極214とは、例えばポリシリコン等の導電材料や金属電極で形成されている。
半導体基板200の内部には、半導体基板200によって形成される半導体領域220、p型のウェル領域230、p+型のコンタクト領域240、n+型のソース領域250、n+型のドレイン領域251が形成されている。なお、以降、n+型またはp+型と記載した場合、n型またはp型よりもドーピング濃度が高いことを意味するものとする。
半導体領域220内のおもて面側には、ウェル領域230と、コンタクト領域260と、が形成されている。そして、コンタクト領域260のおもて面には、電源電極214が形成されている。
ウェル領域230は、p型の不純物を含む領域であり、ウェル領域230内のおもて面側には、コンタクト領域240、ソース領域250、ドレイン領域251が形成されている。
コンタクト領域240には、NMOSトランジスタM100の基板電極213(“Bx”)が形成されている。
また、ソース領域250には、ソース電極211(“Sx”)が形成され、ドレイン領域251には、ドレイン電極212(“Dx”)が形成されている。ソース領域250と、ドレイン領域251との間のウェル領域230のおもて面側には、ゲート電極210(“Gx”)が形成されている。
そして、本実施形態では、端子Aは、電源電極214、及びコンタクト領域260を介して、半導体領域220に電気的に接続され、基板電極213(“Bx”)も、コンタクト領域240を介して、ウェル領域230に電気的に接続されている。
このような半導体基板200においては、n型の半導体領域220と、p型のウェル領域230との間には、ダイオードD1(D2)が寄生ダイオードとして形成される。
ここで、仮に、バッテリー1が逆接続されると、端子Aは接地され、端子Cには電圧Vccが印加される(端子Dの場合、モータ12のコイル(不図示)を介して、電圧Vccが印加される)。よって、端子C(D)に電圧Vccが印加され、端子Aが接地されるため、端子C(D)、ダイオードD1(D2)、端子Aの経路で“逆電流”が流れることになる(図5参照)。
なお、ここでは、寄生のダイオードD1,D2は、半導体基板200のNMOSトランジスタM100に形成されることとして説明したが、これに限られない。例えば、バッテリー1が逆接続され、半導体基板200のp型の領域の電圧が、n型の領域の電圧より高くなる場合に逆電流が流れる。
<ダイオードD3,D4>
図1のダイオードD3は、駆動回路52から端子Cに電流を流すダイオードであり、ダイオードD4は、駆動回路52から端子Dに電流を流すダイオードである。また、後述するように、ダイオードD3,D4は、バッテリー1が逆接続された場合に、それぞれ、端子Cから制御IC50に流れ込む電流、端子Dから制御IC50に流れ込む電流を遮断する。
図1のダイオードD3は、駆動回路52から端子Cに電流を流すダイオードであり、ダイオードD4は、駆動回路52から端子Dに電流を流すダイオードである。また、後述するように、ダイオードD3,D4は、バッテリー1が逆接続された場合に、それぞれ、端子Cから制御IC50に流れ込む電流、端子Dから制御IC50に流れ込む電流を遮断する。
ダイオードD3のアノードは、駆動回路52に接続され、カソードは、端子Cに接続されている。なお、ダイオードD3は、「第2ダイオード」に相当する。
ダイオードD4のアノードは、駆動回路52に接続され、カソードは、ノードN1(端子Dと、NMOSトランジスタM1のソース電極とが接続されたノード)に接続されている。なお、ダイオードD4は、「第3ダイオード」に相当する。
本実施形態のダイオードD3,D4は、ポリシリコンで形成されたポリシリコンダイオードである。図4は、ダイオードD3の構成の一例を示す図である。図4ではダイオードD3について示しているが、ダイオードD4も同様の構成である。
図4に示すように、p型の不純物を含むウェル領域280上に、例えば、シリコン酸化膜(SiO2膜)の絶縁層281が形成され、その上に、n型ポリシリコン層282と、p型ポリシリコン層283がそれぞれ選択的に設けられている。さらに、その上には、層間絶縁膜284が形成され、層間絶縁膜284には、n型ポリシリコン層282及びp型ポリシリコン層283の上部に、開口部が形成されている。そして、n型ポリシリコン層282と、p型ポリシリコン層283が接触して、ダイオードD3が形成されている。また、符号285は、導電性の配線層である。なお、ダイオードD3,D4の構成は上述したものには限定されない。例えば、トレンチ型でもよい。
半導体基板の拡散層で形成されたダイオードは、寄生などにより意図しない動作をする(電流が流れる)おそれがあるのに対し、ポリシリコンで形成されたダイオードD3、D4は、意図しない経路で電流が流れることを防ぐことができ、信頼性が高い。特に、端子Dに誘導性の負荷が接続されると、端子Dの電圧が大きく変化することがある。このような場合であっても、ダイオードD4は、より確実に逆電流を遮断することができる。
また、ダイオードD3の順方向電圧は、後述するNMOSトランジスタM3のボディダイオード(ダイオードD5)の順方向電圧よりも小さい(低い)ことが望ましい。これにより、静電気やサージ電圧がNMOSトランジスタM3のゲートに印加されることによるNMOSトランジスタM3の静電破壊を防止することができる(ESD対策ができる)。
<NMOSトランジスタM3>
NMOSトランジスタM3は、ダイオードD3と並列になるように設けられており、ドレイン電極が端子Cに接続され、ソース電極が駆動回路52に接続されている。また、ゲート電極には、前述したように電源回路51の出力(電源電圧Vdd)が印加される。
NMOSトランジスタM3は、ダイオードD3と並列になるように設けられており、ドレイン電極が端子Cに接続され、ソース電極が駆動回路52に接続されている。また、ゲート電極には、前述したように電源回路51の出力(電源電圧Vdd)が印加される。
そして、NMOSトランジスタM3は、スイッチX1がオンの場合、ゲート電極に電源電圧Vddが印加されることにより、ゲート-ドレイン間に電圧がかかりオンする。また、NMOSトランジスタM3は、スイッチX1がオフの場合、ゲート電極に電源電圧Vddが印加されないためオフする。なお、NMOSトランジスタM3は、「第2MOSトランジスタ」に相当する。
また、NMOSトランジスタM3には、ボディダイオード(寄生ダイオード)として、ダイオードD5が形成されている。なお、ダイオードD5は、「第2ダイオード」に相当する。本実施形態では、NMOSトランジスタM3とダイオードD3を並列に設けているが、NMOSトランジスタM3のダイオードD5(ボディダイオード)で逆電流を遮断できれば、ダイオードD3は無くても良い。
また、NMOSトランジスタM3のゲート電極とドレイン電極の間には、ゲート保護用のダイオードD6が設けられている。ダイオードD6のアノードは、NMOSトランジスタM3のドレイン電極と接続され、カソードは、NMOSトランジスタM3のゲート電極と接続されている。ダイオードD6は、ツェナーダイオードであり、NMOSトランジスタM3のゲート電極とソース電極の間を所定電圧でクランプする。なお、ダイオードD6は、無くてもよい。
<<<バッテリー1が正常に接続された場合>>>
バッテリー1が、図1に示すように正常に接続されると、端子Aには電圧Vccが印加され、端子Cには電圧Vgndが印加(接地)される。また、端子Dは、モータ12のコイル(不図示)を介して接地される。
バッテリー1が、図1に示すように正常に接続されると、端子Aには電圧Vccが印加され、端子Cには電圧Vgndが印加(接地)される。また、端子Dは、モータ12のコイル(不図示)を介して接地される。
指示信号SaがスイッチX1のオンを指示する信号である場合、電源回路51で電源電圧Vddが生成され、また電源電圧Vddに基づいて駆動回路52が動作して駆動電圧Vcpを出力する。そして、スイッチX1(NMOSトランジスタM1,M2)がオンとなることで、バッテリー1の電圧Vccに基づく電流が端子A、Dを介してモータ12に供給される。また、電源回路51で生成された電源電圧VddがNMOSトランジスタM3のゲート電極に印加され、NMOSトランジスタM3がオンする。
一方、指示信号SaがスイッチX1のオフを指示する信号である場合、電源回路51において、PMOSトランジスタM4、NMOSトランジスタM6がオフとなり、電源電圧Vddが生成されなくなる。これにより、駆動回路52の動作が停止し、スイッチX1(NMOSトランジスタM1,M2)がオフになる。スイッチXがオフになることによって、バッテリー1の電圧Vccに基づく電流はモータ12に供給されなくなる(モータ12は停止する)。また、電源回路51において、電源電圧Vddが生成されないため、NMOSトランジスタM3もオフとなる。
<<<バッテリー1が逆接続された場合>>>
以下、バッテリー1が逆接続された場合について説明する。本実施形態について説明する前に、まず比較例について説明する。
以下、バッテリー1が逆接続された場合について説明する。本実施形態について説明する前に、まず比較例について説明する。
<<比較例>>
図5は、比較例において、バッテリー1が逆接続された場合の説明図である。図6Aは、比較例のモータ制御装置10AおよびECU300の説明図であり、図6Bは、比較例における逆電流の遮断についての説明図である。なお、比較例において、本実施形態と同一構成の部分には同一符号を付し説明を省略する。
図5は、比較例において、バッテリー1が逆接続された場合の説明図である。図6Aは、比較例のモータ制御装置10AおよびECU300の説明図であり、図6Bは、比較例における逆電流の遮断についての説明図である。なお、比較例において、本実施形態と同一構成の部分には同一符号を付し説明を省略する。
比較例のモータ制御装置10Aは、IPS30Aを備えており。IPS30Aは、制御IC50AとIC40を備えている。
制御IC50Aは、ダイオードD3~D6及びNMOSトランジスタM3が設けられていない点が、本実施形態の制御IC50と異なっている。また、制御IC50Aには、駆動回路52と端子Cとの間に抵抗RGが設けられている。抵抗RGは、電流抑制用の抵抗である。
また、図6Aに示すように、バッテリー1の正極とモータ制御装置10Aとの間には、モータ制御装置10Aの動作を制御するECU300が設けられている。
図5、図6Bに示すように、比較例において、バッテリー1が逆接続されると、端子C,D側に電圧Vccが印加され、端子Aは接地される。これにより、一点鎖線で示す経路の電流が流れるおそれがある。このうち、バッテリー1→モータ12→端子D→スイッチX1→端子Aの経路の電流は、ダイオード42で遮断することができる。
しかしながら、比較例の場合、バッテリー1→端子C→抵抗RG→ダイオードD1→端子Aの経路、及び、バッテリー1→モータ12→端子D→ノードN1→ダイオードD2→端子Aの経路で逆電流が流れる。このため比較例では、図6A,6Bに示すように、ECU300に保護回路301を設けている。
保護回路301は、例えば、リレーやヒューズで構成されており、逆方向に電流が流れる場合、その電流(逆電流)を遮断する。なお、この例では、ECU300内に保護回路301設けているが、これには限られず、例えば、ECU300とモータ制御装置10Aの間に保護回路301を設けてもよい。このように比較例の場合、ECU300を保護する保護回路301(リレーやヒューズ等)を別途設ける必要がある。
<<本実施形態>>
図7は、本実施形態においてバッテリー1が逆接続された場合の説明図である。なお、図では、モータ制御装置10のうちIPS30のみを示しており、また、比較例と同様にバッテリー1の正極からの電流経路を一点鎖線で示している。
図7は、本実施形態においてバッテリー1が逆接続された場合の説明図である。なお、図では、モータ制御装置10のうちIPS30のみを示しており、また、比較例と同様にバッテリー1の正極からの電流経路を一点鎖線で示している。
図7に示すように、バッテリー1が逆接続されると、端子C,D側に電圧Vccが印加され、端子Aは接地される。ここで、バッテリー1→モータ12→端子D→スイッチX1→端子Aの経路の電流は、比較例と同様に、ダイオード42で遮断することができる。
また、本実施形態では、バッテリー1→端子C→ダイオードD1→端子Aの経路の電流は、ダイオードD3及びダイオードD5(NMOSトランジスタM3のボディダイオード)で遮断することができる。
また、バッテリー1→モータ12→端子D→ノードN1→ダイオードD2→端子Aの経路の電流は、ダイオードD4で遮断することができる。
このように、本実施形態のモータ制御装置10(IPS30)は、バッテリー1が逆接続された場合に、端子C及び端子Dを介して制御IC50に流れ込む電流(逆電流)を遮断することができる。よって、比較例のような保護回路301を設けなくても、ECUなどを逆電流から保護することができる。
===まとめ===
以上、本実施形態のIPS30を備えたモータ制御装置10について説明した。IPS30は、電圧Vccが印加される端子Aと、電圧Vccよりも低い電圧Vgndが印加される端子Cと、モータ12が接続される端子Dを備えている。また、端子Aにアノードが接続されたダイオード42と、端子Dにソース電極が接続され、ドレイン電極がダイオード42のカソードと接続されたNMOSトランジスタM1と、NMOSトランジスタM1のオンオフを制御する駆動回路52と、端子Cにカソードが接続され、アノードが駆動回路52に接続されたダイオード(ダイオードD3,D5)と、端子DとNMOSトランジスタM1のソース電極とが接続されたノードN1にカソードが接続され、アノードが駆動回路52に接続されたダイオードD4とを備えている。これにより、バッテリー1が逆接続された場合に、端子C、Dを介して制御IC50に流れ込む電流(逆電流)を遮断することができる。よって、比較例のような保護回路301(ヒューズ、リレー等)を設けなくてもよい。
以上、本実施形態のIPS30を備えたモータ制御装置10について説明した。IPS30は、電圧Vccが印加される端子Aと、電圧Vccよりも低い電圧Vgndが印加される端子Cと、モータ12が接続される端子Dを備えている。また、端子Aにアノードが接続されたダイオード42と、端子Dにソース電極が接続され、ドレイン電極がダイオード42のカソードと接続されたNMOSトランジスタM1と、NMOSトランジスタM1のオンオフを制御する駆動回路52と、端子Cにカソードが接続され、アノードが駆動回路52に接続されたダイオード(ダイオードD3,D5)と、端子DとNMOSトランジスタM1のソース電極とが接続されたノードN1にカソードが接続され、アノードが駆動回路52に接続されたダイオードD4とを備えている。これにより、バッテリー1が逆接続された場合に、端子C、Dを介して制御IC50に流れ込む電流(逆電流)を遮断することができる。よって、比較例のような保護回路301(ヒューズ、リレー等)を設けなくてもよい。
また、IPS30は、ドレイン電極が端子Cに接続され、ソース電極が駆動回路52に接続されたNMOSトランジスタM3を備えており、ダイオードD5は、NMOSトランジスタM3のボディダイオードである。これにより、バッテリー1が逆接続された場合に、ダイオードD5によって、端子Cから流れ込む電流(逆電流)を遮断することができる。
また、NMOSトランジスタM3は、ダイオードD3と並列になるよう設けられている。これにより、バッテリー1が逆接続された場合に、ダイオードD3によって、端子Cから流れ込む電流(逆電流)を遮断することができる。
また、ダイオードD3はポリシリコンで形成されている。これにより、意図しない経路で電流が流れることを防ぐことができ、信頼性を高めることができる。
また、ダイオードD3の順方向電圧は、NMOSトランジスタM3のボディダイオード(ダイオードD5)の順方向電圧よりも小さい。これにより、NMOSトランジスタM3のESD対策ができる。
また、IPS30は、NMOSトランジスタM1をオンする場合、駆動回路52を動作させる電源電圧Vddを生成し、NMOSトランジスタM1をオフする場合、電源電圧Vddの生成を停止する電源回路51を備えている。そして、NMOSトランジスタM3は、電源電圧Vddに基づいてオンする。これにより、NMOSトランジスタM1をオフする場合には、NMOSトランジスタM3もオフになるので、常にオンの場合と比べて、消費電力の低減を図ることができる。
また、ダイオードD4はポリシリコンで形成されている。これにより、意図しない経路で電流が流れることを防ぐことができる。また、端子Dに誘導性の負荷が接続された場合にも、有効である。
また、IPS30は、ソース電極が端子Aに接続され、ドレイン電極がNMOSトランジスタM1のドレイン電極に接続されたNMOSトランジスタM2を備えており、ダイオード42は、NMOSトランジスタM2のボディダイオードである。これにより、NMOSトランジスタM2のボディダイオード(ダイオード42)を、逆電流を遮断するダイオードとして有効的に用いることができる。
また、IPS30は、NMOSトランジスタM1,M2を含むIC40と、駆動回路52、ダイオードD3(D5),D4を含む制御IC50と、を有する。これにより、IC40と制御ICを介して流れる逆電流を遮断できる。また、逆電流を遮断する回路を複数の部品で形成した場合と比べて、小型化が可能である。
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
例えば、NMOSトランジスタM2は無くてもよく、代わりにダイオード42のみを備えてもよい。この場合、電圧Vccのモータ12への供給並びに停止は、NMOSトランジスタM1のオンオフによってのみ成され、バッテリー1の逆接続時の電流の遮断はダイオード42によって行われる。ただし、この場合、NMOSトランジスタM1のオン時のダイオード42の電圧降下ならびに損失による発熱は、NMOSトランジスタM2を用いた場合に比べて大きくなる。
また、前述の実施形態のNMOSトランジスタM3は、指示信号Saが、スイッチX1(NMOSトランジスタM1,M2)のオンを指示する信号である場合に(すなわちスイッチX1と連動して)、オンするように構成されていたが、これには限られない。例えば、電圧Vccが端子Aに印加されることで(指示信号Saには関係なく)、常にオンであってよい。但し、本実施形態のように指示信号Saに応じてオンオフするようにすると、前述したように、消費電力の低減を図ることができる。
また、前述の実施形態では、便宜上、ダイオードD3,D4を、それぞれ、一つのダイオードで構成していたが、バッテリー1の電圧Vccの大きさに応じて、複数(例えば3つ)のダイオードを直列接続して構成してもよい。これにより、バッテリー1が逆接続された際に、ダイオードがブレークダウンしないようにすることができ、逆電流をより確実に防止できる。
また、前述の実施形態のIPS30では、電圧Vccの印加される端子が一つ(端子A)であったが、これには限られない。
図8は、IPS30の変形例(IPS31)の説明図である。この変形例において、前述の実施形態と同一構成の部分には同一符号を付し、説明を省略する。
IPS30は、電圧Vccが印加される端子として、端子A1と、端子A2が設けられている。なお、端子A1は、IC40に接続されており、端子A2は、制御IC50に接続されている。このように、IC40側と制御IC50側のそれぞれに、電圧Vccの印加される端子を設けてもよい。なお、この場合、端子A1及び端子A2が「第1端子」に相当する。
1 バッテリー
10 モータ制御装置
12 モータ
20 マイコン
30 IPS
40 IC
41,42 ダイオード
50 制御IC
51 電源回路
52 駆動回路
60 ダイオード
D1~D6 ダイオード
M1,M2,M3,M5,M6 NMOSトランジスタ
M4 PMOSトランジスタ
A,B,C,D 端子
10 モータ制御装置
12 モータ
20 マイコン
30 IPS
40 IC
41,42 ダイオード
50 制御IC
51 電源回路
52 駆動回路
60 ダイオード
D1~D6 ダイオード
M1,M2,M3,M5,M6 NMOSトランジスタ
M4 PMOSトランジスタ
A,B,C,D 端子
Claims (9)
- 第1電圧が印加される第1端子と、
前記第1電圧よりも低い第2電圧が印加される第2端子と、
負荷が接続される第3端子と、
前記第1端子にアノードが接続された第1ダイオードと、
前記第3端子にソース電極が接続され、ドレイン電極が前記第1ダイオードのカソードと接続された第1MOSトランジスタと、
前記第1MOSトランジスタのオンオフを制御する駆動回路と、
前記第2端子にカソードが接続され、アノードが前記駆動回路に接続された第2ダイオードと、
前記第3端子と前記第1MOSトランジスタのソース電極とが接続されたノードにカソードが接続され、アノードが前記駆動回路に接続された第3ダイオードと、
を備える半導体装置。 - 請求項1に記載の半導体装置であって、
前記第2端子にドレイン電極が接続され、ソース電極が前記駆動回路に接続された第2MOSトランジスタを備え、
前記第2ダイオードは、前記第2MOSトランジスタのボディダイオードである、
半導体装置。 - 請求項1に記載の半導体装置であって、
前記第2ダイオードと並列になるよう、ドレイン電極が前記第2端子に接続され、ソース電極が前記駆動回路に接続された第2MOSトランジスタを備える、
半導体装置。 - 請求項3に記載の半導体装置であって、
前記第2ダイオードは、ポリシリコンで形成されている、
半導体装置。 - 請求項3に記載の半導体装置であって、
前記第2ダイオードの順方向電圧は、前記第2MOSトランジスタのボディダイオードの順方向電圧よりも小さい、
半導体装置。 - 請求項3に記載の半導体装置であって、
前記第1MOSトランジスタをオンする場合、前記駆動回路を動作させる電源電圧を生成し、
前記第1MOSトランジスタをオフする場合、前記電源電圧の生成を停止する電源回路を備え、
前記第2MOSトランジスタは、前記電源電圧に基づいてオンする、
半導体装置。 - 請求項1に記載の半導体装置であって、
前記第3ダイオードはポリシリコンで形成されている、
半導体装置。 - 請求項1~7の何れかに記載の半導体装置であって、
ソース電極が前記第1端子に接続され、ドレイン電極が前記第1MOSトランジスタのドレイン電極に接続された第3MOSトランジスタを備え、
前記第1ダイオードは、前記第3MOSトランジスタのボディダイオードである、
半導体装置。 - 請求項8に記載の半導体装置であって、
前記第1MOSトランジスタ及び前記第3MOSトランジスタを含む第1チップと、
前記駆動回路、前記第2ダイオード、及び前記第3ダイオードを含む第2チップと、
を有する、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022103331A JP2024003953A (ja) | 2022-06-28 | 2022-06-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022103331A JP2024003953A (ja) | 2022-06-28 | 2022-06-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024003953A true JP2024003953A (ja) | 2024-01-16 |
Family
ID=89538106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022103331A Pending JP2024003953A (ja) | 2022-06-28 | 2022-06-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024003953A (ja) |
-
2022
- 2022-06-28 JP JP2022103331A patent/JP2024003953A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107527904B (zh) | 半导体集成电路装置 | |
KR102066367B1 (ko) | 보호 회로 및 보호 회로의 동작 방법, 및 반도체 집적 회로 장치 | |
US5126911A (en) | Integrated circuit self-protected against reversal of the supply battery polarity | |
EP2071724B1 (en) | Power supply control circuit | |
US7643258B2 (en) | Methods and apparatus for electrostatic discharge protection in a semiconductor circuit | |
KR102032334B1 (ko) | 반도체 장치 | |
US9001481B2 (en) | Protection circuit | |
US9613945B1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
EP2071723B1 (en) | Load driving device | |
KR20020079565A (ko) | 과전압 보호회로 | |
US20030043517A1 (en) | Electro-static discharge protecting circuit | |
JP2024003953A (ja) | 半導体装置 | |
JP3617425B2 (ja) | 半導体集積回路装置の入力インターフェイス回路 | |
US6680512B2 (en) | Semiconductor device having an integral protection circuit | |
JPH10242401A (ja) | 半導体装置の保護回路 | |
JP2006332144A (ja) | 集積回路 | |
JP2000133778A (ja) | Lcdコントローラic用フューズトリミング回路 | |
KR100270949B1 (ko) | 극성에 상관없이 내부 회로를 보호하기 위하여 전원 공급 단자들 사이에 적용한 정전기 방지 회로 | |
US7723794B2 (en) | Load driving device | |
JP2023157307A (ja) | 半導体装置 | |
US10659039B2 (en) | Semiconductor device | |
CN114678853B (zh) | Cdm esd保护电路 | |
US20090302397A1 (en) | Field-Effect Transistor | |
JP2005513782A (ja) | Esd保護用極性反転許容電気回路 | |
JP3187773B2 (ja) | 入力保護素子を備えた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220705 |