JP7319834B2 - ハイサイドスイッチ - Google Patents

Description

本発明は、ハイサイドスイッチに関する。

半導体集積回路装置で構成されるハイサイドスイッチは、例えば特許文献１に開示されている。半導体集積回路装置で構成されるハイサイドスイッチは、装置外部との電気的な接続を確立する手段として、少なくとも入力端子、電源端子、出力端子、及びグランド端子を備える。

入力端子には、ハイサイドスイッチのオンオフを制御する制御信号が入力される。電源端子には、電源電圧が印加される。出力端子には、負荷が外付け接続される。グランド端子には、グランド電圧が印加される。

半導体集積回路装置で構成されるハイサイドスイッチは、電源端子と出力端子との間に設けられる出力トランジスタを備える。

特開２０００－３０７３９７号公報

上述したハイサイドスイッチでは、誤って電源端子とグランド端子との間に逆バイアスの電圧が印加されるおそれがある。

電源端子とグランド端子との間に逆バイアスの電圧が印加された場合、対策が何ら講じられていなければ、ハイサイドスイッチ内の寄生ダイオードを通じてグランド端子から電源端子に電流が流れてハイサイドスイッチが破壊する。

また、電源端子とグランド端子との間に逆バイアスの電圧が印加された場合、対策が何ら講じられていなければ、出力トランジスタのボディダイオードにも、負荷を通じて電流が流れて出力トランジスタが発熱し破壊に至るおそれがある。

本発明は、上記の状況に鑑み、電源端子とグランド端子との間に逆バイアスの電圧が印加された場合の破壊を防止できるハイサイドスイッチを提供することを目的とする。

本明細書中に開示されているハイサイドスイッチは、電源電圧が印加される電源端子と、負荷が外付け接続される出力端子と、グランド電圧が印加されるグランド端子と、前記電源端子と前記出力端子との間に設けられ、ボディダイオードを有する出力トランジスタと、前記電源電圧が前記グランド電圧より低い場合に前記出力トランジスタの制御端を充電する充電部と、前記電源電圧が前記グランド電圧より低い場合に前記グランド端子から前記電源端子に至る電流経路を遮断する遮断部と、を備える構成（第１の構成）である。

また、上記第１の構成のハイサイドスイッチにおいて、前記充電部は、前記グランド端子と前記制御端との間に設けられる抵抗である構成（第２の構成）であってもよい。

また、上記第１又は第２の構成のハイサイドスイッチにおいて、前記遮断部は、第１のエンハンスメント型Ｎチャネルトランジスタと、第２のエンハンスメント型Ｎチャネルトランジスタと、第１のデプレッション型Ｎチャネルトランジスタと、を備え、前記第１のエンハンスメント型Ｎチャネルトランジスタのゲートが前記電源端子に接続され、前記第１のエンハンスメント型Ｎチャネルトランジスタのドレインが前記グランド端子に接続され、前記第１のエンハンスメント型Ｎチャネルトランジスタのソースが前記第１のデプレッション型Ｎチャネルトランジスタのドレインに接続され、前記第１のエンハンスメント型Ｎチャネルトランジスタのバックゲートが前記第２のエンハンスメント型Ｎチャネルトランジスタのドレイン及びバックゲートと前記第１のデプレッション型Ｎチャネルトランジスタのゲート、ソース、及びバックゲートとに接続され、前記第２のエンハンスメント型Ｎチャネルトランジスタのゲートが前記電源端子に接続され、前記第２のエンハンスメント型Ｎチャネルトランジスタのソースが前記グランド端子に接続される構成（第３の構成）であってもよい。

また、上記第１～第３いずれかの構成のハイサイドスイッチにおいて、前記出力トランジスタを制御する制御部と、前記電源電圧が前記グランド電圧より低い場合に前記充電部から前記制御部に電流が流入することを阻止する阻止部と、を備える構成（第４の構成）であってもよい。

また、上記第４の構成のハイサイドスイッチにおいて、前記阻止部は、第２のデプレッション型Ｎチャネルトランジスタであり、前記第２のデプレッション型Ｎチャネルトランジスタのバックゲートと前記出力端子とが接続され、前記電源電圧が前記グランド電圧より低い場合に前記第２のデプレッション型Ｎチャネルトランジスタはオフになる構成（第５の構成）であってもよい。

また、上記第１～第５いずれかの構成のハイサイドスイッチにおいて、前記電源電圧が前記グランド電圧より低い場合に前記制御端に印加される電圧の上限を規定する制限部を備える構成（第６の構成）であってもよい。

また、上記第６の構成のハイサイドスイッチにおいて、前記制限部は、エンハンスメント型Ｐチャネルトランジスタと、ツェナーダイオードと、を備え、前記エンハンスメント型Ｐチャネルトランジスタのゲート、ソース、及びバックゲートが前記電源端子に接続され、前記エンハンスメント型Ｐチャネルトランジスタのドレインに前記ツェナーダイオードのアノードが接続され、前記ツェナーダイオードのカソードが前記出力トランジスタの制御端に接続される構成（第７の構成）であってもよい。

本明細書中に開示されている電子機器は、上記第１～第７いずれかの構成のハイサイドスイッチを備える構成（第８の構成）である。

本明細書中に開示されている車両は、バッテリと、前記バッテリから放電電圧の供給を受けて動作する上記第８の構成の電子機器と、を備える構成（第９の構成）である。

本明細書中に開示されているハイサイドスイッチによれば、電源端子とグランド端子との間に逆バイアスの電圧が印加された場合の破壊を防止できる。

ハイサイドスイッチの一構成例を示す図 クランプ回路の一構成例を示す図 ハイサイドスイッチに直流電源が正常に接続された場合を示す図 ハイサイドスイッチに直流電源が逆接続された場合を示す図 電源逆接続保護回路の一構成例を示す図 車両の外観図

＜ハイサイドスイッチの構成例＞
図１に示すハイサイドスイッチ１００は、半導体集積回路装置であり、装置外部との電気的な接続を確立する手段として、複数の外部ピン（入力端子ＩＮ、電源端子ＶＢＢ、出力端子ＯＵＴ、グランド端子ＧＮＤ）を備える。入力端子ＩＮは、ＣＭＯＳロジックＩＣなどから制御信号の外部入力を受け付けるための外部ピンである。電源端子ＶＢＢは、バッテリ等の直流電源から電源電圧Ｖｂｂ（例えば４．５Ｖ～１８Ｖ）の供給を受け付けるための外部ピンである。なお、電源端子ＶＢＢは、大電流を流すために複数並列（例えば４ピン並列）に設けてもよい。出力端子ＯＵＴは、負荷（例えばエンジン制御用ＥＣＵ［electronic control unit］、エアコン、ボディ機器など）が外部接続される外部ピンである。グランド端子ＧＮＤは、グランド電圧が印加される外部ピンである。

なお、ハイサイドスイッチ１００は、入力端子ＩＮ、電源端子ＶＢＢ、出力端子ＯＵＴ、及びグランド端子ＧＮＤ以外の外部ピン（例えばハイサイドスイッチ１００内の異常検出の有無を示す自己診断信号を外部出力するための外部ピン）を備えてもよい。

ハイサイドスイッチ１００は、出力トランジスタＱ１と、定電圧生成回路１と、発振回路２と、チャージポンプ回路３と、ゲート制御回路４と、クランプ回路５と、入力回路６と、充電部７と、遮断部８と、抵抗Ｒ１と、阻止部９と、制限部１０と、を備える。

ハイサイドスイッチ１００は、内部電源回路（不図示）も備える。内部電源回路は、電源電圧Ｖｂｂから所定の内部電源電圧を生成してハイサイドスイッチ１００の各部に供給する。内部電源回路は、イネーブル信号ＥＮの論理レベルに応じて動作可否が制御される。より具体的に述べると、内部電源回路は、イネーブル信号ＥＮがイネーブル時の論理レベル（例えばハイレベル）であるときに動作状態となり、イネーブル信号ＥＮがディセーブル時の論理レベル（例えばローレベル）であるときに停止状態となる。

ハイサイドスイッチ１００は、ハイサイドスイッチ１００の異常を検出し、その検出結果に応じた異常保護信号を生成する保護回路（不図示）も備える。

出力トランジスタＱ１は、電源端子ＶＢＢと出力端子ＯＵＴとの間に設けられるパワートランジスタである。出力トランジスタＱ１は、ボディダイオードを有する。出力トランジスタＱ１は、例えばエンハンスメント型ＮチャネルＭＯＳトランジスタであり、ドレインが電源端子ＶＢＢに接続され、ソース及びバックゲートが出力端子ＯＵＴに接続される。

定電圧生成回路１は、電源端子ＶＢＢとグランド端子ＧＮＤとの間に設けられ、電源電圧Ｖｂｂに応じたハイ電圧ＶＨ（＝電源電圧Ｖｂｂ）と、ハイ電圧ＶＨよりも定電圧ＲＥＦ（＝例えば５Ｖ）だけ低いロー電圧ＶＬ（＝Ｖｂｂ－ＲＥＦ）とを生成して発振回路２及びチャージポンプ回路３に供給する。なお、定電圧生成回路１は、イネーブル信号ＥＮ及び異常保護信号の論理レベルに応じて動作可否が制御される。より具体的に述べると、定電圧生成回路１は、イネーブル信号ＥＮがイネーブル時の論理レベル（例えばハイレベル）であるとき、若しくは、異常保護信号が異常未検出時の論理レベル（例えばハイレベル）であるときに動作状態となり、イネーブル信号ＥＮがディセーブル時の論理レベル（例えばローレベル）であるとき、若しくは、異常保護信号が異常検出時の論理レベル（例えばローレベル）であるときに停止状態となる。

定電圧生成回路１は、例えば、電流源１Ａ、エンハンスメント型ＰチャネルＭＯＳトランジスタ１Ｂ（以下「トランジスタ１Ｂ」と略す）、ツェナーダイオード１Ｃ、ダイオード１Ｄ、負電圧保護回路１Ｅ、カレントミラー回路１Ｆ、及びエンハンスメント型ＮチャネルＭＯＳトランジスタ１Ｇ（以下「トランジスタ１Ｇ」と略す）によって構成される。電流源１Ａの一端に内部電源電圧が印加され、電流源１Ａの他端からカレントミラー回路１Ｆに電流が出力される。トランジスタ１Ｂのソース及びバッグゲートは電源端子ＶＢＢに接続される。トランジスタ１Ｂのドレインはツェナーダイオード１Ｃのカソード、負電圧保護回路１Ｅ、発振回路２、及びチャージポンプ回路３に接続される。トランジスタ１Ｂは、保護回路によって異常が検出されていないときにオンとなり、保護回路によって異常が検出されているときにオフになる。ツェナーダイオード１Ｃのアノードはダイオード１Ｄのアノードに接続される。ダイオード１Ｃのカソードは発振回路２及びチャージポンプ回路３に接続される。また、ダイオード１Ｃのカソードは負電圧保護回路１Ｅを介してカレントミラー回路１Ｆに接続される。負電圧保護回路１Ｅは、出力端子ＯＵＴが負電圧となる場合にグランド端子ＧＮＤから出力端子ＯＵＴに至る電流経路を遮断する。なお、負電圧保護回路１Ｅは、例えば遮断部８と同様の構成にすればよい。遮断部８の構成例については後述する。カレントミラー回路１Ｆは、電流源１Ａから出力される電流に応じたミラー電流をトランジスタ１Ｂ、ツェナーダイオード１Ｃ、ダイオード１Ｄ、及び負電圧保護回路１Ｅから吸い込む。トランジスタ１Ｇドレインは電流源１Ａとカレントミラー回路１Ｆとの接続ノードに接続され、トランジスタ１Ｇソース及びバックゲートはカレントミラー回路１Ｆと遮断部８との接続ノードに接続される。トランジスタ１Ｇのゲートにイネーブル信号ＥＮが供給される。イネーブル信号ＥＮがディセーブル時にカレントミラー回路１Ｆはミラー電流（吸い込み電流）を出力しない。

発振回路２は、ハイ電圧ＶＨとロー電圧ＶＬの供給を受けて動作し、所定周波数のクロック信号ＣＬＫを生成してチャージポンプ回路３に出力する。なお、クロック信号ＣＬＫは、ハイ電圧ＶＨとロー電圧ＶＬとの間でパルス駆動される矩形波信号である。

チャージポンプ回路３は、ハイ電圧ＶＨとロー電圧ＶＬの供給を受けて動作し、クロック信号ＣＬＫを用いてフライングキャパシタを駆動することにより、電源電圧Ｖｂｂよりも高い昇圧電圧ＶＣＰを生成してゲート制御回路４及び阻止部９に供給する。

ゲート制御回路４は、昇圧電圧ＶＣＰの印加端と出力端子ＯＵＴとの間に設けられており、ゲート電圧ＶＧを生成して出力トランジスタＱ１のゲートに出力する。ゲート電圧ＶＧは、保護回路によって異常が検出されていないときにハイレベル（＝ＶＣＰ）となり、保護回路によって異常が検出されているときにローレベル（＝Ｖｏｕｔ）となる。

クランプ回路５は、電源端子ＶＢＢと出力トランジスタＱ１のゲートとの間に設けられる。出力端子ＯＵＴに誘導性負荷が接続されるアプリケーションでは、出力トランジスタＱ１をオンからオフへ切り替える際、誘導性負荷の逆起電力により出力端子ＯＵＴが負電圧となる。そのため、エネルギー吸収用にクランプ回路７（いわゆるアクティブクランプ回路）が設けられている。なお、Ｖｂｂ－（Ｖｃｌｐ＋Ｖｇｓ）で表されるアクティブクランプ電圧は、例えば４８Ｖに設定するとよい（ただし、Ｖｂｂは電源電圧、Ｖｃｌｐは出力端子ＯＵＴの負側クランプ電圧、Ｖｇｓは出力トランジスタＱ１のゲート・ソース間電圧）。

クランプ回路５は、例えば、図２に示すようにエンハンスメント型ＮチャネルＭＯＳトランジスタ５Ａ（以下「トランジスタ５Ａ」と略す）、ツェナーダイオード５Ｂ、ダイオード５Ｃ、及び抵抗５Ｄによって構成される。トランジスタ５Ａのドレインは電源端子ＶＢＢに接続される。トランジスタ５Ａのソースは出力トランジスタＱ１のゲートに接続される。トランジスタ５Ａのバックゲートは出力端子ＯＵＴに接続される。ツェナーダイオード５Ｂのカソードは電源端子ＶＢＢに接続される。ツェナーダイオード５Ｂのアノードはダイオード５Ｃのアノードに接続される。ダイオード５Ｃのカソードはトランジスタ５Ａのゲート及び抵抗５Ｄの一端に接続される。抵抗５Ｄの他端は出力トランジスタＱ１のゲートに接続される。

入力回路６は、入力端子ＩＮから制御信号の入力を受け付けてイネーブル信号ＥＮを生成するシュミットトリガである。

直流電源２００を正しい向きでハイサイドスイッチ１００に接続すると、図３に示すように電源端子ＶＢＢに直流電源２００の正極が接続される。なお、出力端子ＯＵＴに負荷３００が接続され、グランド端子ＧＮＤに抵抗などの外付け素子が接続されることなくグランド電圧が印加される。図３に示す接続状態では、電源電圧Ｖｂｂがグランド電圧よりも高くなり、電源端子ＶＢＢとグランド端子ＧＮＤとの間に正バイアスの電圧が印加される。

一方、直流電源２００を誤った向き（逆向き）でハイサイドスイッチ１００に接続すると、図４に示すように電源端子ＶＢＢに直流電源２００の負極が接続される。なお、出力端子ＯＵＴに負荷３００が接続され、グランド端子ＧＮＤに抵抗などの外付け素子が接続されることなくグランド電圧が印加される。図４に示す接続状態では、電源電圧Ｖｂｂがグランド電圧よりも低くなり、電源端子ＶＢＢとグランド端子ＧＮＤとの間に逆バイアスの電圧が印加される。

充電部７及び遮断部８は、電源端子ＶＢＢとグランド端子ＧＮＤとの間に逆バイアスの電圧が印加された場合の破壊を防止するために設けられる。

充電部７は、電源電圧Ｖｂｂがグランド電圧より低い場合に出力トランジスタＱ１のゲートを充電する。これにより、電源電圧Ｖｂｂがグランド電圧より低い場合に出力トランジスタＱ１がオンになり、出力トランジスタＱ１の消費電力及び発熱を低減することができる。すなわち、電源電圧Ｖｂｂがグランド電圧より低い場合に出力トランジスタＱ１の発熱によって破壊することを防止できる。

充電部７として、例えばグランド端子ＧＮＤと出力トランジスタＱ１のゲートとの間に設けられる抵抗７Ａを用いることができる。抵抗７Ａは、電源電圧Ｖｂｂがグランド電圧より高い場合にプルダウン抵抗になるが、ゲート制御回路４による出力トランジスタＱ１の制御に影響を与えない程度の抵抗値（例えば５００ｋΩなど）を有する。

遮断部８は、電源逆接続保護回路であり、電源電圧Ｖｂｂがグランド電圧より低い場合にグランド端子ＧＮＤから電源端子ＶＢＢに至る電流経路を遮断する。これにより、抵抗やダイオードなどの素子をグランド端子ＧＮＤに外付け接続しなくても、ハイサイドスイッチ１００内の寄生ダイオードを通じてグランド端子ＧＮＤから電源端子ＶＢＢに電流が流れてハイサイドスイッチ１００が破壊することを防止できる。

遮断部８は、定電圧生成回路１とグランド端子ＧＮＤとの間に設けられる。また、遮断部８は電源端子ＶＢＢに接続される。より詳細には、遮断部８は抵抗Ｒ１を介して電源端子ＶＢＢに接続される。

遮断部８は、例えば、図５に示すようにエンハンスメント型ＮチャネルＭＯＳトランジスタ８Ａ（以下「トランジスタ８Ａ」と略す）、エンハンスメント型ＮチャネルＭＯＳトランジスタ８Ｂ（以下「トランジスタ８Ｂ」と略す）、デプレッション型ＮチャネルＭＯＳトランジスタ８Ｃ（以下「トランジスタ８Ｃ」と略す）によって構成される。

トランジスタ８Ａのゲートは電源端子ＶＢＢに接続される。より詳細には、トランジスタ８Ａのゲートは抵抗Ｒ１を介して電源端子ＶＢＢに接続される。トランジスタ８Ａのドレインはグランド端子ＧＮＤに接続される。また、トランジスタ８Ａのゲートは定電圧生成回路１の一端に接続される。より詳細には、トランジスタ８Ａのゲートは抵抗Ｒ１を介して定電圧生成回路１の一端に接続される。トランジスタ８Ａのソースはトランジスタ８Ｃのドレインに接続される。また、トランジスタ８Ａのソース及びトランジスタ８Ｃのドレインは定電圧生成回路１の他端に接続される。トランジスタ８Ａのバックゲートは、トランジスタ８Ｂのドレイン及びバックゲートとトランジスタ８Ｃのゲート、ソース、及びバックゲートとに接続される。トランジスタ８Ｂのゲートは電源端子ＶＢＢに接続される。より詳細には、トランジスタ８Ｂのゲートは抵抗Ｒ１を介して電源端子ＶＢＢに接続される。また、トランジスタ８Ｂのゲートは定電圧生成回路１の一端に接続される。より詳細には、トランジスタ８Ｂのゲートは抵抗Ｒ１を介して定電圧生成回路１の一端に接続される。トランジスタ８Ｂのソースはグランド端子ＧＮＤに接続される。

電源電圧Ｖｂｂがグランド電圧より高い場合に、図５に示す構成例の遮断部８では、トランジスタ８Ａのゲート電圧が所定の電圧（ドレイン電圧＋閾値電圧Ｖｔｈ）以上となり、トランジスタ８Ｂがオンする。これにより、トランジスタ８Ａのバックゲートがドレインと同電位となって、トランジスタ８Ａがオン（ソース・ドレイン間がショート）する。

一方、電源電圧Ｖｂｂがグランド電圧より低い場合に、図５に示す構成例の遮断部８では、トランジスタ８Ａのゲート電圧が所定の電圧以下となり、トランジスタ８Ｂがオフする。すると、トランジスタ８Ｃによって、トランジスタ８Ａのバックゲートがソースと同電位となるので、トランジスタ８Ａがオフする。

図５に示す構成例の遮断部８では、電源端子ＶＢＢとグランド端子ＧＮＤとの間に印加される電圧のバイアス方向に応じて、トランジスタ８Ａのバックゲートに接続されるトランジスタ８Ｂまたは８Ｃのいずれか一方が選択的にオンされるようになっている。電源端子ＶＢＢとグランド端子ＧＮＤとの間に逆バイアスの電圧が印加された場合には、トランジスタ８Ｃが選択的にオンされてトランジスタ８Ａがオフされる。これにより、グランド端子ＧＮＤ側（トランジスタ８Ａのドレイン側）から電源端子ＶＢＢ側（トランジスタ８Ａのソース側）への電流経路が遮断される。

阻止部９は、電源電圧Ｖｂｂがグランド電圧より低い場合に、充電部７からゲート制御回路４に電流が流入することを阻止する。これにより、電源電圧Ｖｂｂがグランド電圧より低い場合に、充電部７による出力トランジスタＱ１のゲート充電に関する確実性が向上する。

阻止部９として、例えばゲート制御回路４と充電部７及び制限部１０との間に設けられるデプレッション型Ｎチャネルトランジスタ９Ａ（以下「トランジスタ９Ａ」と略す）を用いることができる。電源電圧Ｖｂｂがグランド電圧より低い場合に、トランジスタ９Ａはオフになる。一方、電源電圧Ｖｂｂがグランド電圧より高い場合に、トランジスタ９Ａはオンになる。

制限部１０は、電源電圧Ｖｂｂがグランド電圧より低い場合に出力トランジスタＱ１のゲートに印加される電圧の上限を規定する。これにより、充電部７による充電で出力トランジスタＱ１のゲート電圧が過度に上昇することを防止できる。

制限部１０は、例えばエンハンスメント型Ｐチャネルトランジスタ１０Ａ（以下「トランジスタ１０Ａ」と略す）及びツェナーダイオード１０Ｂによって構成される。トランジスタ１０Ａのゲート、ソース、及びバックゲートは電源端子ＶＢＢに接続される。トランジスタ１０Ａのドレインにツェナーダイオード１０Ｂのアノードが接続される。ツェナーダイオード１０Ｂのカソードは出力トランジスタＱ１のゲートに接続される。

電源電圧Ｖｂｂがグランド電圧より低い場合に、電源端子ＶＢＢと出力トランジスタＱ１のゲートとの間の電圧は、トランジスタ１０Ａのドレイン・バックゲート間のＰＮ接合の順方向電圧とツェナーダイオード１０Ｂのツェナー電圧との和でクランプされる。一方、電源電圧Ｖｂｂがグランド電圧より高い場合に、トランジスタ１０Ａはオフになる。したがって、電源電圧Ｖｂｂがグランド電圧より高い場合に、制限部１０は、出力トランジスタＱ１のゲートに印加される電圧の上限を規定しない。

＜ハイサイドスイッチの用途例＞
図６は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（本図では不図示）と、バッテリから電源電圧Ｖｂｂの供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８と、を搭載している。なお、本図における電子機器Ｘ１１～Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

なお、先に説明したハイサイドスイッチ１００は、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。

＜その他＞
本明細書中に開示されている発明は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

ＧＮＤ グランド端子
ＯＵＴ 出力端子
Ｑ１ 出力トランジスタ
ＶＢＢ 電源端子
４ 制御部
７ 充電部
８ 遮断部
９ 阻止部
１０ 制限部
１００ ハイサイドスイッチ

Claims (7)

1. 電源電圧が印加される電源端子と、
   負荷が外付け接続される出力端子と、
   グランド電圧が印加されるグランド端子と、
   前記電源端子と前記出力端子との間に設けられ、ボディダイオードを有する出力トランジスタと、
   前記電源電圧が前記グランド電圧より低い場合に前記出力トランジスタの制御端を充電する充電部と、
   前記電源電圧が前記グランド電圧より低い場合に前記グランド端子から前記電源端子に至る電流経路を遮断する遮断部と、
   前記出力トランジスタを制御する制御部と、
   前記電源電圧が前記グランド電圧より低い場合に前記充電部から前記制御部に電流が流入することを阻止する阻止部と、
   を備える、ハイサイドスイッチ。
2. 前記阻止部は、阻止部用デプレッション型Ｎチャネルトランジスタであり、
   前記阻止部用デプレッション型Ｎチャネルトランジスタのバックゲートと前記出力端子とが接続され、
   前記電源電圧が前記グランド電圧より低い場合に前記阻止部用デプレッション型Ｎチャネルトランジスタはオフになる、請求項１に記載のハイサイドスイッチ。
3. 電源電圧が印加される電源端子と、
   負荷が外付け接続される出力端子と、
   グランド電圧が印加されるグランド端子と、
   前記電源端子と前記出力端子との間に設けられ、ボディダイオードを有する出力トランジスタと、
   前記電源電圧が前記グランド電圧より低い場合に前記出力トランジスタの制御端を充電する充電部と、
   前記電源電圧が前記グランド電圧より低い場合に前記グランド端子から前記電源端子に至る電流経路を遮断する遮断部と、
   前記電源電圧が前記グランド電圧より低い場合に前記制御端に印加される電圧の上限を規定する制限部と、
   を備え、
   前記制限部は、制限部用エンハンスメント型Ｐチャネルトランジスタと、ツェナーダイオードと、を備え、
   前記制限部用エンハンスメント型Ｐチャネルトランジスタのゲート、ソース、及びバックゲートが前記電源端子に接続され、
   前記制限部用エンハンスメント型Ｐチャネルトランジスタのドレインに前記ツェナーダイオードのアノードが接続され、
   前記ツェナーダイオードのカソードが前記出力トランジスタの制御端に接続される、ハイサイドスイッチ。
4. 前記充電部は、前記グランド端子と前記制御端との間に設けられる抵抗である、請求項１～３のいずれか一項に記載のハイサイドスイッチ。
5. 前記遮断部は、
   第１のエンハンスメント型Ｎチャネルトランジスタと、
   第２のエンハンスメント型Ｎチャネルトランジスタと、
   遮断部用デプレッション型Ｎチャネルトランジスタと、を備え、
   前記第１のエンハンスメント型Ｎチャネルトランジスタのゲートが前記電源端子に接続され、
   前記第１のエンハンスメント型Ｎチャネルトランジスタのドレインが前記グランド端子に接続され、
   前記第１のエンハンスメント型Ｎチャネルトランジスタのソースが前記遮断部用デプレッション型Ｎチャネルトランジスタのドレインに接続され、
   前記第１のエンハンスメント型Ｎチャネルトランジスタのバックゲートが前記第２のエンハンスメント型Ｎチャネルトランジスタのドレイン及びバックゲートと前記遮断部用デプレッション型Ｎチャネルトランジスタのゲート、ソース、及びバックゲートとに接続され、
   前記第２のエンハンスメント型Ｎチャネルトランジスタのゲートが前記電源端子に接続され、
   前記第２のエンハンスメント型Ｎチャネルトランジスタのソースが前記グランド端子に接続される、請求項１～４のいずれか一項に記載のハイサイドスイッチ。
6. 請求項１～５のいずれか一項に記載のハイサイドスイッチを備える、電子機器。
7. バッテリと、
   前記バッテリから放電電圧の供給を受けて動作する請求項６に記載の電子機器と、
   を備える、車両。

Images