CN112054792A - 高侧开关 - Google Patents

高侧开关 Download PDF

Info

Publication number
CN112054792A
CN112054792A CN202010498668.9A CN202010498668A CN112054792A CN 112054792 A CN112054792 A CN 112054792A CN 202010498668 A CN202010498668 A CN 202010498668A CN 112054792 A CN112054792 A CN 112054792A
Authority
CN
China
Prior art keywords
power supply
terminal
voltage
transistor
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010498668.9A
Other languages
English (en)
Other versions
CN112054792B (zh
Inventor
高桥直树
高桥俊太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN112054792A publication Critical patent/CN112054792A/zh
Application granted granted Critical
Publication of CN112054792B publication Critical patent/CN112054792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage

Landscapes

  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种高侧开关,能够防止向电源端子与接地端子之间施加了反向偏压时的破坏。高侧开关具备:电源端子,其被施加电源电压;输出端子,其外部连接有负荷;接地端子,其被施加接地电压;以及输出晶体管,其设置于上述电源端子与上述输出端子之间,且具有体二极管。上述高侧开关还具备:充电部,其在上述电源电压比上述接地电压低的情况下,对上述输出晶体管的控制端进行充电;以及切断部,其在上述电源电压比上述接地电压低的情况下,切断从上述接地端子到上述电源端子的电流路径。

Description

高侧开关
技术领域
本发明涉及高侧开关。
背景技术
例如,专利文献1公开了由半导体集成电路装置构成的高侧开关。由半导体集成电路装置构成的高侧开关至少具备输入端子、电源端子、输出端子、以及接地端子,作为建立与装置外部的电连接的单元。
向输入端子输入控制高侧开关的导通截止的控制信号。向电源端子施加电源电压。输出端子外部连接有负荷。向接地端子施加接地电压。
由半导体集成电路装置构成的高侧开关具备设置于电源端子与输出端子之间的输出晶体管。
专利文献1:日本特开2000-307397号公报
发明内容
在上述的高侧开关中,有可能错误地向电源端子与接地端子之间施加反向偏压。
在向电源端子与接地端子之间施加了反向偏压的情况下,若不采取任何对策,则通过高侧开关内的寄生二极管,电流从接地端子流向电源端子而高侧开关被破坏。
另外,向电源端子与接地端子之间施加了反向偏压的情况下,若不采取任何对策,则有可能电流通过负荷也流过输出晶体管的体二极管,从而输出晶体管发热甚至被破坏。
鉴于上述的状况,本发明的目的在于,提供能够防止在向电源端子与接地端子之间施加了反向偏压时的破坏的高侧开关。
本说明书中公开的高侧开关是如下的构成(第1构成),具备:电源端子,其被施加电源电压;输出端子,其外部连接有负荷;接地端子,其被施加接地电压;输出晶体管,其设置于上述电源端子与上述输出端子之间,且具有体二极管;充电部,其在上述电源电压比上述接地电压低的情况下,对上述输出晶体管的控制端进行充电;以及切断部,其在上述电源电压比上述接地电压低的情况下,切断从上述接地端子到上述电源端子的电流路径。
另外,也可以是如下的构成(第2构成),即在上述第1构成的高侧开关中,上述充电部为设置于上述接地端子与上述控制端之间的电阻。
另外,也可以是如下的构成(第3构成),即在上述第1或第2构成的高侧开关中,上述切断部具备第1增强型N沟道晶体管、第2增强型N沟道晶体管、以及第1耗尽型N沟道晶体管,上述第1增强型N沟道晶体管的栅极与上述电源端子连接,上述第1增强型N沟道晶体管的漏极与上述接地端子连接,上述第1增强型N沟道晶体管的源极与上述第1耗尽型N沟道晶体管的漏极连接,上述第1增强型N沟道晶体管的背栅极与上述第2增强型N沟道晶体管的漏极和背栅极以及上述第1耗尽型N沟道晶体管的栅极、源极和背栅极连接,上述第2增强型N沟道晶体管的栅极与上述电源端子连接,上述第2增强型N沟道晶体管的源极与上述接地端子连接。
另外,也可以是如下的构成(第4构成),即在上述第1~第3中任一构成的高侧开关中,具备:控制部,其控制上述输出晶体管;以及阻止部,其在上述电源电压比上述接地电压低的情况下,阻止电流从上述充电部流入到上述控制部。
另外,也可以是如下的构成(第5构成),即在上述第4构成的高侧开关中,上述阻止部是第2耗尽型N沟道晶体管,上述第2耗尽型N沟道晶体管的背栅极与上述输出端子连接,在上述电源电压比上述接地电压低的情况下,上述第2耗尽型N沟道晶体管截止。
另外,也可以是如下的构成(第6构成),即在上述第1~第5中任一构成的高侧开关中,具备限制部,该限制部在上述电源电压比上述接地电压低的情况下,规定向上述控制端施加的电压的上限。
另外,也可以是如下的构成(第7构成),即在上述第6构成的高侧开关中,上述限制部具备增强型P沟道晶体管和齐纳二极管,上述增强型P沟道晶体管的栅极、源极和背栅极与上述电源端子连接,上述增强型P沟道晶体管的漏极与连接上述齐纳二极管的阳极连接,上述齐纳二极管的阴极与上述输出晶体管的控制端连接。
本说明书中公开的电子设备是具备上述第1~第7中任一构成的高侧开关的构成(第8构成)。
本说明书中公开的车辆是具备电池、以及从上述电池接受放电电压的供给而进行动作的上述第8构成的电子设备的构成(第9构成)。
根据本说明书中公开的高侧开关,能够防止在向电源端子与接地端子之间施加了反向偏压的时的破坏。
附图说明
图1是表示高侧开关的一构成例的图。
图2是表示钳位电路的一构成例的图。
图3是表示在高侧开关正常连接有直流电源的情况的图。
图4是表示在高侧开关反向连接有直流电源的情况的图。
图5是表示电源反接保护电路的一构成例的图。
图6是车辆的外观图。
具体实施方式
<高侧开关的构成例>
图1所示的高侧开关(high side switch)100是半导体集成电路装置,作为建立与装置外部的电连接的单元,具备多个外部引脚(pin)(输入端子IN、电源端子VBB、输出端子OUT、接地端子GND)。输入端子IN是用于从CMOS逻辑IC等接受控制信号的外部输入的外部引脚。电源端子VBB是用于从电池等直流电源接受电源电压Vbb(例如4.5V~18V)的供给的外部引脚。此外,电源端子VBB也可以并联连接多个(例如4引脚并联),以便流过大电流。输出端子OUT是外部连接有负荷(例如发动机控制用ECU(electronic control unit:电子控制单元)、空调、车身设备等)的外部引脚。接地端子GND是施加接地电压的外部引脚。
此外,高侧开关100也可以具备输入端子IN、电源端子VBB、输出端子OUT、以及接地端子GND以外的外部引脚(例如,用于向外部输出表示高侧开关100内有无异常检测的自诊断信号的外部引脚)。
高侧开关100具备输出晶体管Q1、恒压生成电路1、振荡电路2、电荷泵电路(chargepump circuit)3、栅极控制电路4、钳位电路(clamp circuit)5、输入电路6、充电部7、切断部8、电阻R1、阻止部9、以及限制部10。
高侧开关100也具备内部电源电路(未图示)。内部电源电路根据电源电压Vbb生成预定的内部电源电压并供给到高侧开关100的各部。内部电源电路根据使能信号EN的逻辑电平控制可否动作。若更具体描述,则内部电源电路在使能信号EN为启用(enable)时的逻辑电平(例如高电平)时成为动作状态,在使能信号EN为禁用(disable)时的逻辑电平(例如低电平)时成为停止状态。
高侧开关100也具备保护电路(未图示),该保护电路检测高侧开关100的异常,并生成与该检测结果对应的异常保护信号。
输出晶体管Q1是设置于电源端子VBB与输出端子OUT之间的功率晶体管(powertransistor)。输出晶体管Q1具有体二极管(body diode)。输出晶体管Q1例如是增强(enhancement)型N沟道MOS晶体管,漏极与电源端子VBB连接,源极以及背栅极与输出端子OUT连接。
恒压生成电路1设置于电源端子VBB与接地端子GND之间,生成与电源电压Vbb对应的高电压VH(=电源电压Vbb)和比高电压VH低恒压REF(=例如5V)的低电压VL(=Vbb-REF)并供给到振荡电路2以及电荷泵电路3。此外,恒压生成电路1根据使能信号EN以及异常保护信号的逻辑电平控制可否动作。若更具体描述,则恒压生成电路1在使能信号EN为启用时的逻辑电平(例如高电平)时、或者异常保护信号为未检测异常时的逻辑电平(例如高电平)时成为动作状态,在使能信号EN为禁用时的逻辑电平(例如低电平)时、或者异常保护信号为检测出异常时的逻辑电平(例如低电平)时成为停止状态。
恒压生成电路1例如由电流源1A、增强型P沟道MOS晶体管1B(以下简称为“晶体管1B”)、齐纳二极管1C、二极管1D、负电压保护电路1E、电流镜(current mirror)电路1F、以及增强型N沟道MOS晶体管1G(以下简称为“晶体管1G”)构成。在电流源1A的一端施加有内部电源电压,电流从电流源1A的另一端输出到电流镜电路1F。晶体管1B的源极以及背栅极与电源端子VBB连接。晶体管1B的漏极与齐纳二极管1C的阴极、负电压保护电路1E、振荡电路2、以及电荷泵电路3连接。晶体管1B在通过保护电路未检测出异常时导通(ON),在通过保护电路检测出异常时截止(OFF)。齐纳二极管1C的阳极与二极管1D的阳极(anode)连接。二极管1C的阴极(cathode)与振荡电路2以及电荷泵电路3连接。另外,二极管1C的阴极经由负电压保护电路1E与电流镜电路1F连接。负电压保护电路1E在输出端子OUT为负电压的情况下切断从接地端子GND到输出端子OUT的电流路径。此外,负电压保护电路1E例如成为与切断部8相同的构成即可。切断部8的构成例后述。电流镜电路1F从晶体管1B、齐纳二极管1C、二极管1D、以及负电压保护电路1E吸入与从电流源1A输出的电流对应的镜电流(mirrorcurrent)。晶体管1G漏极连接于电流源1A与电流镜电路1F的连接节点,晶体管1G源极以及背栅极连接于电流镜电路1F与切断部8的连接节点。向晶体管1G的栅极供给使能信号EN。在使能信号EN为禁用时,电流镜电路1F不输出镜电流(灌电流(sink current))。
振荡电路2接受高电压VH和低电压VL的供给而动作,生成预定频率的时钟信号CLK输出到电荷泵电路3。此外,时钟信号CLK是在高电压VH与低电压VL之间被脉冲驱动的矩形波信号。
电荷泵电路3接受高电压VH和低电压VL的供给而动作,使用时钟信号CLK驱动飞跨电容器(flying capacitors),从而生成比电源电压Vbb高的升压电压VCP并供给到栅极控制电路4以及阻止部9。
栅极控制电路4设置于升压电压VCP的施加端与输出端子OUT之间,生成栅极电压VG并输出到输出晶体管Q1的栅极。栅极电压VG在保护电路未检测出异常时为高电平(=VCP),在保护电路检测出了异常时为低电平(=Vout)。
钳位电路5设置于电源端子VBB与输出晶体管Q1的栅极之间。在输出端子OUT连接有电感负荷的应用中,在将输出晶体管Q1从导通向截止切换时,通过电感负荷的反电动势,输出端子OUT成为负电压。因此,设置有钳位电路7(所谓的有源(active)钳位电路)用于能量吸收。此外,由Vbb-(Vclp+Vgs)表示的有源钳位电压例如可以设定为48V(其中,Vbb为电源电压,Vclp为输出端子OUT的负侧钳位电压,Vgs为输出晶体管Q1的栅极-源极间电压)。
如图2所示,钳位电路5例如由增强型N沟道MOS晶体管5A(以下简称为“晶体管5A”)、齐纳二极管5B、二极管5C、以及电阻5D构成。晶体管5A的漏极与电源端子VBB连接。晶体管5A的源极与输出晶体管Q1的栅极连接。晶体管5A的背栅极与输出端子OUT连接。齐纳二极管5B的阴极与电源端子VBB连接。齐纳二极管5B的阳极与二极管5C的阳极连接。二极管5C的阴极与晶体管5A的栅极以及电阻5D的一端连接。电阻5D的另一端与输出晶体管Q1的栅极连接。
输入电路6是从输入端子IN接受控制信号的输入并生成使能信号EN的施密特触发器(Schmidt trigger)。
若将直流电源200以正确的方向与高侧开关100连接,则如图3所示,在电源端子VBB连接有直流电源200的正极。此外,在输出端子OUT连接负荷300,不在接地端子GND连接电阻等外部元件而施加接地电压。在图3所示的连接状态下,电源电压Vbb比接地电压高,向电源端子VBB与接地端子GND之间施加正偏压(positive bias voltage)。
另一方面,若将直流电源200以错误的方向(反向)与高侧开关100连接,则如图4所示,在电源端子VBB连接有直流电源200的负极。此外,在输出端子OUT连接有负荷300,不在接地端子GND连接有电阻等外部元件地被施加接地电压。在图4所示的连接状态下,电源电压Vbb比接地电压低,向电源端子VBB与接地端子GND之间施加反向偏压(reverse biasvoltage)。
为了防止在电源端子VBB与接地端子GND之间施加反向偏压的情况下的破坏而设置充电部7以及切断部8。
充电部7在电源电压Vbb比接地电压低的情况下对输出晶体管Q1的栅极进行充电。由此,在电源电压Vbb比接地电压低的情况下输出晶体管Q1导通,能够减少输出晶体管Q1的消耗电力以及发热。即,能够防止在电源电压Vbb比接地电压低的情况下因输出晶体管Q1的发热而破坏。
作为充电部7,例如能够使用设置于接地端子GND与输出晶体管Q1的栅极之间的电阻7A。电阻7A在电源电压Vbb比接地电压高的情况下成为下拉电阻(pull-down resistor),但具有栅极控制电路4对输出晶体管Q1的控制不造成影响的程度的电阻值(例如500kΩ等)。
切断部8是电源反接保护电路,在电源电压Vbb比接地电压低的情况下切断从接地端子GND到电源端子VBB的电流路径。由此,即使不在接地端子GND外部连接电阻、二极管等元件,也能够防止通过高侧开关100内的寄生二极管,电流从接地端子GND流向电源端子VBB而高侧开关100破坏。
切断部8设置于恒压生成电路1与接地端子GND之间。另外,切断部8与电源端子VBB连接。更详细而言,切断部8经由电阻R1与电源端子VBB连接。
切断部8例如图5所示由增强型N沟道MOS晶体管8A(以下简称为“晶体管8A”)、增强型N沟道MOS晶体管8B(以下简称为“晶体管8B”)、耗尽型N沟道MOS晶体管8C(以下简称为“晶体管8C”)构成。
晶体管8A的栅极与电源端子VBB连接。更详细而言,晶体管8A的栅极经由电阻R1与电源端子VBB连接。晶体管8A的漏极与接地端子GND连接。另外,晶体管8A的栅极与恒压生成电路1的一端连接。更详细而言,晶体管8A的栅极经由电阻R1与恒压生成电路1的一端连接。晶体管8A的源极与晶体管8C的漏极连接。另外,晶体管8A的源极以及晶体管8C的漏极与恒压生成电路1的另一端连接。晶体管8A的背栅极(back gate)与晶体管8B的漏极以及背栅极和晶体管8C的栅极、源极、以及背栅极连接。晶体管8B的栅极与电源端子VBB连接。更详细而言,晶体管8B的栅极经由电阻R1与电源端子VBB连接。另外,晶体管8B的栅极与恒压生成电路1的一端连接。更详细而言,晶体管8B的栅极经由电阻R1与恒压生成电路1的一端连接。晶体管8B的源极与接地端子GND连接。
在电源电压Vbb比接地电压高的情况下,在图5所示的构成例的切断部8中,晶体管8A的栅极电压为预定的电压(漏极电压+阈值电压Vth)以上,晶体管8B导通。由此,晶体管8A的背栅极成为与漏极相同电位,晶体管8A导通(源极-漏极间短路)。
另一方面,在电源电压Vbb比接地电压低的情况下,在图5所示的构成例的切断部8中,晶体管8A的栅极电压为预定的电压以下,晶体管8B截止。于是,通过晶体管8C,晶体管8A的背栅极成为与源极相同电位,所以晶体管8A截止。
在图5所示的构成例的切断部8中,根据施加到电源端子VBB与接地端子GND之间的电压的偏置方向,与晶体管8A的背栅极连接的晶体管8B或者8C的任意一方选择性地导通。在电源端子VBB与接地端子GND之间施加反向偏压的情况下,晶体管8C选择性地导通,晶体管8A截止。由此,从接地端子GND侧(晶体管8A的漏极侧)向电源端子VBB侧(晶体管8A的源极侧)的电流路径被切断。
阻止部9在电源电压Vbb比接地电压低的情况下,阻止电流从充电部7流入栅极控制电路4。由此,在电源电压Vbb比接地电压低的情况下,与充电部7对输出晶体管Q1的栅极的充电有关的可靠性提高。
作为阻止部9,例如能够使用设置于栅极控制电路4与充电部7以及限制部10之间的耗尽型N沟道晶体管9A(以下简称为“晶体管9A”)。在电源电压Vbb比接地电压低的情况下,晶体管9A截止。另一方面,在电源电压Vbb比接地电压高的情况下,晶体管9A导通。
限制部10在电源电压Vbb比接地电压低的情况下规定施加到输出晶体管Q1的栅极的电压的上限。由此,能够防止因充电部7的充电而输出晶体管Q1的栅极电压过度上升。
限制部10例如由增强型P沟道晶体管10A(以下简称为“晶体管10A”)以及齐纳二极管10B构成。晶体管10A的栅极、源极、以及背栅极与电源端子VBB连接。在晶体管10A的漏极连接有齐纳二极管10B的阳极。齐纳二极管10B的阴极与输出晶体管Q1的栅极连接。
在电源电压Vbb比接地电压低的情况下,电源端子VBB与输出晶体管Q1的栅极之间的电压被晶体管10A的漏极-背栅极间的PN结的正向电压与齐纳二极管10B的齐纳电压之和钳位。另一方面,在电源电压Vbb比接地电压高的情况下,晶体管10A截止。因此,在电源电压Vbb比接地电压高的情况下,限制部10不规定施加于输出晶体管Q1的栅极的电压的上限。
<高侧开关的用途例>
图6是表示车辆的一构成例的外观图。本构成例的车辆X搭载有电池(本图中未图示)、和从电池接受电源电压Vbb的供给并进行动作的各种电子设备X11~X18。此外,为了方便图示,存在本图中的电子设备X11~X18的搭载位置与实际不同的情况。
电子设备X11是进行与发动机相关的控制(喷射控制、电子气节门控制、空转控制、氧传感器加热器控制、以及自动巡航控制等)的发动机控制单元。
电子设备X12是进行HID(high intensity discharged lamp:高强度放电灯)、DRL(daytime running lamp:日间行车灯)等点亮熄灭控制的灯控制单元。
电子设备X13是进行与传输相关的控制的传输控制单元。
电子设备X14是进行与车辆X的运动相关的控制(ABS(anti-lock brake system:防抱死制动)控制、EPS(electric power steering:电动助力转向)控制、电子悬架控制等)的车身控制单元。
电子设备X15是进行门锁、防盗报警等驱动控制的安全控制单元。
电子设备X16是雨刮器、电动后视镜、电动窗、阻尼器(减震器)、电动天窗、以及电动座椅等,作为标准装备品或制造商选件在工厂出厂阶段设置于车辆X的电子设备。
电子设备X17是车载A/V(audio/visual:音频/视频)设备、汽车导航系统、以及ETC(electronic toll collection system:电子收费系统)等,作为用户选件任意地安装于车辆X的电子设备。
电子设备X18是车载鼓风机、油泵、水泵、电池冷却风扇等具备高耐压系统马达的电子设备。
此外,之前说明的高侧开关100能够组装于电子设备X11~X18的任意一个。
<其他>
本说明书中公开的发明除了上述实施方式以外,还能够在不脱离该技术的创造主旨的范围内进行各种变更。即,应该认为上述实施方式所有点都是例示,并不限制性内容,应该理解本发明的技术范围并不是上述实施方式的说明,而由技术方案的范围表示,包含有属于与技术方案的范围均等的意思以及范围内的全部变更。
符号说明:
GND接地端子;OUT输出端子;Q1输出晶体管;VBB电源端子;4控制部;7充电部;8切断部;9阻止部;10限制部;100高侧开关。

Claims (9)

1.一种高侧开关,其特征在于,具备:
电源端子,其被施加电源电压;
输出端子,其外部连接有负荷;
接地端子,其被施加接地电压;
输出晶体管,其设置于上述电源端子与上述输出端子之间,且具有体二极管;
充电部,其在上述电源电压比上述接地电压低的情况下,对上述输出晶体管的控制端进行充电;以及
切断部,其在上述电源电压比上述接地电压低的情况下,切断从上述接地端子到上述电源端子的电流路径。
2.根据权利要求1所述的高侧开关,其特征在于,
上述充电部是设置于上述接地端子与上述控制端之间的电阻。
3.根据权利要求1或2所述的高侧开关,其特征在于,
上述切断部具备:
第1增强型N沟道晶体管;
第2增强型N沟道晶体管;以及
第1耗尽型N沟道晶体管,
上述第1增强型N沟道晶体管的栅极与上述电源端子连接,
上述第1增强型N沟道晶体管的漏极与上述接地端子连接,
上述第1增强型N沟道晶体管的源极与上述第1耗尽型N沟道晶体管的漏极连接,
上述第1增强型N沟道晶体管的背栅极与上述第2增强型N沟道晶体管的漏极和背栅极以及上述第1耗尽型N沟道晶体管的栅极、源极和背栅极连接,
上述第2增强型N沟道晶体管的栅极与上述电源端子连接,
上述第2增强型N沟道晶体管的源极与上述接地端子连接。
4.根据权利要求1~3中任一项所述的高侧开关,其特征在于,
上述高侧开关具备:
控制部,其控制上述输出晶体管;
阻止部,其在上述电源电压比上述接地电压低的情况下,阻止电流从上述充电部流入到上述控制部。
5.根据权利要求4所述的高侧开关,其特征在于,
上述阻止部是第2耗尽型N沟道晶体管,
上述第2耗尽型N沟道晶体管的背栅极与上述输出端子连接,
在上述电源电压比上述接地电压低的情况下,上述第2耗尽型N沟道晶体管截止。
6.根据权利要求1~5中任一项所述的高侧开关,其特征在于,
上述高侧开关具备:限制部,其在上述电源电压比上述接地电压低的情况下,规定向上述控制端施加的电压的上限。
7.根据权利要求6所述的高侧开关,其特征在于,
上述限制部具备增强型P沟道晶体管和齐纳二极管,
上述增强型P沟道晶体管的栅极、源极和背栅极与上述电源端子连接,
上述增强型P沟道晶体管的漏极与上述齐纳二极管的阳极连接,
上述齐纳二极管的阴极与上述输出晶体管的控制端连接。
8.一种电子设备,其特征在于,
具备权利要求1~7中任一项所述的高侧开关。
9.一种车辆,其特征在于,具备:
电池;以及
权利要求8所述的电子设备,其从上述电池接受放电电压的供给而进行动作。
CN202010498668.9A 2019-06-06 2020-06-04 高侧开关 Active CN112054792B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019106418A JP7319834B2 (ja) 2019-06-06 2019-06-06 ハイサイドスイッチ
JP2019-106418 2019-06-06

Publications (2)

Publication Number Publication Date
CN112054792A true CN112054792A (zh) 2020-12-08
CN112054792B CN112054792B (zh) 2024-04-19

Family

ID=73609775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010498668.9A Active CN112054792B (zh) 2019-06-06 2020-06-04 高侧开关

Country Status (2)

Country Link
JP (1) JP7319834B2 (zh)
CN (1) CN112054792B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009165114A (ja) * 2007-12-12 2009-07-23 Nec Electronics Corp 負荷駆動装置
JP2017073872A (ja) * 2015-10-06 2017-04-13 ローム株式会社 チャージポンプ回路
JP2017073584A (ja) * 2015-10-05 2017-04-13 ローム株式会社 入力回路
WO2017141811A1 (ja) * 2016-02-18 2017-08-24 ローム株式会社 保護回路、および保護回路の動作方法、および半導体集積回路装置
CN107527904A (zh) * 2016-06-16 2017-12-29 富士电机株式会社 半导体集成电路装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4065181B2 (ja) 2002-11-12 2008-03-19 日信工業株式会社 電気部品駆動回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009165114A (ja) * 2007-12-12 2009-07-23 Nec Electronics Corp 負荷駆動装置
JP2017073584A (ja) * 2015-10-05 2017-04-13 ローム株式会社 入力回路
JP2017073872A (ja) * 2015-10-06 2017-04-13 ローム株式会社 チャージポンプ回路
WO2017141811A1 (ja) * 2016-02-18 2017-08-24 ローム株式会社 保護回路、および保護回路の動作方法、および半導体集積回路装置
CN108702147A (zh) * 2016-02-18 2018-10-23 罗姆股份有限公司 保护电路、保护电路的动作方法以及半导体集成电路装置
CN107527904A (zh) * 2016-06-16 2017-12-29 富士电机株式会社 半导体集成电路装置

Also Published As

Publication number Publication date
JP2020202438A (ja) 2020-12-17
JP7319834B2 (ja) 2023-08-02
CN112054792B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
US11289894B2 (en) Overcurrent protection circuit
US20240113707A1 (en) Switch device
JP4483751B2 (ja) 電源逆接続保護回路
JP5067786B2 (ja) 電力用半導体装置
US9391603B2 (en) Semiconductor device, electronic appliance, and vehicle
JP6632851B2 (ja) 入力回路
JP7145745B2 (ja) スイッチ装置
JP2017073657A (ja) 誤出力防止回路
JP2017073872A (ja) チャージポンプ回路
CN112054792B (zh) 高侧开关
JP7286440B2 (ja) スイッチ装置
JP7291495B2 (ja) 半導体装置
JP6894957B2 (ja) 誤出力防止回路
JP6968657B2 (ja) 積分回路
JP7257164B2 (ja) クランプ回路
JP2020108142A (ja) スイッチ装置
JP2023028237A (ja) ハイサイドスイッチ、電子機器、車両
JP2023167424A (ja) ハイサイドスイッチ、電子機器、車両
JP7257137B2 (ja) スイッチ装置
JP2023026822A (ja) 発振回路、ハイサイドスイッチ、電子機器、車両
US11581887B2 (en) Overcurrent protection circuit
JP7139142B2 (ja) スイッチ装置
US20230223746A1 (en) Clamper, input circuit, and semiconductor device
JP7112840B2 (ja) 保護回路
JP2023117577A (ja) スイッチ装置、電子機器、及び車両

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant