JP6877597B2 - ハイサイドゲートドライバ - Google Patents
ハイサイドゲートドライバ Download PDFInfo
- Publication number
- JP6877597B2 JP6877597B2 JP2019571955A JP2019571955A JP6877597B2 JP 6877597 B2 JP6877597 B2 JP 6877597B2 JP 2019571955 A JP2019571955 A JP 2019571955A JP 2019571955 A JP2019571955 A JP 2019571955A JP 6877597 B2 JP6877597 B2 JP 6877597B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- channel transistor
- gate driver
- side gate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
上述の問題に鑑み、本発明は、ハイサイドゲートドライバのゲート端子と、駆動されるパワートランジスタのゲート端との間に電流制限抵抗を付加的に設ける必要なく、通電しているとき及び通電していないときのパワートランジスタのゲート端子の負電圧要件を満たすことができるハイサイドゲートドライバを提供する。
下記の添付の図面の参照によって、本開示の内容の実体及び利点のさらなる理解が可能になる。図中、類似の構成要素又は特徴には同一の参照符号が付されている。
以下においては、添付の図面を参照しながら、本発明に係るハイサイドゲートドライバを説明する。
Claims (11)
- ハイサイドゲートドライバにおいて、
前記ドライバは、第1のカレントミラー(Ip1)、第2のカレントミラー(In1)、第1のNチャネルトランジスタ(Mn1)、第1のスイッチ回路、第2のスイッチ回路、第1のタイプの第1のダイオード(d1)、第1のタイプの第2のダイオード(d2)、及び、第2のタイプの第1のダイオード(d3)を備えており、
前記第1のスイッチ回路は、前記第1のカレントミラー(Ip1)の出力端と前記第1のNチャネルトランジスタ(Mn1)のソースとの間に配置されており、
前記第2のスイッチ回路は、前記第1のNチャネルトランジスタ(Mn1)のドレインと、前記第2のカレントミラー(In1)の入力端との間に配置されており、
前記第1のタイプの第1のダイオード(d1)のアノード及びカソードは、前記第1のNチャネルトランジスタ(Mn1)のソース及び前記第1のタイプの第2のダイオード(d2)のカソードにそれぞれ接続されるように配置されており、
前記第1のタイプの第2のダイオード(d2)のアノードは、前記第2のカレントミラー(In1)の出力端に接続されるように配置されており、
前記第2のタイプの第1のダイオード(d3)のアノード及びカソードは、グラウンド及び前記第1のタイプの第2のダイオード(d2)の前記カソードにそれぞれ接続されるように配置されており、
前記第1のカレントミラー(Ip1)の入力端、前記第1のNチャネルトランジスタ(Mn1)のソース及び前記第2のカレントミラー(In1)の出力端は、前記ハイサイドゲートドライバの電圧端子、ゲート端子及びソース端子にそれぞれ接続されており、
前記第1のNチャネルトランジスタ(Mn1)、前記第2のスイッチ回路及び前記第2のカレントミラー(In1)は、基板から電気的に絶縁された構造を有している、
ことを特徴とするハイサイドゲートドライバ。 - 前記基板から電気的に絶縁された構造は、Nリング構造を備えている、
ことを特徴とする請求項1に記載のハイサイドゲートドライバ。 - 前記ドライバは、さらに、第1のタイプの第3のダイオード(d4)を備えており、前記第1のタイプの第3のダイオード(d4)のアノード及びカソードは、前記第1のタイプの第2のダイオード(d2)のカソード及び前記第1のタイプの第1のダイオード(d1)のカソードにそれぞれ接続されるように配置されている、
ことを特徴とする請求項1又は2に記載のハイサイドゲートドライバ。 - 前記第1のスイッチ回路は、Pチャネルトランジスタ(Mp1)によって実現されており、前記Pチャネルトランジスタ(Mp1)のソース及びドレインは、前記第1のカレントミラー(Ip1)の出力端及び前記第1のNチャネルトランジスタ(Mn1)のソースにそれぞれ接続されるように配置されている、
ことを特徴とする請求項1乃至3のいずれか一項に記載のハイサイドゲートドライバ。 - 前記第2のスイッチ回路は、基板から電気的に絶縁された構造を有している第2のNチャネルトランジスタ(Mn2)によって実現されており、前記第2のNチャネルトランジスタ(Mn2)のドレイン及びソースは、前記第1のNチャネルトランジスタ(Mn1)のドレイン及び前記第2のカレントミラー(In1)の入力端にそれぞれ接続されるように配置されている、
ことを特徴とする請求項1乃至4のいずれか一項に記載のハイサイドゲートドライバ。 - 前記ドライバは、さらに、前記第2のカレントミラー(In1)の出力端とグラウンドとの間に配置されている電圧制限回路を備えている、
ことを特徴とする請求項1又は2に記載のハイサイドゲートドライバ。 - 前記電圧制限回路は、第2のタイプの第2のダイオード及びクランプ回路によって実現されている、
ことを特徴とする請求項6に記載のハイサイドゲートドライバ。 - 前記第1のタイプのダイオードは、双方向に導通するダイオードであり、前記第2のタイプのダイオードは、単方向に導通するダイオードである、
ことを特徴とする請求項1乃至7のいずれか一項に記載のハイサイドゲートドライバ。 - 前記第1のタイプのダイオードは、スナップバックESDダイオードであり、前記第2のタイプのダイオードは、ESDダイオードである、
ことを特徴とする請求項8に記載のハイサイドゲートドライバ。 - 前記第1のNチャネルトランジスタ(Mn1)は、抵抗に置換されている、
ことを特徴とする請求項1に記載のハイサイドゲートドライバ。 - 請求項1乃至10のいずれか一項に記載のハイサイドゲートドライバを備えていることを特徴とする集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720768261.7U CN206946908U (zh) | 2017-06-28 | 2017-06-28 | 高侧栅极驱动器 |
CN201720768261.7 | 2017-06-28 | ||
PCT/EP2018/065062 WO2019001925A1 (en) | 2017-06-28 | 2018-06-07 | HIGH SIDE ATTACK CIRCUIT |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020526022A JP2020526022A (ja) | 2020-08-27 |
JP6877597B2 true JP6877597B2 (ja) | 2021-05-26 |
Family
ID=61366384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019571955A Active JP6877597B2 (ja) | 2017-06-28 | 2018-06-07 | ハイサイドゲートドライバ |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP3646464B1 (ja) |
JP (1) | JP6877597B2 (ja) |
CN (1) | CN206946908U (ja) |
WO (1) | WO2019001925A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10998897B2 (en) * | 2018-10-25 | 2021-05-04 | Nxp B.V. | Power switch over current protection system |
DE102019128849B3 (de) | 2019-10-25 | 2021-02-04 | Infineon Technologies Ag | Treiberschaltung, System mit einer Treiberschaltung und Kalibrierungsverfahren |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0926826A1 (en) * | 1997-12-18 | 1999-06-30 | ABB Research Ltd. | Method and device in power transistor |
JP4397602B2 (ja) * | 2002-05-24 | 2010-01-13 | 三菱電機株式会社 | 半導体装置 |
US7074687B2 (en) * | 2003-04-04 | 2006-07-11 | Freescale Semiconductor, Inc. | Method for forming an ESD protection device |
JP2007214158A (ja) * | 2006-02-07 | 2007-08-23 | Renesas Technology Corp | 半導体集積回路装置 |
DE102007002377B4 (de) * | 2006-05-22 | 2011-12-01 | Texas Instruments Deutschland Gmbh | Integrierte Schaltungsvorrichtung |
JP4830838B2 (ja) * | 2006-12-19 | 2011-12-07 | 株式会社デンソー | 電気電子回路 |
JP2012094565A (ja) * | 2010-10-22 | 2012-05-17 | Sharp Corp | 半導体集積回路のesd保護素子およびそのesd保護回路 |
US9130562B2 (en) * | 2013-03-13 | 2015-09-08 | Alpha And Omega Semiconductor Incorporated | Active ESD protection circuit |
JP6478789B2 (ja) * | 2015-04-27 | 2019-03-06 | ルネサスエレクトロニクス株式会社 | 半導体装置、電力制御用半導体装置、車載用電子制御ユニット及びそれを備えた車両 |
-
2017
- 2017-06-28 CN CN201720768261.7U patent/CN206946908U/zh active Active
-
2018
- 2018-06-07 JP JP2019571955A patent/JP6877597B2/ja active Active
- 2018-06-07 EP EP18731762.3A patent/EP3646464B1/en active Active
- 2018-06-07 WO PCT/EP2018/065062 patent/WO2019001925A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
WO2019001925A1 (en) | 2019-01-03 |
CN206946908U (zh) | 2018-01-30 |
EP3646464A1 (en) | 2020-05-06 |
EP3646464B1 (en) | 2023-02-15 |
JP2020526022A (ja) | 2020-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11128117B2 (en) | Protection circuit and operational method of the protection circuit, and semiconductor integrated circuit apparatus | |
JP5274824B2 (ja) | 電力供給制御回路 | |
EP2071726B1 (en) | Load driving device | |
JP5274823B2 (ja) | 電力供給制御回路 | |
JP2010130822A (ja) | 半導体装置 | |
US9496708B2 (en) | Electric motor drive isolation circuit | |
US7288856B2 (en) | Reverse battery protection circuit for power switch | |
JP2013070530A (ja) | ゲート駆動回路、電力変換回路、3相インバータ、及びゲート駆動方法 | |
JP6877597B2 (ja) | ハイサイドゲートドライバ | |
JP2007116653A (ja) | スイッチ回路 | |
WO2009101770A1 (ja) | 半導体装置 | |
JP2019092292A (ja) | 電力変換装置 | |
JP4821394B2 (ja) | 半導体素子駆動回路 | |
JP3660186B2 (ja) | 半導体装置 | |
US11050240B2 (en) | Electric motor ground protection | |
JP5045401B2 (ja) | トランジスタの駆動回路 | |
JP2021082879A (ja) | 論理回路および回路チップ | |
JP2008218825A (ja) | 集積回路 | |
US10659039B2 (en) | Semiconductor device | |
US11373997B2 (en) | High voltage integrated circuit device employing element separation method using high voltage junction | |
JP2022036577A (ja) | 負荷駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6877597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE Ref document number: 6877597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |