JP4830838B2 - 電気電子回路 - Google Patents

Description

本発明は、電子制御ユニットの外部に配置される電気機器が、電子制御ユニットの内部の内部回路と接続される電気電子回路に関する。

電子制御ユニットは、主にＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）を意味し、例えば、プリント配線基板にあらゆる電子素子が配置されたものである。また、電子素子とは、電子の伝導を利用した電子部品である。以下、電子素子が配置された電子制御ユニットと、その外部につながれた電気機器とを備える回路を「電気電子回路」と称する。

電気電子回路は、電気機器が電子制御ユニットの外部に配置されるため、外部から高電圧の静電気等のＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）が進入する虞がある。この場合、電子制御ユニット内の電子素子は、その高電圧のＥＳＤにより破壊される可能性がある。このため、従来から電気電子回路には、電子素子保護のための様々な対策が施されている。

例えば、従来には、電子制御ユニットの外部と内部をつなぐライン上に、グランド（ＧＮＤ）に導通させたコンデンサを接続したものがある。この場合、外部から進入するＥＳＤは、コンデンサを通してグランドに逃がすことができる。このため、電子制御ユニット内の電子素子は、高電圧のＥＳＤから保護されることになる（例えば、特許文献１参照）。

また、電気電子回路には、電気機器が電源部とグランドとに接続され、電源部と電気機器との間に電子素子が配置されるハイサイド回路と、電気機器とグランドとの間に電子素子が配置されるローサイド回路とがある。さらに、電気電子回路には、ハイサイド回路とローサイド回路との両方を備えるものもある。

例えば、車両のエアバッグＥＣＵにおいて、ハイサイド回路及びローサイド回路にトランジスタを配置し、エアバッグ展開のための電気機器（スクイブ）の制御をトランジスタのオン／オフ制御により行うものがある（例えば、特許文献２参照）。この場合、図４に示すように、電気機器１０１のハイサイド回路側及びローサイド回路側それぞれに上記したコンデンサ１０２を設けることにより、両方の電子素子１０３は保護される。

また、ハイサイド回路及びローサイド回路をもつエアバッグＥＣＵにおいて、スクイブに並列接続されるツェナーダイオードと、グランドにアノード側を接続させたツェナーダイオードを両サイドの回路に設けることで、トランジスタをＥＳＤから保護することも考えられる。この場合、ハイサイド回路とローサイド回路を備える電気電子回路において、１つの電気機器に対して３つのツェナーダイオードが用いられる。

一方、これら電気電子回路には、複数の電気機器が接続されている場合が少なくない。例えば、エアバッグＥＣＵにおいて、複数のエアバッグ（袋体）の展開を制御する場合、電気電子回路は複数のスクイブを有し、ＥＣＵ内にスクイブ数に応じたハイサイド回路及びローサイド回路が設けられている。
特開平３−４９５２４号公報 特開２００１−２３９９１６号公報

ここで、コンデンサを用いてＥＳＤから電子素子を保護する場合を考える。この場合、ＥＳＤは常にコンデンサを介してグランドに流れることとなり、コンデンサが劣化しやすくなる。この劣化に伴い、コンデンサの絶縁抵抗値が下がるため、電気機器と電子素子とをつなぐライン（図４における１０４）の電圧が変動する（不安定になる）可能性がある。特に、電子素子がトランジスタである場合、その電圧変動によりトランジスタを誤動作させる虞がある。また、コンデンサの劣化により、電子素子の保護精度も低下する。

さらに、この場合、図４に示すように、ハイサイド回路とローサイド回路、及び複数の電気機器１０１に対応する数量のコンデンサ１０３を設ける必要がある。エアバッグＥＣＵにおいては、例えば、スクイブを２０個有する場合、各スクイブの両サイドにコンデンサを設けることを考えると、コンデンサは４０個必要になる。すなわち、ハイサイド回路とローサイド回路、及び複数の電気機器をもつ電気電子回路においては、コスト面で大きな負担となり、且つ、ＥＣＵの小型化の妨げとなっていた。

また、ツェナーダイオードのみを用いたＥＳＤ保護については、ツェナーダイオードが直接的にＥＳＤをグランドに逃がすため、ツェナーダイオードの特性から、ツェナーダイオード自身に流れる電流に応じて、ツェナー電圧が変動する虞がある。つまり、ＥＳＤによる電流がツェナーダイオード自身を流れることにより、ツェナー電圧の変動及びツェナーダイオードの劣化等が発生し、電子素子の保護精度は低下する。さらに、コンデンサと同様に、ハイサイド回路とローサイド回路、及び複数の電気機器に対応する数量のツェナーダイオードを設ける必要があり、コスト面で大きな負担となり、且つ、ＥＣＵの小型化の妨げとなっていた。

また、ハイサイド回路では、ローサイド回路に比べ、ＥＳＤをグランドに逃がす経路に乏しい。このため、ハイサイド回路において、ＥＳＤを精度よくグランドに逃がす機能を構築することが必要とされている。

本発明は、このような事情に鑑みてなされたものであり、外部からのＥＳＤに対して、精度よく電子素子を保護できる電気電子回路を提供することを目的とする。さらに、本発明は、複数の電気機器を有する場合であっても、精度よく電子素子を保護でき、且つ、低コスト、及び電子制御ユニットの小型化を可能とする電気電子回路を提供することを目的とする。

（１）本発明の電気電子回路は、電子制御ユニットの外部に第一電気機器と、電子制御ユニットの内部に電源部と、第一電子素子と、第二電子素子と、ノイズ保護ラインと、スイッチング素子と、電圧検出部と、第一ダイオードと、第二ダイオードとを備える。電子制御ユニットとは、主にＥＣＵを意味し、例えば、プリント配線基板にあらゆる電子素子が配置されたものである。

電源部は、電子制御ユニットの内部に配置される。電源部は、主に直流電圧を出力する直流電源である。例えば、電源部は、バッテリ、直流安定化電源、もしくは、充電されたコンデンサ等でもよい。

第一電気機器は、電子制御ユニットの外部に配置され、一方端子がグランドに接続され、他方端子が電源部から延びる電子制御ユニット内の第一電源ラインに接続される。第一電気機器は、規定の電流及び電圧を受けることにより動作する電気機器や、２点間を電気的に接続／非接続させることができる電気機器等である。例えば、電気機器は、エアバッグを展開させるスクイブ（点火装置）、及びスイッチ等である。

ここで、グランドとは、ＧＮＤ、または接地とも称され、回路の基準電位点を意味する。また、第一電源ラインとは、電子制御ユニット内に配置され、電源部と第一電気機器の他方端子とをつなぐ配線である。なお、配線（ライン）とは、その始点（一端）と終点（他端）とを接続するものであり、途中に何らかの回路要素（電子素子等）が配置されたものも含む。

第一電子素子は、電子制御ユニットの内部に配置され、第一電源ライン上に直列接続される。第二電子素子は、電子制御ユニットの内部に配置され、第一電気機器の一方端子とグランドとをつなぐ第一グランドライン上に直列接続される。電子素子とは、例えば、トランジスタ、及びオペアンプ等の電子部品である。

ノイズ保護ラインは、電子制御ユニットの内部に配置され、一端が第一電気機器の他方端子と第一電子素子とをつなぐ第一素子ラインに接続され、他端がグランドに接続される配線である。すなわち、ノイズ保護ラインは、一端が第一素子ラインに、他端がグランドに接続される配線である。

ここで、第一素子ラインとは、第一電気機器の他方端子と第一電子素子とをつなぐ配線である。本発明において、第一電子素子は、第一電気機器の他方端子と電源部とをつなぐ第一電源ライン上に直列接続される。すなわち、第一素子ラインは、第一電源ラインの一部分（第一電気機器の他方端子から第一電子素子まで）である。そして、この第一素子ライン上にノイズ保護ラインの一端が接続される。

スイッチング素子は、電子制御ユニットの内部に配置され、ノイズ保護ライン上に直列接続されるように、第一端子が第一素子ライン側に接続され、第二端子がグランド側に接続される。つまり、ノイズ保護ラインにおいて、第一素子ラインと第一端子とが接続され、第二端子とグランドとが接続される。このスイッチング素子は、例えば、トランジスタである。

電圧検出部は、電子制御ユニットの内部に配置され、スイッチング素子の第一端子の電圧値を検出し、その電圧値が予め設定された所定値となったときにスイッチング素子をオンさせる。つまり、電圧検出部は、スイッチング素子のオン／オフを制御し、スイッチング素子の第一端子の電圧値が所定値となったときにスイッチング素子をオンさせる。第一端子の電圧値が所定値に達していないとき、スイッチング素子はオフ状態である。また、スイッチング素子の第一端子は、第一素子ラインに接続される。したがって、スイッチング素子の第一端子の電圧値は、第一素子ラインの電圧値とほぼ同じ値である。
第一ダイオードは、電子制御ユニットの内部に配置され、ノイズ保護ライン上において、アノードが第一素子ラインに接続され、カソードがスイッチング素子の第一端子に接続される。
第二ダイオードは、電子制御ユニットの内部に配置され、アノードが第一電気機器の一方端子と第二電子素子とをつなぐ第二素子ラインに接続され、カソードがスイッチング素子（９１）の第一端子に接続される。
上記構成は、第一電気機器とグランドとの間に第二電子素子が配置される、いわゆるローサイド回路を有する構成となる。すなわち、本発明の電気電子回路は、ハイサイド回路とローサイド回路とを有する。

ここで、本発明の電気電子回路の作用について説明する。上記構成は、第一電気機器が電源部とグランドとに接続され、電源部と第一電気機器との間に第一電子素子が配置される、いわゆるハイサイド回路である。そして、本発明は、電子制御ユニットの外部（第一電気機器の配置位置側）から第一素子ラインに進入する高電圧の静電気等（以下、「ＥＳＤ」と称する）を、ノイズ保護ライン及びスイッチング素子を介してグランドに逃がす作用を有する。

すなわち、第一素子ラインにＥＳＤが進入した場合、電圧検出部は、スイッチング素子の第一端子の電圧値（すなわち、第一素子ラインの電圧値）が所定値となったことを検出し、スイッチング素子をオンさせる。スイッチング素子がオンされることにより、第一素子ライン上のＥＳＤは、ノイズ保護ライン及びスイッチング素子を介してグランドに逃がされる。これにより、本発明は、ハイサイド回路において、ＥＳＤをグランドに逃がす経路及び機能を有することになる。

ＥＳＤは、電子制御ユニットの外部からその内部に進入し、第一素子ラインを経由して第一電子素子に達する。本発明において、この第一素子ラインには、グランドに接続されたノイズ保護ラインが接続される。ここで、電圧検出部は、ノイズ保護ライン上におけるスイッチング素子の第一端子の電圧値を検出する。すなわち、スイッチング素子の第一端子は、ノイズ保護ラインを介して第一素子ラインに接続され、且つ、電圧検出部によって電圧値を検出される。そして、電圧検出部は、この電圧値が所定値となったときスイッチング素子をオンさせる。なお、電圧検出部の所定値は、高電圧のＥＳＤに対応させるため、電源部が出力する最大電圧値よりも大きく、且つ、第一電子素子の耐圧値より小さく設定される。

つまり、電圧検出部の所定値が、第一電子素子が破壊される電圧（耐圧値）よりも小さく設定されるため、第一電子素子が破壊される前にスイッチング素子がオンされる。そして、ノイズ保護ラインは、電圧検出部がスイッチング素子をオンすることによりグランドに導通する。すなわち、電子制御ユニットの外部からその内部に進入するＥＳＤは、第一電子素子を破壊することなく、ノイズ保護ラインからグランドに逃がされる。したがって、本発明の電気電子回路は、第一電子素子をＥＳＤから保護することができる。

本発明において、ＥＳＤをグランドに逃がす経路は、ノイズ保護ライン及びスイッチング素子である。本発明では、電圧値を検出する手段（電圧検出部）と、ＥＳＤによる電流をグランドに逃がす経路及び手段（ノイズ保護ライン及びスイッチング素子）とが別手段となっている。このため、電圧検出部の電圧検出精度は、ノイズ保護ライン及びスイッチング素子に流れる電流（ＥＳＤを逃がすこと）による悪影響（検出誤差、所定値の変動等）を受けにくくなる。

すなわち、本発明の電気電子回路は、ＥＳＤをグランドに逃がす電流が電圧検出部に悪影響（検出誤差、所定値の変動等）を与えることを抑制できるため、精度よく第一電子素子を保護することができる。さらに、本発明では、電圧検出部の劣化を抑えることができ、電子素子保護の信頼性を長期間保つことができる。
また、第二ダイオードは、第一電気機器の一方端子と第二電子素子とをつなぐ第二素子ラインと、スイッチング素子の第一端子とをつないでいる。すなわち、第二ダイオードは、アノードが第二素子ラインに、カソードがスイッチング素子の第一端子にそれぞれ接続される。
これにより、ＥＳＤが第二素子ラインに進入した場合であっても、第二ダイオードを介して、電圧検出部によりスイッチング素子がオンされ、ＥＳＤをグランドに逃がすことができる。さらに、ハイサイド回路側では、ノイズ保護ラインを介して、同じくスイッチング素子と電圧検出部により、第一電子素子を保護することができる。したがって、ハイサイド回路及びローサイド回路を有する電気電子回路であっても、両サイド回路に配置される各電子素子はＥＳＤから保護される。
さらに、本発明では、第一ダイオード及び第二ダイオードがＥＳＤの逆流を防止する。すなわち、本発明では、ハイサイド側（第一素子ライン）及びローサイド側（第二素子ライン）の一方または両方からＥＳＤが進入しても、ＥＳＤがスイッチング素子を介して、ハイサイドからローサイド、またはローサイドからハイサイドに逆流することはない。
本発明では、ハイサイド回路及びローサイド回路に共通のスイッチング素子及び電圧検出部によって、ＥＳＤから両サイドの電子素子を保護することができる。すなわち、本発明では、両サイドに共通のスイッチング素子及び電圧検出部を有することにより、従来のように、第一素子ライン及び第二素子ラインそれぞれにＥＳＤ対策（コンデンサ、及びツェナーダイオード等）を設ける必要がない。さらに、上記同様に、精度よくＥＳＤから電子素子を保護できる。
したがって、本発明の電気電子回路では、コストの低減、及び電子制御ユニットの小型化が可能となり、且つ、精度よくＥＳＤから電子素子を保護することが可能となる。

（２）ここで、スイッチング素子は、ｎチャネルＭＯＳトランジスタであることが好ましい。この場合、スイッチング素子は、ドレインが第一端子であり、ソースが第二端子であり、ゲートが電圧検出部に接続される。ＭＯＳトランジスタは、構造が容易であり、高密度集積に適している。したがって、電子制御ユニットの小型化を可能とし、回路設計における繁雑さを低減することができる。
（３）また、本発明は、アノードがスイッチング素子のゲートに接続された第一ツェナーダイオードと、アノードがスイッチング素子のソースに接続され、カソードが第一ツェナーダイオードのカソードに接続された第二ツェナーダイオードと、をさらに備えてもよい。

（４）また、第一電源ライン上の第一電子素子（直列接続）が、電源部から第一電気機器への給電を制御する場合（いわゆる、ハイサイドスイッチの場合）を考える。この場合、上記（１）〜（３）の何れかの構成において、本発明は、電子制御ユニットの内部に配置され、第一電子素子のオン、オフを制御する第一駆動部をさらに備え、第一電子素子が、第一電源ライン上に直列接続されるｎチャネルＭＯＳトランジスタであることが好ましい。この第一電子素子は、ドレインが電源部に接続され、ソースが第一電気機器の他方端子に接続され、ゲートが第一駆動部に接続される。

これにより、第一駆動部が第一電子素子をオンさせると、電源部から第一電気機器に電流が流れ、第一電気機器が作動する。さらに、ＭＯＳトランジスタは、ドレイン−ソース間に寄生ダイオード及び寄生容量（静電容量）を有する。このため、第一電子素子は、電源部からの微量ノイズ及び第一電源ライン上に発生する微量ノイズを通過及び吸収することができる。また、上記（２）同様に、電子制御ユニットの小型化を可能とし、回路設計における繁雑さを低減することができる。

また、同様に、第一電子素子は、ｐチャネルＭＯＳトランジスタであってもよい。この場合、第一電子素子は、ソースが電源部に接続され、ドレインが第一電気機器の他方端子に接続され、ゲートが第一駆動部に接続される。これにより、ｎチャネルＭＯＳトランジスタと同様の効果を得ることができる。

（５）ここで、上記（１）〜（４）の何れかの構成において、電圧検出部は、ツェナーダイオードであることが好ましい。この場合、ツェナーダイオードのカソードがスイッチング素子の第一端子に接続され、アノードがスイッチング素子を制御する制御端子に接続される。つまり、上記（２）〜（４）の何れかの構成において、ツェナーダイオード（電圧検出部）のカソードがスイッチング素子のドレイン（第一端子）に接続され、アノードがスイッチング素子のゲートに接続される。ここで、電圧検出部の所定値は、ツェナーダイオードのツェナー電圧となる。

これにより、スイッチング素子の第一端子の電圧値が所定値（ツェナー電圧）となると、ツェナーダイオードが所定値でクランプされ、スイッチング素子がオンされる。したがって、本発明は、ＥＳＤにより電圧値が所定値となったときにスイッチング素子がオンされ、ＥＳＤをノイズ保護ライン及びスイッチング素子を介してグランドに逃がすことができる。

ここで、ＥＳＤによる電流（ＥＳＤをグランドに流す電流）は、ノイズ保護ライン及びスイッチング素子を流れてグランドに達することになる。すなわち、本発明は、ＥＳＤによる電流が、電圧検出部であるツェナーダイオードをほぼ通らないように構成される。これにより、本発明では、ツェナーダイオード自身に流れる電流によるツェナー電圧の変動及びツェナーダイオードの劣化を抑えることができる。本発明では、ツェナー電圧（所定値）の変動を抑えることにより、より精度よく電子素子をＥＳＤから保護することができる。さらに、電圧検出部は、１つの素子（ツェナーダイオード）で構成可能となるため、コストの低減、及び電子制御ユニットの小型化を可能とする。

（６）ここで、第二電子素子によって、電源部から第一電気機器への給電を制御する場合（いわゆる、ローサイドスイッチの場合）を考える。この場合、第一電気機器は、規定の電流及び電圧を受けることにより動作する電気機器である。上記構成において、本発明は、電子制御ユニットの内部に配置され、第二電子素子のオン、オフを制御する第二駆動部をさらに備え、第二電子素子は、第一グランドライン上に直列接続されるｎチャネルＭＯＳトランジスタであることが好ましい。この第二電子素子は、ドレインが第一電気機器の一方端子及び第二ダイオードのアノードに接続され、ソースがグランドに接続され、ゲートが第二駆動部に接続される。

つまり、第二駆動部が第二電子素子をオンさせることにより、第一電気機器の一方端子はグランドに導通し、第一電気機器は、他方端子につながる電源部からの給電を受けることが可能な状態となる。ここで、本発明は、上記（４）または（５）の構成に、ローサイドスイッチを設けてもよい。この場合、ハイサイドスイッチ及びローサイドスイッチの両方がオンされたとき、第一電気機器は、電源部から給電され、作動する。

本発明は、寄生容量をもつＭＯＳトランジスタがグランドに接続されるため、第二素子ラインにのる外部へのノイズ等（ラジオノイズ）を抑えることができる。さらに、上記（２）と同様の効果を得ることができる。

（７）ここで、上記（６）構成において、本発明は、２つ以上の補助ダイオードと、補助ツェナーダイオードとをさらに備えることが好ましい。補助ダイオードは、第二電子素子のドレインと第二電子素子のゲートとをつなぐドレインゲートライン上において、ゲート側がカソードとなるように直列に接続されるダイオードである。補助ツェナーダイオードは、最もゲート側の補助ダイオードのカソードとゲートとの間に補助ダイオードと逆方向に接続される。「逆方向に接続」とは、補助ダイオードのカソードと補助ツェナーダイオードのカソードが向き合うように接続されることを意味する。

上記構成は、進入したＥＳＤが、補助ダイオードでの電圧降下を経て、補助ツェナーダイオードをツェナー電圧でクランプした場合、ＭＯＳトランジスタ（第二電子素子）をオンさせ、ＥＳＤをグランドに逃がすことができる。このため、外部からのＥＳＤに対してＭＯＳトランジスタは破壊されにくいという効果がある。

本発明では、補助ツェナーダイオードがクランプする前に、電圧検出部がスイッチング素子をオンさせることにより、ＭＯＳトランジスタ（第二電子素子）をオンさせることなく、ＥＳＤを逃がすことができる。つまり、電圧検出部の所定値を補助ツェナーダイオードのツェナー電圧より僅かにでも小さく設定すればよい。さらに、電圧検出部の所定値が補助ツェナーダイオードのツェナー電圧と同じ値に設定されていても、ＥＳＤが２つ以上の補助ダイオードを経由して補助ツェナーダイオードをクランプするより先に、第二ダイオード１つを経由したＥＳＤが電圧検出部に到達する。すなわち、本発明では、ＥＳＤに対して、ダイオード経由数が少ない電圧検出部が先に機能することになる。

上記（５）の構成によれば、補助ツェナーダイオードよりも先にツェナーダイオード（電圧検出部）がクランプし、スイッチング素子がオンされるため、ＥＳＤはＭＯＳトランジスタ（第二電子素子）を通ることなくグランドに逃がされる。これにより、第二電子素子のトランジスタサイズは、ＥＳＤ耐圧を考慮せず設計可能となる。つまり、第二電子素子のトランジスタサイズを小さくすることできる。さらに、ＭＯＳトランジスタ（第二電子素子）の誤動作は抑止される。したがって、本発明は、コスト面、電子素子の小型化、及び誤動作防止に有効である。

さらに、ＥＳＤの進入からスイッチング素子がオンされるまでの僅かな時間も、補助ダイオード及び補助ツェナーダイオードがあることにより、ＭＯＳトランジスタ（第二電子素子）は保護される。

（８）ここで、上記構成において、本発明は、さらに、第一サブ回路を１つ以上備えてもよい。つまり、本発明は、さらに、複数の第一サブ回路を備えてもよい。ただし、このとき、第一電源ラインは、電源部と第一電子素子との間に接続点を有する。

第一サブ回路は、第二電気機器と、第三電子素子と、第三ダイオードとを備える。第二電気機器は、電子制御ユニットの外部に配置され、一方端子がグランドに接続され、他方端子が接続点から延びる電子制御ユニット内の第二電源ラインに接続される。つまり、さらに、ハイサイド回路が設けられる。

第三電子素子は、電子制御ユニットの内部に配置され、第二電源ライン上に直列接続される。第三ダイオードは、電子制御ユニットの内部に配置され、アノードが第二電気機器の他方端子と第三電子素子とをつなぐ第三素子ラインに接続され、カソードがスイッチング素子の第一端子に接続される。

上記構成によれば、複数のハイサイド回路を有する電気電子回路でも、すべて共通のスイッチング素子及び電圧検出部で各電子素子を保護することができる。すなわち、コストの低減、及び電子制御ユニットの小型化が可能となる。

（９）ここで、第一サブ回路がハイサイドスイッチを為す場合を考える。この場合、上記（８）の構成において、本発明は、電子制御ユニットの内部に配置され、第三電子素子のオン、オフを制御する第三駆動部をさらに備え、第三電子素子は、第二電源ライン上に直列接続されるｎチャネルＭＯＳトランジスタであることが好ましい。この第三電子素子は、ドレインが電源部に接続され、ソースが第二電気機器の他方端子に接続され、ゲートが第三駆動部に接続される。これにより、本発明は、上記（４）と同様の効果を得ることができる。

また、同様に、第三電子素子は、ｐチャネルＭＯＳトランジスタであってもよい。この場合、第三電子素子は、ソースが電源部に接続され、ドレインが第二電気機器の他方端子に接続され、ゲートが第三駆動部に接続される。これにより、ｎチャネルＭＯＳトランジスタと同様の効果を得ることができる。

（１０）ここで、上記（８）または（９）の構成において、本発明は、電子制御ユニットの内部に配置され、一方が第一電源ライン上の電源部と接続点との間に接続され、他方がグランドに接続される共通コンデンサをさらに備えることが好ましい。これにより、電源部からのノイズに対して、各電子素子に共通のコンデンサを設けることにより、効率的に電子素子を保護することができる。すなわち、コストの低減、及び電子制御ユニットの小型化が可能となる。

（１１）ここで、上記（８）〜（１０）の何れかの構成において、本発明は、さらに、第二サブ回路を1つ以上備えてもよい。つまり、本発明は、第一サブ回路に加えて、第二サブ回路を備えてもよい。

第二サブ回路は、第四電子素子と、第四ダイオードとを有する。第四電子素子は、電子制御ユニットの内部に配置され、第二電気機器の一方端子とグランドとをつなぐ第二グランドライン上に直列接続される。第四ダイオードは、電子制御ユニットの内部に配置され、アノードが第二電気機器の一方端子と第四電子素子とをつなぐ第四素子ラインに接続され、カソードがスイッチング素子の第一端子に接続される。

第二サブ回路は、第一サブ回路におけるローサイド回路となる。つまり、本発明は、複数のハイサイド回路及びローサイド回路をもつ電気電子回路であっても、共通のスイッチング素子及び電圧検出部により、ＥＳＤから各電子素子を保護することが可能である。したがって、コストのさらなる低減、及び電子制御ユニットのさらなる小型化が可能となる。

（１２）ここで、第二サブ回路がローサイドスイッチを為す場合を考える。この場合、上記（１１）の構成において、本発明は、電子制御ユニットの内部に配置され、第四電子素子のオン、オフを制御する第四駆動部をさらに備え、第四電子素子は、第二グランドライン上に直列接続されるｎチャネルＭＯＳトランジスタであることが好ましい。この第四電子素子は、ドレインが第二電気機器の一方端子及び第四ダイオードのアノードに接続され、ソースがグランドに接続され、ゲートが第四駆動部に接続される。これにより、本発明は、上記（６）と同様の効果を得ることができる。

（１３）ここで、上記（１２）の構成において、本発明は、２つ以上のサブ補助ダイオードと、サブ補助ツェナーダイオードとをさらに備えることが好ましい。サブ補助ダイオードは、第四電子素子のドレインと第四電子素子のゲートとをつなぐサブドレインゲートライン上において、ゲート側がカソードとなるように直列に接続される。サブ補助ツェナーダイオードは、最もゲート側のサブ補助ダイオードのカソードとゲートとの間に補助ダイオードと逆方向に接続される。これにより、本発明は、上記（７）と同様の効果を得ることができる。

なお、本発明における各ラインは、それぞれに定義された始点（一端）と終点（他端）とが最終的につながっている配線であり、各ライン上において、始点と終点との間に回路要素（電子素子等）が直列接続されていてもよい。

また、特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の電気電子回路によれば、外部からのＥＳＤに対し精度よく電子素子を保護することができる。さらに、本発明の電気電子回路によれば、複数の電気機器を有する場合であっても、精度よく電子素子を保護でき、且つ、低コスト、及び電子制御ユニットの小型化が可能となる。

次に、実施形態を挙げ、本発明をより詳しく説明する。ここで、実施例１の電気電子回路は、車両のエアバッグ装置における袋体の展開許可／禁止を制御するエアバッグＥＣＵに用いる場合を例に挙げて説明する。

＜実施例１＞
実施例１の電気電子回路について、図１及び図２を参照して説明する。図１は、実施例１の電気電子回路の概略を示す図である。図２は、実施例１の電気電子回路を示す回路図である。

まず、図１を参照して、電気電子回路の概要について説明する。図１に示すように、電気電子回路は、エアバッグＥＣＵ１（本発明における「電子制御ユニット」に相当する）と、第一スクイブ２と、第二スクイブ３とを備えている。エアバッグＥＣＵ１の内部には、電源部４と、ダイオード４１と、共通コンデンサ４２と、ハイサイド回路部５と、ローサイド回路部６と、サブハイサイド回路部７と、サブローサイド回路部８と、共通ＥＳＤ保護回路部９とを備えている。

第一スクイブ２及び第二スクイブ３（本発明における「第一電気機器」及び「第二電気機器」に相当する）は、エアバッグの点火装置であり、電源部４から給電されることにより作動する。各スクイブ２、３は、エアバッグＥＣＵ１の外部に設けられ、それぞれスクイブ本体２１、３１と、ローサイド端子２２、３２（本発明における「一方端子」に相当する）と、ハイサイド端子２３、３３（本発明における「他方端子」に相当する）とを有している。なお、スクイブ本体２１（３１）とローサイド端子２２（３２）またはハイサイド端子２３（３３）とは、ワイヤーハーネス等（図示せず）で接続されていてもよい。

ここで、エアバッグＥＣＵ１内の基本的なライン（配線）について説明する。第一電源ライン１１は、電源部４とスクイブ２のハイサイド端子２３とをつないでいる。第二電源ライン１２は、後述する接続点Ａと第二スクイブ３のハイサイド端子３３とをつないでいる。第一グランドライン１３は、第一スクイブ２のローサイド端子２２とグランドとをつないでいる。第二グランドライン１４は、第二スクイブ３のローサイド端子３２とグランドとをつないでいる。

すなわち、第一スクイブ２は、ローサイド端子２２が第一グランドライン１３に接続され、ハイサイド端子２３が第一電源ライン１１に接続されている。また、第二スクイブ３は、ローサイド端子３２が第二グランドライン１４に接続され、ハイサイド端子３３が第二電源ライン１２に接続されている。

また、ハイサイド回路部５は、第一電源ライン１１上に配置されている。ローサイド回路部６は、第一グランドライン１３上に配置されている。サブハイサイド回路部７は、第二電源ライン１２上に配置されている。サブローサイド回路部８は、第二グランドライン１４上に配置されている。共通ＥＳＤ保護回路部９は、後述するノイズ保護ライン１９上に配置されている。

接続点Ａは、第一電源ライン１１上の電源部４とハイサイド回路部５との間に設けられる。つまり、第一電源ライン１１は、電源部４とハイサイド回路部５との間に接続点Ａを有している。

ダイオード４１は、第一電源ライン１１上に直列接続され、アノードが電源部４に接続され、カソードが接続点Ａに接続されている。共通コンデンサ４２は、一方が第一電源ライン１１上の電源部４と接続点Ａとの間に接続され、他方がグランドに接続されている。

次に、ハイサイド回路部５、ローサイド回路部６、サブハイサイド回路部７、サブローサイド回路部８、共通ＥＳＤ保護回路部９について、図２を参照して詳細に説明する。

ハイサイド回路部５は、ｎチャネルＭＯＳトランジスタ５１（本発明における「第一電子素子」に相当する）（以下、「第一電子素子５１」と称する）と、第一駆動部５２と、ダイオード５３〜５６と、ツェナーダイオード５７〜５９とを備えている。第一駆動部５２は、第一電子素子５１のオン、オフを制御する。

第一電子素子５１は、ドレインがダイオード４１を介して電源部４に接続され、ソースが第一スクイブ２のハイサイド端子２３に接続され、ゲートが第一駆動部５２に接続されている。つまり、第一電子素子５１は、第一電源ライン１１上に直列に接続されている。

ここで、第一電子素子５１のソースと第一スクイブ２のハイサイド端子２３とをつなぐ配線を第一素子ライン１５とする。実施例１では、第一電子素子５１が第一電源ライン１１上に直列接続されている。このため、第一素子ライン１５は、第一電源ライン１１の一部分（第一電子素子５１のソースから第一スクイブ２のハイサイド端子２３までの部分）である。

ダイオード５３は、カソードが第一電源ライン１１における電源部４と第一電子素子５１のドレインとの間に接続され、アノードがグランドに接続されている。ダイオード５６は、アノードがグランドに接続され、カソードが第一素子ライン１５に接続されている。ここで、第一電子素子５１のドレインとゲートとをつなぐ配線を第一ドレインゲートライン５ａとする。

ダイオード５４、５５及びツェナーダイオード５７は、第一ドレインゲートライン５ａ上に直列接続されている。すなわち、ダイオード５４のアノードが第一電子素子５１のドレインに接続され、ダイオード５４のカソードがダイオード５５のアノードに接続されている。そして、ダイオード５５のカソードがツェナーダイオード５７のカソードに接続され、ツェナーダイオード５７のアノードが第一電子素子５１のゲートに接続されている。

また、第一電子素子５１のゲートとソースとをつなぐ配線を第一ゲートソースライン５ｂとする。ツェナーダイオード５８、５９は、第一ゲートソースライン５ｂ上に直列接続されている。すなわち、ツェナーダイオード５８のアノードが第一電子素子５１のゲートに接続され、ツェナーダイオード５８のカソードがツェナーダイオード５９のカソードに接続されている。そして、ツェナーダイオード５９のアノードが第一電子素子５１のソースに接続されている。

次に、ローサイド回路部６の詳細について説明する。ローサイド回路部６は、ｎチャネルＭＯＳトランジスタ６１（本発明における「第二電子素子」に相当する）（以下、「第二電子素子６１」と称する）と、第二駆動部６２と、補助ダイオード６３、６４と、補助ツェナーダイオード６５と、ツェナーダイオード６６、６７とを備えている。第二駆動部６２は、第二電子素子６１のオン、オフを制御する。

第二電子素子６１は、ドレインが第一スクイブ２のローサイド端子２２に接続され、ソースがグランドに接続され、ゲートが第二駆動部６２に接続されている。つまり、第二電子素子６１は、第一グランドライン１３上に直列に接続されている。ここで、第二電子素子６１のドレインと第一スクイブ２のローサイド端子２２とをつなぐ配線を第二素子ライン１６とする。実施例１では、第二電子素子６１が第一グランドライン１３上に直列接続されている。このため、第二素子ライン１６は、第一グランドライン１３の一部分（第二電子素子６１のドレインから第一スクイブ２のローサイド端子２２までの部分）である。

ここで、第二電子素子６１のドレインとゲートとをつなぐ配線を第二ドレインゲートライン６ａ（本発明における「ドレインゲートライン」に相当する）とする。補助ダイオード６３、６４及び補助ツェナーダイオード６５は、第二ドレインゲートライン６ａ上に直列接続されている。

補助ダイオード６３、６４は、第二ドレインゲートライン６ａ上における第二電子素子６１のゲート側がカソードとなるようにそれぞれ直列に接続されている。そして、補助ツェナーダイオード６５は、第二電子素子６１の最もゲート側に位置する補助ダイオード６４と逆方向に直列接続されている。

すなわち、補助ダイオード６３のアノードが第二電子素子６１のドレインに接続され、補助ダイオード６３のカソードが補助ダイオード６４のアノードに接続されている。そして、補助ダイオード６４のカソードが補助ツェナーダイオード６５のカソードに接続され、補助ツェナーダイオード６５のアノードが第二電子素子６１のゲートに接続されている。

また、第二電子素子６１のゲートとソースとをつなぐ配線を第二ゲートソースライン６ｂとする。ツェナーダイオード６６、６７は、第二ゲートソースライン６ｂ上に直列接続されている。すなわち、ツェナーダイオード６６のアノードが第二電子素子６１のゲートに接続され、ツェナーダイオード６６のカソードがツェナーダイオード６７のカソードに接続されている。そして、ツェナーダイオード６７のアノードが第二電子素子６１のソースに接続されている。

次に、サブハイサイド回路部７の詳細について説明する。サブハイサイド回路部７は、ｎチャネルＭＯＳトランジスタ７１（本発明における「第三電子素子」に相当する）（以下、「第三電子素子７１」と称する）と、第三駆動部７２と、ダイオード７３〜７６と、ツェナーダイオード７７〜７９とを備えている。第三駆動部７２は、第三電子素子７１のオン、オフを制御する。

第三電子素子７１は、ドレインが接続点Ａ及びダイオード４１を介して電源部４に接続され、ソースが第二スクイブ３のハイサイド端子３３に接続され、ゲートが第三駆動部７２に接続されている。つまり、第三電子素子７１は、第二電源ライン１２上に直列に接続されている。

ここで、第三電子素子７１のソースと第二スクイブ３のハイサイド端子３３とをつなぐ配線を第三素子ライン１７とする。実施例１では、第三電子素子７１が第二電源ライン１２上に直列接続されている。このため、第三素子ライン１７は、第二電源ライン１２の一部分（第三電子素子７１のソースから第二スクイブ３のハイサイド端子３３までの部分）である。

ダイオード７３は、カソードが第二電源ライン１２における接続点Ａと第三電子素子７１のドレインとの間に接続され、アノードがグランドに接続されている。ダイオード７６は、アノードがグランドに接続され、カソードが第三素子ライン１７に接続されている。ここで、第三電子素子７１のドレインとゲートとをつなぐ配線を第三ドレインゲートライン７ａとする。

ダイオード７４、７５及びツェナーダイオード７７は、第三ドレインゲートライン７ａ上に直列接続されている。すなわち、ダイオード７４のアノードが第三電子素子７１のドレインに接続され、ダイオード７４のカソードがダイオード７５のアノードに接続されている。そして、ダイオード７５のカソードがツェナーダイオード７７のカソードに接続され、ツェナーダイオード７７のアノードが第三電子素子７１のゲートに接続されている。

また、第三電子素子７１のゲートとソースとをつなぐ配線を第三ゲートソースライン７ｂとする。ツェナーダイオード７８、７９は、第三ゲートソースライン７ｂ上に直列接続されている。すなわち、ツェナーダイオード７８のアノードが第三電子素子７１のゲートに接続され、ツェナーダイオード７８のカソードがツェナーダイオード７９のカソードに接続されている。そして、ツェナーダイオード７９のアノードが第三電子素子７１のソースに接続されている。

次に、サブローサイド回路部８の詳細について説明する。サブローサイド回路部８は、ｎチャネルＭＯＳトランジスタ８１（本発明における「第四電子素子」に相当する）（以下、「第四電子素子８１」と称する）と、第四駆動部８２と、サブ補助ダイオード８３、８４と、サブ補助ツェナーダイオード８５と、ツェナーダイオード８６、８７とを備えている。第四駆動部８２は、第四電子素子８１のオン、オフを制御する。

第四電子素子８１は、ドレインが第二スクイブ３のローサイド端子３２に接続され、ソースがグランドに接続され、ゲートが第四駆動部８２に接続されている。つまり、第四電子素子８１は、第二グランドライン１４上に直列に接続されている。

ここで、第四電子素子８１のドレインと第二スクイブ３のローサイド端子３２とをつなぐ配線を第四素子ライン１８とする。実施例１では、第四電子素子８１が第二グランドライン１４上に直列接続されている。このため、第四素子ライン１８は、第二グランドライン１４の一部分（第四電子素子８１のドレインから第二スクイブ３のローサイド端子３２までの部分）である。

ここで、第四電子素子８１のドレインとゲートとをつなぐ配線を第四ドレインゲートライン８ａ（本発明における「サブドレインゲートライン」に相当する）とする。サブ補助ダイオード８３、８４及びサブ補助ツェナーダイオード８５は、第四ドレインゲートライン８ａ上に直列接続されている。

サブ補助ダイオード８３、８４は、第四ドレインゲートライン８ａ上における第四電子素子８１のゲート側がカソードとなるようにそれぞれ直列に接続されている。そして、サブ補助ツェナーダイオード８５は、第四電子素子８１の最もゲート側に位置するサブ補助ダイオード８４と逆方向に直列接続されている。

すなわち、サブ補助ダイオード８３のアノードが第四電子素子８１のドレインに接続され、サブ補助ダイオード８３のカソードがサブ補助ダイオード８４のアノードに接続されている。そして、サブ補助ダイオード８４のカソードがサブ補助ツェナーダイオード８５のカソードに接続され、サブ補助ツェナーダイオード８５のアノードが第四電子素子８１のゲートに接続されている。

また、第四電子素子８１のゲートとソースとをつなぐ配線を第四ゲートソースライン８ｂとする。ツェナーダイオード８６、８７は、第四ゲートソースライン８ｂ上に直列接続されている。すなわち、ツェナーダイオード８６のアノードが第四電子素子８１のゲートに接続され、ツェナーダイオード８６のカソードがツェナーダイオード８７のカソードに接続されている。そして、ツェナーダイオード８７のアノードが第四電子素子８１のソースに接続されている。

次に、共通ＥＳＤ保護回路部９の詳細について説明する。共通ＥＳＤ保護回路部９は、ｎチャネルＭＯＳトランジスタ９１（本発明における「スイッチング素子」に相当する）（以下、「スイッチング素子９１」と称する）と、ツェナーダイオード９２〜９４と、第一ダイオード９５と、第二ダイオード９６と、第三ダイオード９７と、第四ダイオード９８とを備えている。ここで、一端が第一素子ライン１５に接続され、他端がグランドに接続される配線をノイズ保護ライン１９とする。

スイッチング素子９１は、ノイズ保護ライン１９上において、ドレイン（本発明における「第一端子」に相当する）が第一素子ライン１５側に接続され、ソース（本発明における「第二端子」に相当する）がグランド側に接続されている。つまり、スイッチング素子９１は、ノイズ保護ライン１９上に直列に接続されている。

ツェナーダイオード９２（本発明における「電圧検出部」に相当する）は、アノードがスイッチング素子９１のゲートに接続され、カソードがスイッチング素子９１のドレインに接続されている。すなわち、スイッチング素子９１のゲートは、ツェナーダイオード９２のアノードに接続されている。

ここで、スイッチング素子９１のゲートとソースとをつなぐ配線を第五ゲートソースライン９ｂとする。ツェナーダイオード９３、９４は、第五ゲートソースライン９ｂ上に直列接続されている。すなわち、ツェナーダイオード９３のアノードがスイッチング素子９１のゲートに接続され、ツェナーダイオード９３のカソードがツェナーダイオード９４のカソードに接続されている。そして、ツェナーダイオード９４のアノードがスイッチング素子９１のソースに接続されている。

第一ダイオード９５は、ノイズ保護ライン１９上において、アノードが第一素子ライン１５に接続され、カソードがスイッチング素子９１のドレインに接続されている。第二ダイオード９６は、アノードが第二素子ライン１６に接続され、カソードがスイッチング素子９１のドレインに接続されている。第三ダイオード９７は、アノードが第三素子ライン１７に接続され、カソードがスイッチング素子９１のドレインに接続されている。第四ダイオード９８は、アノードが第四素子ライン１８に接続され、カソードがスイッチング素子９１のドレインに接続されている。

なお、実施例１においては、第二〜第四ダイオード９６〜９８のカソードが、ノイズ保護ライン１９の一部を介してスイッチング素子９１のドレインに接続されているが、直接的にスイッチング素子９１のドレインに接続されてもよい。

また、実施例１におけるツェナーダイオードは、すべて同じツェナー電圧のものを用いている。このツェナー電圧は、電源部４が出力する最大電圧値よりも大きく、各電子素子の耐圧値よりも小さいものである。

ここで、接続点Ａから延びる第二電源ライン１２と、第二スクイブ３と、第三電子素子７１と、第三ダイオード９７と、第二グランドライン１４とを備える回路（本発明における「第一サブ回路」に相当する）（以下、「第一サブ回路」と称する）は、エアバッグＥＣＵ１に複数備えられてもよい。

また、上記複数の第一サブ回路のうちの１つ以上に、第四電子素子８１と第四ダイオード９８とを備える回路（本発明における「第二サブ回路」に相当する）（以下、「第二サブ回路」と称する）を設けてもよい。すなわち、実施例１の電気電子回路は、複数の第一サブ回路（ハイサイド回路）及び第二サブ回路（ローサイド回路）を備えていてもよい。

次に、実施例１における電気電子回路の作用について図２を参照して説明する。この電気電子回路は、車両のエアバッグ装置における袋体の展開許可／禁止を制御する。エアバッグＥＣＵ１に接続された第一スクイブ２及び第二スクイブ３は、電源部４から給電されることで、エアバッグ装置の袋体を展開させる。例えば、第一スクイブ２は、第一駆動部５２及び第二駆動部６２の両方がオン信号を出すことにより動作する。すなわち、第一電子素子５１及び第二電子素子６１が共にオンされることで、電源部４は、第一スクイブ２を介してグランドと導通する。これにより、第一スクイブ２は、電源部４から給電され、エアバッグ装置の袋体を展開させる。

まず、ＥＳＤが第一スクイブ２のハイサイド端子２３を介して第一素子ライン１５に進入した場合について説明する。この場合、ＥＳＤは、ノイズ保護ライン１９及び第一ダイオード９５を通りスイッチング素子９１のドレインに達する。同時に、ツェナーダイオード９２がＥＳＤによりクランプされ、スイッチング素子９１がオンされる。これにより、ノイズ保護ライン１９はグランドに導通し、ＥＳＤは、グランドに逃がされる。

つまり、ツェナーダイオード９２は、スイッチング素子９１のドレインの電圧値を検出し、その電圧値がツェナー電圧（本発明における「所定値」に相当する）となったときにスイッチング素子９１をオンさせる。実施例１におけるツェナーダイオード９２のツェナー電圧は、本発明における電圧検出部の所定値に相当する。

ツェナーダイオード９２のツェナー電圧は、各電子素子（５１、６１、７１、８１）の耐圧値よりも小さい。このため、第一素子ライン１５に進入したＥＳＤは、第一電子素子５１の耐圧値に達する前にツェナーダイオード９２をクランプし、ノイズ保護ライン１９でグランドに逃がされる。つまり、第一電子素子５１は、ＥＳＤにより破壊されることはない。

さらに、ＥＳＤは、スイッチング素子９１を介してグランドに逃がされるため、ツェナーダイオード９２のツェナー電圧は、変動することなく安定する。つまり、ツェナーダイオード９２のツェナー電圧は、ＥＳＤによる影響を受けにくくなっている。これにより、実施例１の電気電子回路は、精度よくＥＳＤから電子素子を保護することができる。

続いて、ＥＳＤが第一スクイブ２のローサイド端子２２を介して第二素子ライン１６に進入した場合について説明する。この場合、ＥＳＤは、第二ダイオード９６を介してスイッチング素子９１のドレインに達する。同時に、ツェナーダイオード９２がＥＳＤによりクランプされ、スイッチング素子９１がオンされる。これにより、ＥＳＤは、第二ダイオード９６及びスイッチング素子９１を介してグランドに逃がされる。

ここで、第二素子ライン１６は、第二ダイオード９６を介してスイッチング素子９１のドレインに接続されている。さらに、第二素子ライン１６は、第二ドレインゲートライン６ａとも接続されている。第二ドレインゲートライン６ａ上には、２つの補助ダイオード６３、６４と補助ツェナーダイオード６５とが接続されている。すなわち、第二素子ライン１６に進入したＥＳＤは、第二ドレインゲートライン６ａにも印加されるが、補助ツェナーダイオード６５がクランプする前にツェナーダイオード９２がクランプするため、第二電子素子６１がオンする（誤動作）ことはない。

また、ＥＳＤが第二スクイブ３のハイサイド端子３３を介して第三素子ライン１７に進入した場合、及びＥＳＤが第二スクイブ３のローサイド端子３２を介して第四素子ライン１８に進入した場合についても、実施例１は、上記同様の作用効果を有する。すなわち、実施例１では、各素子ライン１５〜１８の何れにＥＳＤが進入した場合でも、ＥＳＤをスイッチング素子９１を介してグランドに逃がすことができる。この作用効果は、さらに複数の第一サブ回路及び第二サブ回路を有する場合でも発揮される。

実施例１では、エアバッグＥＣＵ１が複数のスクイブを有する場合であっても、精度よく電子素子をＥＳＤから保護できる。さらに、実施例１は、各電子素子に共通のＥＳＤ保護手段（スイッチング素子９１及びツェナーダイオード９２）を有するため、コストの低減、及びエアバッグＥＣＵ１の小型化を可能とする。

続いて、実施例１に用いられる各素子の作用について説明する。ハイサイド回路部５におけるダイオード５６は、第一素子ライン１５上の負のノイズ（負のＥＳＤ等）をグランドに逃がす作用がある。サブハイサイド回路部７におけるダイオード７６は、第三素子ライン１７上の負のノイズをグランドに逃がす作用がある。第二素子ライン１６及び第四素子ライン１８上の負のノイズは、各電子素子６１、８１（ＭＯＳトランジスタ）の寄生ダイオードによりグランドに逃がされる。

共通コンデンサ４２は、電源部４からの交流的なノイズをグランドに逃がす作用がある。また、ダイオード５３、７３は、電源部４から各電子素子５１、７１までの間の負のノイズをグランドに逃がす作用がある。これらは、エアバッグＥＣＵ１から外部に出るラジオノイズ対策として有効である。ここで、ローサイド側から出るラジオノイズについては、各電子素子６１、８１（ＭＯＳトランジスタ）の寄生容量により抑制される。

また、各電子素子の各ゲートソースラインは、ツェナーダイオードを対向する向きで直列接続されている。このため、各電子素子のソース側からのノイズ（ＥＳＤ等）に対して、各電子素子は保護される。すなわち、各ゲートソースライン及び各ドレインゲートラインは、各電子素子をＥＳＤによる破壊から保護するために設けられている。

以上、実施例１の電気電子回路によれば、外部からのＥＳＤに対して、精度よく電子素子を保護することができる。さらに、実施例１の電気電子回路によれば、ハイサイド回路及びローサイド回路を含む複数のスクイブを有する場合であっても、精度よく電子素子を保護でき、且つ、低コスト、及びＥＣＵの小型化が可能となる。

なお、エアバッグＥＣＵ１内において、ハイサイド回路部５、ローサイド回路部６、サブハイサイド回路部７、サブローサイド回路部８、及び共通ＥＳＤ保護回路部９は、１つのＩＣまたはＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：特定用途向け集積回路）に組み込まれてもよい。

また、実施例１の電気電子回路は、第一電子素子５１及び第三電子素子７１がｐチャネルＭＯＳトランジスタであっても、同様の動作及び効果を得ることができる。この場合、第一電子素子５１は、ソースが電源部４に接続され、ドレインが第一スクイブ２のハイサイド端子２３に接続され、ゲートが第一駆動部５２に接続される。第三電子素子７１は、ソースが電源部４に接続され、ドレインが第二スクイブ３のハイサイド端子３３に接続され、ゲートが第三駆動部７２に接続される。

＜実施例２＞
次に、参考として実施例２（参考例）の電気電子回路について図３を参照して説明する。図３は実施例２の電気電子回路を示す回路図である。なお、図３において、実施例１と同機能であるものには、同番号を付して説明を省略する。

実施例２の電気電子回路は、ここでは、実施例１と同じエアバッグＥＣＵ１において、第一駆動部５２に所定情報を提供するために用いられる。この所定情報とは、例えば、車両において、シートに乗員が着座しているか否かの情報、あるいは、乗員がシートベルトを装着しているか否かの情報である。詳しくは後述する。

図３に示すように、実施例２の電気電子回路では、電子素子であるコンパレータ１５１が第一電源ライン１１上に直列接続されていない。すなわち、コンパレータ１５１は、エアバッグＥＣＵ１の内部に配置され、反転端子（−）（本発明における「入力端子」に相当する）が第一電源ライン１１に接続されている。

そして、コンパレータ１５１の非反転端子（＋）には、基準電圧源１５１ａが接続されている。基準電圧源１５１ａは、コンパレータ１５１が電圧比較する基準となる電圧を出力する。この基準電圧源１５１ａは、負極がグランドに、正極がコンパレータ１５１の非反転端子（＋）にそれぞれ接続されている。そして、コンパレータ１５１の出力端子が第一駆動部５２に接続されている。

実施例２では、第一電気機器としてスイッチ１２０が配置されている。スイッチ１２０は、エアバッグＥＣＵ１の外部に設けられ、スイッチ本体１２１と、一方端子１２２と、他方端子１２３とを有している。なお、スイッチ本体１２１と一方端子１２２または他方端子１２３とは、ワイヤーハーネス等（図示せず）で接続されていてもよい。

すなわち、スイッチ１２０は、一方端子１２２がグランドに接続され、他方端子１２３が第一電源ライン１１に接続されている。スイッチ１２０は、例えば、荷重センサ等のセンサであってもよい。

ここで、実施例２の電気電子回路の作用について説明する。コンパレータ１５１は、電源部４からの入力電圧と、基準電圧源１５１ａからの入力電圧とを比較する。そして、コンパレータ１５１は、電源部４の入力電圧の方が大きい場合、ロー信号を出力し、基準電圧源１５１ａからの入力電圧の方が大きい場合、ハイ信号を出力する。すなわち、コンパレータ１５１は、スイッチ１２０がオフのとき（グランド非導通時）にロー信号を、スイッチ１２０がオンのとき（グランド導通時）にハイ信号を第一駆動部５２に出力する。

スイッチ１２０は、例えば、車両のシートに配置され、乗員が着座することによりオンされ、乗員が着座していなければオフされる乗員検知センサである。この場合、乗員が着座しているか否かに応じて、コンパレータ１５１はハイ信号およびロー信号の何れかを出力する。このスイッチ１２０は、乗員着座時のシートにかかる荷重によってオンされるように配置してもよい。また、スイッチ１２０は、例えば、シートベルトのバックル差込口付近に配置されてもよい。スイッチ１２０は、シートベルトがバックル差込口に差し込まれることによりオンされ、外されることによりオフされる。この場合、乗員がシートベルトを装着しているか否かに応じて、コンパレータ１５１はハイ信号およびロー信号の何れかを出力する。

つまり、このスイッチ１２０のオン／オフにより、コンパレータ１５１の出力はハイ／ローとなる。そして、スイッチ１２０のオン／オフの情報が第一駆動部５２に伝達される。これにより、第一駆動部５２は、乗員の着座情報、またはシートベルトの装着情報を得ることができる。そして、第一駆動部５２は、これらの情報を第一電子素子５１（実施例１参照）の制御に反映させることができる。つまり、エアバッグの展開制御の精度を高めることになる。

そして、実施例２の電気電子回路は、実施例１と同様に、第一素子ライン１５にノイズ保護ライン１９が接続されている。この第一素子ライン１５は、第一電源ライン１１の一部を含み、スイッチ１２０の他方端子１２３からコンパレータ１５１の反転端子（−）まで延びている。さらに、ツェナーダイオード９２及びスイッチング素子９１においても、実施例１と同機能を有している。

したがって、たとえ、ＥＳＤがスイッチ１２０の他方端子１２３を介してエアバッグＥＣＵ１内に進入しても、当該ＥＳＤは、ノイズ保護ライン１９を介してグランドに逃がされる。これにより、コンパレータ１５１は、外部からのＥＳＤによって破壊されることなく、保護される。また、実施例１同様、ツェナーダイオード９２のツェナー電圧がＥＳＤの影響を受けにくいため、実施例２の電気電子回路は、精度よくＥＳＤからコンパレータ１５１を保護することができる。

なお、コンパレータ１５１の出力は、第一駆動部５２以外の装置（例えば、第二駆動部６２等）に伝達されるようにしてもよい。また、コンパレータ１５１の出力は、同時に複数の駆動部等に伝達されてもよい。

また、実施例２の電気電子回路は、実施例１の電気電子回路に搭載可能であり、この場合、同じ共通ＥＳＤ保護回路部９によりＥＳＤ対策が可能である。さらに、実施例１と同様に複数のハイサイド回路またはローサイド回路に対して、１つの共通ＥＳＤ保護回路部９を配置することも可能である。

なお、コンパレータ１５１は、オペアンプに置換することもできる。この場合、実施例２と同様の動作をし、且つ、同様の効果を得ることができる。

実施例１の電気電子回路の概略を示す図である。 実施例１の電気電子回路を示す回路図である。 実施例２の電気電子回路を示す回路図である。 従来の電気電子回路を示す回路図である。

符号の説明

１：エアバッグＥＣＵ
１１：第一電源ライン、１２：第二電源ライン
１３：第一グランドライン、１４：第二グランドライン
１５：第一素子ライン、１６：第二素子ライン、１７：第三素子ライン
１８：第四素子ライン、１９：ノイズ保護ライン
２：第一スクイブ
２１：スクイブ本体、２２：ローサイド端子、２３：ハイサイド端子
３：第二スクイブ
３１：スクイブ本体、３２：ローサイド端子、３３：ハイサイド端子
４：電源部
４２：共通コンデンサ
５：ハイサイド回路部
５１：第一電子素子（ｎチャネルＭＯＳトランジスタ）、５２：第一駆動部
５ａ：第一ドレインゲートライン、５ｂ：第一ゲートソースライン
６：ローサイド回路部
６１：第二電子素子（ｎチャネルＭＯＳトランジスタ）、６２：第二駆動部
６３：補助ダイオード、６４：補助ダイオード、６５：補助ツェナーダイオード
６ａ：第二ドレインゲートライン、６ｂ：第二ゲートソースライン
７：サブハイサイド回路部
７１：第三電子素子（ｎチャネルＭＯＳトランジスタ）、７２：第三駆動部
７ａ：第三ドレインゲートライン、７ｂ：第三ゲートソースライン
８：サブローサイド回路部
８１：第四電子素子（ｎチャネルＭＯＳトランジスタ）、８２：第四駆動部
８３：サブ補助ダイオード、８４：サブ補助ダイオード
８５：サブ補助ツェナーダイオード
８ａ：第四ドレインゲートライン、８ｂ：第四ゲートソースライン
９：共通ＥＳＤ保護回路部
９１：スイッチング素子（ｎチャネルＭＯＳトランジスタ）
９２：ツェナーダイオード
９５：第一ダイオード、９６：第二ダイオード
９７：第三ダイオード、９８：第四ダイオード
１２０：スイッチ
１２１：スイッチ本体、１２２：一方端子、１２３：他方端子
１５１：コンパレータ、１５１ａ：基準電圧源

Claims (15)

1. 電子制御ユニット（１）の内部に配置される電源部（４）と、
   前記電子制御ユニット（１）の外部に配置され、一方端子（２２）がグランドに接続され、他方端子（２３）が前記電源部（４）から延びる前記電子制御ユニット（１）内の第一電源ライン（１１）に接続される第一電気機器（２）と、
   前記電子制御ユニット（１）の内部に配置され、前記第一電源ライン（１１）上に直列接続される第一電子素子（５１）と、
   前記電子制御ユニット（１）の内部に配置され、一端が前記第一電気機器（２）の前記他方端子（２３）と前記第一電子素子（５１）とをつなぐ第一素子ライン（１５）に接続され、他端が前記グランドに接続されるノイズ保護ライン（１９）と、
   前記電子制御ユニット（１）の内部に配置され、前記ノイズ保護ライン（１９）上に直列接続されるように、第一端子が前記第一素子ライン（１５）側に接続され、第二端子が前記グランド側に接続されるスイッチング素子（９１）と、
   前記電子制御ユニット（１）の内部に配置され、前記スイッチング素子（９１）の前記第一端子の電圧値を検出し、前記電圧値が予め設定された所定値となったときに前記スイッチング素子（９１）をオンさせる電圧検出部（９２）と、
   前記電子制御ユニット（１）の内部に配置され、前記ノイズ保護ライン（１９）上において、アノードが前記第一素子ライン（１５）に接続され、カソードが前記スイッチング素子（９１）の前記第一端子に接続される第一ダイオード（９５）と、
   前記電子制御ユニット（１）の内部に配置され、前記第一電気機器（２）の前記一方端子（２２）と前記グランドとをつなぐ第一グランドライン（１３）上に直列接続される第二電子素子（６１）と、
   前記電子制御ユニット（１）の内部に配置され、アノードが前記第一電気機器（２）の前記一方端子（２２）と前記第二電子素子（６１）とをつなぐ第二素子ライン（１６）に接続され、カソードが前記スイッチング素子（９１）の前記第一端子に接続される第二ダイオード（９６）と、
   を備えることを特徴とする電気電子回路。
2. 前記スイッチング素子（９１）は、ｎチャネルＭＯＳトランジスタであり、ドレインが前記第一端子であり、ソースが前記第二端子であり、ゲートが前記電圧検出部（９２）に接続される請求項１に記載の電気電子回路。
3. アノードが前記スイッチング素子（９１）のゲートに接続された第一ツェナーダイオード（９３）と、
   アノードが前記スイッチング素子（９１）のソースに接続され、カソードが前記第一ツェナーダイオード（９３）のカソードに接続された第二ツェナーダイオード（９４）と、
   をさらに備える請求項２に記載の電気電子回路。
4. 前記電子制御ユニット（１）の内部に配置され、前記第一電子素子（５１）のオン、オフを制御する第一駆動部（５２）をさらに備え、
   前記第一電子素子（５１）は、前記第一電源ライン（１１）上に直列接続されるｎチャネルＭＯＳトランジスタであり、ドレインが前記電源部（４）に接続され、ソースが前記第一電気機器（２）の前記他方端子（２３）に接続され、ゲートが前記第一駆動部（５２）に接続される請求項１〜３の何れか一項に記載の電気電子回路。
5. 前記電子制御ユニット（１）の内部に配置され、前記第一電子素子（５１）のオン、オフを制御する第一駆動部（５２）をさらに備え、
   前記第一電子素子（５１）は、前記第一電源ライン（１１）上に直列接続されるｐチャネルＭＯＳトランジスタであり、ソースが前記電源部（４）に接続され、ドレインが前記第一電気機器（２）の前記他方端子（２３）に接続され、ゲートが前記第一駆動部（５２）に接続される請求項１〜３の何れか一項に記載の電気電子回路。
6. 前記電圧検出部（９２）は、ツェナーダイオードである請求項１〜５の何れか一項に記載の電気電子回路。
7. 前記電子制御ユニット（１）の内部に配置され、前記第二電子素子（６１）のオン、オフを制御する第二駆動部（６２）をさらに備え、
   前記第二電子素子（６１）は、前記第一グランドライン（１３）上に直列接続されるｎチャネルＭＯＳトランジスタであり、ドレインが前記第一電気機器（２）の前記一方端子（２２）及び前記第二ダイオード（９６）のアノードに接続され、ソースが前記グランドに接続され、ゲートが前記第二駆動部（６２）に接続される請求項６に記載の電気電子回路。
8. 前記第二電子素子（６１）のドレインと前記第二電子素子（６１）のゲートとをつなぐドレインゲートライン（６ａ）上において、前記ゲート側がカソードとなるように直列に接続される２つ以上の補助ダイオード（６３，６４）と、最もゲート側の前記補助ダイオード（６４）のカソードと前記ゲートとの間に前記補助ダイオード（６４）と逆方向に直列接続される補助ツェナーダイオード（６５）とをさらに有する請求項７に記載の電気電子回路。
9. 前記第一電源ライン（１１）は、前記電源部（４）と前記第一電子素子（５１）との間に接続点（Ａ）を有し、
   前記電子制御ユニット（１）の外部に配置され、一方端子（３２）が前記グランドに接続され、他方端子（３３）が前記接続点（Ａ）から延びる前記電子制御ユニット（１）内の第二電源ライン（１２）に接続される第二電気機器（３）と、
   前記電子制御ユニット（１）の内部に配置され、前記第二電源ライン（１２）上に直列接続される第三電子素子（７１）と、
   前記電子制御ユニット（１）の内部に配置され、アノードが前記第二電気機器（３）の前記他方端子（３３）と前記第三電子素子（７１）とをつなぐ第三素子ライン（１７）に接続され、カソードが前記スイッチング素子（９１）の前記第一端子に接続される第三ダイオード（９７）と、
   を有する第一サブ回路を１つ以上備える請求項１〜８の何れか一項に記載の電気電子回路。
10. 前記電子制御ユニット（１）の内部に配置され、前記第三電子素子（７１）のオン、オフを制御する第三駆動部（７２）をさらに備え、
    前記第三電子素子（７１）は、前記第二電源ライン（１２）上に直列接続されるｎチャネルＭＯＳトランジスタであり、ドレインが前記電源部（４）に接続され、ソースが前記第二電気機器（３）の前記他方端子（３３）に接続され、ゲートが前記第三駆動部（７２）に接続される請求項９に記載の電気電子回路。
11. 前記電子制御ユニット（１）の内部に配置され、前記第三電子素子（７１）のオン、オフを制御する第三駆動部（７２）をさらに備え、
    前記第三電子素子（７１）は、前記第二電源ライン（１２）上に直列接続されるｐチャネルＭＯＳトランジスタであり、ソースが前記電源部（４）に接続され、ドレインが前記第二電気機器（３）の前記他方端子（３３）に接続され、ゲートが前記第三駆動部（７２）に接続される請求項９に記載の電気電子回路。
12. 前記電子制御ユニット（１）の内部に配置され、一方が前記第一電源ライン（１１）上の前記電源部（４）と前記接続点（Ａ）との間に接続され、他方が前記グランドに接続される共通コンデンサ（４２）をさらに備える請求項９〜１１の何れか一項に記載の電気電子回路。
13. 前記電子制御ユニット（１）の内部に配置され、前記第二電気機器（３）の前記一方端子（２２）と前記グランドとをつなぐ第二グランドライン（１４）上に直列接続される第四電子素子（８１）と、
    前記電子制御ユニット（１）の内部に配置され、アノードが前記第二電気機器（３）の前記一方端子（３２）と前記第四電子素子（８１）とをつなぐ第四素子ライン（１８）に接続され、カソードが前記スイッチング素子（９１）の前記第一端子に接続される第四ダイオード（９８）と、
    を有する第二サブ回路を１つ以上備える請求項９〜１２の何れか一項に記載の電気電子回路。
14. 前記電子制御ユニット（１）の内部に配置され、前記第四電子素子（８１）のオン、オフを制御する第四駆動部（８２）をさらに備え、
    前記第四電子素子（８１）は、前記第二グランドライン（１４）上に直列接続されるｎチャネルＭＯＳトランジスタであり、ドレインが前記第二電気機器（３）の前記一方端子（３２）及び前記第四ダイオード（９８）のアノードに接続され、ソースが前記グランドに接続され、ゲートが前記第四駆動部（８２）に接続される請求項１３に記載の電気電子回路。
15. 前記第四電子素子（８１）のドレインと前記第四電子素子（８１）のゲートとをつなぐサブドレインゲートライン（８ａ）上において、前記ゲート側がカソードとなるように直列に接続される２つ以上のサブ補助ダイオード（８３，８４）と、最も前記ゲート側の前記サブ補助ダイオード（８４）のカソードと前記ゲートとの間に前記サブ補助ダイオード（８４）と逆方向に直列接続されるサブ補助ツェナーダイオード（８５）とを有する請求項１４に記載の電気電子回路。

Images