JPH03184409A - 半導体フィルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、電子回路の信号入力系に侵入するノイズを除
去するための半導体フィルタ回路に関する。

Ｂ、従来の技術 例えば自動車用電子回路のフィルタ回路には、（１）各
種の誘導性負荷で発生する数百Ｖのサージのエネルギー
を吸収し、電子回路の破損を防ぐ。

（２）車両外部からの強力な電磁波による電波障害ノイ
ズや上記サージによる高周波のノイズパルスを除去し、
電子回路の誤動作を防ぐ。

といった機能が要求される。

第３図は、′電気科学シリーズＣＭＯ３応用技報″１９
８０、産報出版、Ｐ４７，４８に記載されたこのような
機能を持つ従来のフィルタ回路の一例を示す回路図であ
る。

第３図において、破線で囲んだ部分がフィルタ回路１で
あり、保護抵抗２、コンデンサ３および電圧クランプ用
のダイオード４および５から構成されている。フィルタ
回路１の入力端Ａには、プルアップ抵抗６と信号入力ス
イッチ７との接続点が配線コネクタ９を介して接続され
、信号入力スイッチ７の開閉による入力端Ａ点の電位変
化がディジタル信号としてフィルタ回路１を介して電子
回路８の入力端Ｂに与えられる。

この回路の動作は以下の通りである。

信号入力スイッチ７からフィルタ回路１の入力端Ａ点ま
での配線上に侵入する、サージ、電波障害、スイッチチ
ャタリング等によるノイズは、保護抵抗２とコンデンサ
３とによって決まる時定数でフィルタリングされて除去
される。また、サージ等の過電圧入力が印加された場合
には、ダイオード４あるいは５と保護抵抗２の経路で過
電圧による電流を逃すことにより、電子回路８の過電圧
、過電流破壊を防ぐようになっている。

また、振動、温度、湿度等において苛烈な環境下にある
車両用フィルタ回路の周辺の機能として。

（３）第３図に示すようにフィルタ回路１と信号入力ス
イッチ７とを結ぶ配線コネクタ９の導通不良による誤動
作を確実に防止する必要がある。

これは、接点の酸化が原因となるから、接点の酸化被膜
を破るのに必要な所定値以上の接点電流（通常１ｍＡ〜
２ｍＡ以上）が流れるようにすればよい。

（４）このようなフィルタ回路は電子回路の信頼性を確
保する上で極めて重要であり、より一層高い信頼性を得
るために、また部品数の削減による組付はコストの低減
のために、構成部品数の削減が望まれる。

上述した（４）の解決手法として、フィルタ回路の集積
回路化（以下、ＩＣ化と記す）が考えられる。コスト低
減の意味からは、ＩＣはハイブリッドＩＣではなくモノ
リシックＩＣが望ましく。

さらにＩＣ製造工程も特殊プロセスではなく最も一般的
なＣＭＯ５標準プロセスが望ましい。

第３図のフィルタ回路および周辺回路であるプルアップ
抵抗６を共にＣＭＯ８ＩＣ化する場合、保護抵抗２をＩ
Ｃ内蔵にすると、ＩＣの入力部に設置される保護抵抗２
に直接数百Ｖの過電圧が印加されてＩＣが破損するおそ
れがある。そこで、ＩＣ保護の観点から保護抵抗２を外
付けとした第４図に示すような回路となる。

第４図において、−点鎖線で囲まれた部分がＩＣ化され
たＣＭＯＳフィルタ回路１０である。

保護抵抗２はＣＭＯＳフィルタ回路１０の入力端Ａと配
線コネクタ９との間に外付けで接続され、プルアップ抵
抗６はクランプ用ダイオード４．５及びコンデンサ３と
同様にＣＭＯＳフィルタ回路１０内に設けられる。さら
に信号を波形整形するためのＣＭＯＳバッファもしくは
コンパレータ１１を備えている。

フィルタ時定数は外付けの保護抵抗２（抵抗値Ｒ）とフ
ィルタ回路内蔵のコンデンサ３（容量Ｃ）により決定さ
れる。この場合、数１０ＰＦ以上の大容量コンデンサは
ＩＣ内蔵化が困難であるから、場合によってはデジタル
回路によるフィルタとして、例えばサンプリングと２重
照合を行うサンプリング回路１２をバッファ回路１１の
後段に設けることもある。

Ｃ０発明が解決しようとする課題 しかし、上述のようなＩＣ化フィルタ回路において、上
述した（１）〜（４）の要求機能を満足させるためには
、ＣＭＯＳバッファもしくはコンパレータ１１の入力閾
値電圧は以下の条件を成立できるものでなければならな
い。

サージ印加時にダイオード４，５を流れる電流ＩＤによ
るラッチアップおよびダイオードの破壊を防止するため
には、例えばサージ電圧を±３００Ｖと仮定するとき、
ＩＤ≦１００ｍＡとする必要がある。従って、外付は保
護抵抗２の抵抗値Ｒの条件は。

３００Ｖ／Ｒ≦１００ｍＡから、 ３にΩ≦Ｒ・・・■ となる。

また、配線コネクタ９の接点の酸化油膜を確実に破るた
めのコネクタ接点電流ＩＣを例えばＸＣ≧１ｍＡとし、
電源電圧ＶＤＤ＝５Ｖとすれば、保護抵抗２の抵抗値Ｒ
とプルアップ抵抗６の抵抗値ｒの和の条件は、 ５Ｖ／（Ｒ＋ｒ）≧１ｍＡから、 Ｒ＋ｒ≦５にΩ・・・■ となる。

ここで、保護抵抗２はディスクリート素子であるため、
その抵抗値Ｒのバラツキや温度に対する変化は小さくほ
ぼ一定である。これに対し、プルアップ抵抗６はＩＣ内
蔵の素子であるため、その抵抗値ｒのバラツキや温度に
対する変化が大きい。

そこで、最悪値でも上記の、■の条件を満足するように
抵抗値Ｒ，ｒを設定すると、次のようになる。

Ｒ＝３にΩ ｒ＝１にΩ（ｒｔｙｐ）ｙ　１．５　ｋΩ（ｒ＆Ｉｘ）
、０．６にΩ（ｒａｉｎ）したがって、信号入力スイッ
チ７がオンのときのフィルタ回路１０の入力電圧の最大
値は、となり、 またコネクタ９の接点電流の最小値は。

ｖｏｏ　　　　　　　５Ｖ Ｒ＋ｒｍａｘ　　　　　４．５ｋ　　Ωとなる。したが
って、ＣＭＯＳバッファもしくはコンパレータ１のＨｉ
、Ｌｏｗ判定の入力閾値電圧Ｖ丁Ｈは、 ４．１７＜Ｖ丁ｏ＜５Ｖ となり、かなり電源電圧ｖＤＤに近いものとなる。

また、符号１１で示す回路をインバータ等の簡単なバッ
ファ回路で構成することは現実的に好ましくなくコンパ
レータを使用する必要がある。

このようなコンパレータ１１を使用する場合、その入力
閾値電圧ＶＴ）Ｉが電源電圧ＶＤＤに近いと、サージや
ノイズ等が入力信号に重畳された場合、クランプダイオ
ード４による直流再生現象によって入力信号の電圧シフ
トが起こり、コンパレータ１１が誤動作してしまう。

次に、直流再生による入力波形の状態を第５図および第
６図について説明する。

第５図は、サージ等が加わらない場合の通常の入力波形
図である。第５図（ａ）に示すＶＡは第４図に示す保護
抵抗２の前段の電圧波形であり、信号入力スイッチ７が
オンのときＯＶ、オフのとき５ｖ（ｖＤＤ）となる、こ
れに対し、第４図に示すフィルタ回路１０の入力電圧波
形ＶＩＮは、第５図（ｂ）に示すように信号入力スイッ
チ７がオンのとき、保護抵抗２とプルアップ抵抗６との
分圧で決まる電圧（＜Ｖｏｏ）になり、オフ時は５ｖ（
Ｖｏｏ）になる、また、この時のコンパレータ１１の入
力閾値電圧ＶＴＨは、信号入力スイッチ７のオン時とオ
フ時の電圧間に設定される。

第６図は、電波障害ノイズが加わった時の入力波形図で
ある。この場合、保護抵抗前段の電圧Ｖ＾は、同図（ａ
）に示すごとく信号入力スイッチ７をオフしたときの電
圧Ｏｖおよびオンしたときの電圧５ｖの信号にノイズ成
分１３が重畳された形となる。これに対し、フィルタ回
路１０の入力電圧ＶＩＮは、同図（ｂ）に示すごとく信
号入力スイッチ７をオンした時およびオフした時の元の
信号に保護抵抗２およびコンデンサ３で決定される時定
数でフィルタリングされたノイズ１４が重畳された形と
なる。

この場合、同図（ｂ）からも明らかなように電源側クラ
ンプダイオード４の直流再生により、Ｈｉ時の電圧が低
電圧側ヘシフトして波形に非対称性が生じる。したがっ
て、そのＨｉ時の信号の平均レベルは、ノイズがない時
に比べ下がる。その結果、信号の平均レベルがコンパレ
ータ１１の入力閾値電圧Ｖ丁）１より下がり、信号がＨ
ｉにも拘らずＬｏと誤動作することになる。

すなわち、従来のフィルタ回路では、プルアップ抵抗の
バラツキが１４０〜５０％と大きいためにＨｉ、Ｌｏ判
定入力閾値電圧を電源電圧に接近せざるを得すノイズの
影響を受は易く、入力信号に対し誤動作して正確な信号
電送ができない問題があった。

本発明の目的は、ノイズ侵入時の直流再生を抑制して確
実にオン・オフ信号を出力できる半導体フィルタ回路を
提供することにある。

Ｄ、ｌ１題を解決するための手段 一実施例を示す第１図に対応づけて本発明を説明すると
１本発明は、信号入力端子２１ａが外付けの保護抵抗３
１を介して信号入力スイッチ２９の一端に接続され、こ
の信号入力スイッチ２９の他端が電源側もしくは接地側
に接続され、信号出力端子２１ｂが前記信号入力スイッ
チ２９のオン・オフに伴うデジタル信号を受信する電子
回路３２に接続されるとともに電子回路３２に侵入する
ノイズ等を除去する集積化されたフィルタ回路２１に適
用される。そして、上述の目的は以下の構成で達成され
る。

信号入力スイッチ２９がいわゆるローサイドスイッチで
あれば、第１図（ａ）のように、信号入力端子２１ａと
接地間に接続されたクランプダイオード２２および信号
入力端子２１ａと電源間に接続されたプルアップ抵抗２
４の組を備えるとともに、信号入力端子２１ａと接地間
にコンデンサ２６を設ける。

信号入力スイッチ２９がいわゆるハイサイドスイッチで
あれば、第１図（ｂ）のように、信号入力端子２１ａと
電源間に接続されたクランプダイオード２３および信号
入力端子２１ａと接地間に接続されたプルダウン抵抗２
５の組を備えるとともに、信号入力端子２１ａと電源間
にコンデンサ２６を設ける。

さらに信号入力端子２１ａと信号出力端子２１ｂ間に接
続されたバッファもしくはコンパレータ２７を備える。

Ｅ０作用 フィルタ回路と信号入力スイッチ２９とを接続する接点
を流れる電流を１ｍＡ以上とし、かつ、サージからＩＣ
回路を保護するためには、保護抵抗とプルアップまたは
プルダウン抵抗の各抵抗値が上記の、■を満足するよう
に決定され、コンパレータの閾値ＶＴＨが電源電圧に近
くなることは従来と変わらない、しかし、ＩＣ化された
フィルタ回路にはクランプダイオード２２または２３の
いずれか１つが用いられるから、ノイズが重畳した入力
信号がクランプダイオード２２または２３で直流再生さ
れにくく、したがって、電圧シフトも起きにくい、その
結果、信号入力スイッチ２９のオンあるいはオフ時の電
圧が電源電圧に接近しても、オン時とオフ時の信号レベ
ルの中間値に定められる閾値ＶＴＨを有するバッファま
たはコンパレータ２７はそのオン・オフ信号を確実に判
別して後段に伝達する。

なお、本発明の詳細な説明する上記り項およびＥ項では
１本発明を分かり易くするために実施例の図を用いたが
、これにより本発明が実施例に限定されるものではない
。

Ｆ、実施例 以下、本発明の実施例を図面に基づいて詳細に説明する
。

くＩ：信号入力スイッチがローサイドスイッチの実施例
〉第１図（ａ）は、本発明による半導体フィルタ回路の
一実施例を示す回路図である。

図において、破線で囲んだ部分がＩＣ化された半導体フ
ィルタ回路２１であり、このフィルタ回路２１は、過電
圧入力保護のための電圧クランプ用ダイオード２２と、
プルアップ抵抗２４と、ノイズ除去用のコンデンサ２６
と、ＣＭＯＳバッファもしくはコンパレータ２７とを少
なくとも有し。

必要に応じて、入力抵抗３３とサンプリング回路２８を
備えている。ここで、プルアップ抵抗２４と入力抵抗３
３は、ＩＣ基板内でポリシリコンにより形成されている
。

上記構成のフィルタ回路２１において、クランプ用ダイ
オード２２は入力端子２１ａと接地間に接続されている
。また、プルアップ抵抗２４は入力端子２１ａと電源電
圧ｖＤＤ間に接続され、コンデンサ２６は入力端子２１
ａと接地間に接続されている。バッファ回路もしくはコ
ンパレータ２７および必要に応じて付加されるサンプリ
ング回路２８は入力端子２１ａと出力端子２１ｂ間に直
列に接続されている。さらに、バッファ回路またはコン
パレータ２７の入力端と入力端子２１ａとの間には入力
抵抗３３が介在されている。

また、フィルタ回路２１の入力端子には外付けの保護抵
抗３１の一端が接続され、保護抵抗３１の他端は配線コ
ネクタ３０を介して信号入力スイッチ２９の一端に接続
されている。信号入カスイッチ２９の他端は接地され、
したがって、ローサイドスイッチを構成している。フィ
ルタ回路２１の出力端子２１ｂには電子回路３２が接続
されている。

なお、ここで、プルアップ抵抗２４と保護抵抗３１の抵
抗値Ｒ，ｒは、前述したように、最悪値でも前述した■
、■の条件を満足するように次のように決定される。

Ｒ＝３にΩ ｒ＝１．５ｋ　　Ω〜０．６　ｋ　Ω（ｒａｉｎ）した
がって、バッファ回路またはコンパレータ２７の入力閾
値電圧ＶＴ）１は、上述した従来例と同様、 ４　、１７　＜ＶＴＲ＜　５　Ｖ の範囲に設定される。

次に、第２図により動作を説明する。

第２図は、サージ等が加わらない場合の通常の入力波形
（太線で示す）と電波障害ノイズが加わった時の入力波
形（細線で示す）をそれぞれ示している。第２図（、）
に示すＶ＾は第１図に示す保護抵抗３１の前段の電圧波
形であり、信号入力スイッチ２９がオンのときＯｖ、オ
フのとき５ｖ（Ｖｏｏ）となる、第２図（ｂ）および第
２図（ｃ）は第１図に示すフィルタ回路２１の入力電圧
波形ＶＩＮおよびコンパレータ２７の入力電圧波形Ｖｃ
を示し、それぞれ信号入力スイッチ２９がオンのときに
は保護抵抗３１とプルアップ抵抗２４との分圧比で決ま
る電圧４　、１７　Ｖ　（＜Ｖｏｏ）になり、オフ時は
５Ｖ（Ｖｏｏ）になる、したがって。

コンパレータ２７の入力閾値電圧ＶＴＨ（４，１７＜Ｖ
Ｔ）＋＜５Ｖ）を境として、入力信号のＨｉ。

Ｌｏを確実に判別できる。

電波障害ノイズが加わった時、保護抵抗前段の電圧Ｖ＾
は、第２図（ａ）に破線で示すごとく信号入力スイッチ
２９をオフしたときの電圧Ｏｖおよびオンしたときの電
圧５ｖの信号にノイズ成分１３が重畳された形となる。

これに対し、フィルタ回路２１の入力電圧Ｖｔｓは、同
図（ｂ）に破線で示すごとく信号入力スイッチ２９をオ
ンした時およびオフした時の元の信号に保護抵抗３１お
よびコンデンサ２６で決定される時定数でフィルタリン
グされたノイズ１４が重畳された形となる。

この実施例では、同図（ｂ）からも明らかなように、電
源側にはクランプダイオードが設けられていないので直
流再生現象が発生せず、信号入力スィッチ２９オフ時の
波形に従来（第５図（ｂ））のような非対称性が生じな
い、したがって、その時の信号の平均レベルはノイズが
ない時にほぼ等しく、その結果、信号の平均レベルがコ
ンパレータ２７の入力閾値電圧ＶτＨより常に高くなる
から、コンパレータ２７の入力信号がＨｉにも拘らずＬ
Ｏと誤動作することがない。

なお、第２図（ｃ）から分かるように、入力抵抗３３を
挿入するとフィルタリング機能が向上する。

また、入力信号スイッチ２９がオン時には入力信号電圧
ＶＩＮが保護抵抗３１とプルアップ抵抗２４の抵抗値Ｒ
，ｒの分圧比で決まり積地電圧よりもかなり高いので、
クランプダイオード２２による直流再生は起きにくく、
入力信号スィッチ２９オン時に電波障害が発生してノイ
ズが重畳しても電圧シフトが起きず、その平均電圧は閾
値ＶＴＯよりも常に低くなり、誤動作は起きない。

さらに、上述したように、入力抵抗３３とプルアップ抵
抗２４をポリシリコンで形成しているから、これらを拡
散抵抗で形成する場合に電源側に生じる寄生ダイオード
の影響を受けることなしに以上の効果を享受できる。な
お、Ｎ型基板内にＰウェル領域を形成して接地し、その
Ｐウェル領域中にＮ型拡散抵抗で上記入力抵抗３３やゾ
ルアップ抵抗２４を作成するのは寄生ダイオードができ
ないから構わない。

〈■：入力信号スイッチがハイサイドスイッチの実施例
〉第１図（ｂ）は、本発明によるフィルタ回路の他の実
施例を示す回路図である。

第１図（ｂ）の実施例は、信号入力スイッチ２９を電源
側に接続してハイサイドスイッチとしたものであり、こ
れに伴いクランプダイオード２３およびコンデンサ２６
を入力端子２１ａと電源電圧Ｖｐｐ間に接続するととも
に、入力端子２１ａと接地間にプルダウン抵抗２５を接
続する。

この実施例においても上記実施例と同様な作用効果が得
られる。

また、上述したように、入力抵抗３３とプルダウン抵抗
２５をポリシリコンで形成すれば寄生ダイオードの影響
を受けることなしに上述した効果を享受できる。Ｐ型基
板内にＮウェル領域を形成して電源と接続し、そのＮウ
ェル領域中にＰ型拡散抵抗で上記入力抵抗３３やプルダ
ウン抵抗２５を作成するのは寄生ダイオードができない
から構わない。

なお、クランプ用ダイオード２２．２３にツェナダイオ
ードを用いれば、次のような効果が得られる。

入力に過電圧サージが印加された際、例えば第１図（ａ
）の第１実施例において＋サージが印加された場合、サ
ージ電圧Ｖｏは保護抵抗３１で電流Ｉｏを制限され、ク
ランプダイオード２２の耐圧ＶＲで電圧が制限される。

すなわち、サージ印加時に保護抵抗３１およびクランプ
ダイオード２２に加わる電圧およびパワーはそれぞれ次
のようになる。

電圧　　　　パワー 保護抵抗３１　　　　　　　Ｖｏ−ＶＲ（Ｖｏ−ＶＲ）
　Ｉ。

クランプダイオード２２　　　ＶＲＶＲＩＯクランプダ
イオード２２はＩＣ内に形成された寄生ダイオードであ
り、印加パワーにも限界がある。従って、このクランプ
ダイオード２２をツェナダイオード構造とすることによ
り、電流の流れを均一化することができ破壊耐量が増大
する。またツェナダイオード構造とすることにより、通
常２０Ｖ程度であるクランプダイオード２２の耐圧を５
ｖ程度に下げることが可能で、クランプダイオード２２
に加わるパワーを小さくすることができる。

Ｇ０発明の効果 以上のように本発明によれば、信号入力スイッチがロー
サイドスイッチの場合には信号ラインと接地との間にの
みクランプダイオードを介装し、信号入力スイッチがハ
イサイドスイッチの場合には信号ラインと電源との間に
のみクランプダイオードを介装しサージを接地側あるい
は電源側に逃がすようにしたので、電波障害時の直流再
生現象が起きにくく、信号入力スイッチのオン・オフに
よるＨｉ、Ｌｏ倍信号確実に後段の電子回路に伝達でき
る。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明による半導体フィルタ回
路の２実施例を示す回路図である。 第２図は本発明による半導体フィルタ回路の動作を説明
する波形図である。 第３図は従来のディスクリート構成によるフィルタ回路
の構成図である。 第４図は従来のＩＣ化フィルタ回路の構成図である。 第５図および第６図は従来例を説明する波形図である。 ２１：ＩＣ化フィルタ回路 ２２．２３：クランプ用ダイオード ２４ニブルアツプ抵抗　　　　　２５ニブルダウン抵抗
２６：コンデンサ

Claims (1)

1. 【特許請求の範囲】 信号入力端子が外付けの保護抵抗を介して信号入力スイ
   ッチの一端に接続され、該信号入力スイッチの他端が電
   源側もしくは接地側に接続され、信号出力端子が前記信
   号入力スイッチのオン・オフに伴うデジタル信号を受信
   する電子回路に接続されるとともに前記電子回路に侵入
   するノイズ等を除去する集積化されたフィルタ回路にお
   いて、前記信号入力端子に接続され、前記信号入力スイ
   ッチと電気的に並列に接続されたクランプダイオードと
   、 前記信号入力端子に接続され、前記信号入力スイッチと
   電気的に並列に接続されたコンデンサと、電源と接地間
   で、前記信号入力端子を間に介して前記信号入力スイッ
   チと電気的に直列に接続されたプル抵抗と、 前記信号入力端子と前記信号出力端子間に接続されたバ
   ッファもしくはコンパレータとを備えたことを特徴とす
   る半導体フィルタ回路。