JPH022201A

JPH022201A - 半導体入力保護回路

Info

Publication number: JPH022201A
Application number: JP63143652A
Authority: JP
Inventors: Noriyuki Abe; 憲幸阿部; Takashi Kimura; 隆志木村
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1988-06-13
Filing date: 1988-06-13
Publication date: 1990-01-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕この発明は、電子回路を周囲から混入するノイズから保
護する入力保護回路に関し、特に半導体集積回路化に適
した半導体入力保護回路に関するものである。

〔従来技術〕

従来の電子回路の入力保護回路としては、例えば″電気
科学シリーズＣＭＯ５の応用技報”　１９８０．産報出
版＊ＰＰ４７〜４８に記載されているものがある。

第６図は上記のごとき従来の入力保護回路の一例の回路
図である。

第６図において、破線で囲んだ部分が入力保護回路１で
あり、保護抵抗２、コンデンサ３および電圧クランプ用
のダイオード４および５から構成されている。また、プ
ルアップ抵抗６と信号発生スイッチ７との接続点が配線
コネクタ９を介して上記人力保護回路１に接続され、信
号発生スイッチアの開閉によるＡ点の電位変化がディジ
タル信号として入力保護回路１を介して電子回路８　（
Ｂ点が入力点）に与えられる。

上記の回路においては、信号発生スイッチ７からＡ点ま
での配線上に１例えば、サージ、電波障害、ＳＷチャタ
リング等のノイズが混入した場合に、保護抵抗２とコン
デンサ３とによって決まる時定数でフィルタリングする
ことによってノイズを除去するようになっている。また
、サージ等の過電圧入力が印加された場合には、ダイオ
ード４゜５と保護抵抗２の経路で過電圧による電流を逃
すことにより、電子回路８の過電圧、過電流破壊を防ぐ
ようになっている。

実用的な保護回路、例えば自動車用の電子回路における
入力保護回路に要求される機能は次のようなものである
。

（１）各種の誘導性負荷で発生する数百■のサージのエ
ネルギーを吸収し、電子回路の破損を防ぐ。

（２）車両外部からの強力な電磁波による電波障害ノイ
ズや前記のサージによる高周波のノイズパルスを除去し
、電子回路の誤動作を防ぐ。

（３）入力保護回路周辺の機能で重要なものとしては、
振動、温度、湿度等において苛烈な環境下にある車両用
として、電子回路と信号発生スイッチとを結ぶ配線のコ
ネクタ（前記第６図の９）の接点の酸化が原因となる導
通不良による誤動作を防ぐために、接点の酸化被膜を破
るだけの、所定値以上の接点電流（通常１ｍＡ〜２ｍＡ
以上）を確保できること。

上記のごとく、入力保護回路は電子回路の信頼性を確保
する手段として極めて重要であり、より高い信頼性を得
るために構成部品数の削減が望まれる。また部品数の削
減によって電子回路製造時の組付はコスト低減という効
果も得られる。

上記の部品数削減の一方法として入力保護回路の集積回
路化（以下、ＩＣ化と記す）が考えられる。複数の入力
信号に対してＩＣ化を行えば１部品数を大幅に削減する
ことが出来る。なお、コスト低減の意味からは、ＩＣは
ハイブリッドＩＣではなくモノリシックＩＣが望ましく
、さらに工Ｃ製造工程も特殊プロセスではなく最も一般
的な０ＭＯ５標準プロセスが望ましい。

〔発明が解決しようとする課題〕

第６図の入力保護回路をＣＭＯ８ＩＣ化する場合には、
出来るだけ部品数削減を計るためプルアップ抵抗６はＩ
Ｃ内蔵とするのが望ましい。しかし、保護抵抗２は、Ｉ
Ｃの入力部に直接数百Ｖの過電圧が印加されるとＩＣが
破損するおそれがあるので、安全ため外付けとする方が
よい。

したがって、その場合の入力保護回路としては、例えば
、第７図に示すような回路が考えられる。

第７図において、−点鎖線で囲まれた部分がＩＣ化され
たＣＭＯＳ入力保護回路１０である。そして保護抵抗２
はＣＭＯＳ入力保護回路１０の外部に移動（Ａ点と配線
コネクタ９との間に移動）して外付けとなり、また、プ
ルアップ抵抗６がＣＭＯＳ入力保護回路１０内に移動す
ることになる。なお。

１１は波形整形のためのバッファ回路である。

しかし、実際の使用条件を考慮すると、上記のごときＩ
Ｃ化入力保護回路は実現が困難である。

すなわち、実際の使用条件において、サージ印加時にダ
イオード４．５を流れる電流Ｉｄによってラッチアップ
が生じるのを防止するために、例えば、サージ電圧を±
３００ｖと仮定し、Ｉｄ≦１００ｍＡとすると、外付け
する保護抵抗２の抵抗値Ｒは、３００Ｖ／Ｒ≦１００＋
ｎＡから。

３にΩ≦Ｒ・・・■　となる。

また、配線コネクタ９の接点の酸化被膜を確実に破るた
め、コネクタ接点電流Ｉｃを、例えばＩｃ≧１ｍＡとし
、電源電圧Ｖｃｃ＝５Ｖとすれば、保護抵抗２の抵抗値
Ｒとプルアップ抵抗６の抵抗値ｒは、５Ｖ／（Ｒ＋ｒ）
≧１ｍＡから、Ｒ＋ｒ≦５にΩ・・・■　となる。

また、上記の■と■から。

ｒ≦２にΩ・・・■　となる。

上記の■と■から判るように、実際の使用条件において
は、保護抵抗２の抵抗値Ｒをプルアップ抵抗６の抵抗値
ｒよりもかなり大きくする必要のある場合が生じるが、
Ｒがｒより大きいと信号発生スイッチ７のオンとオフと
の判別が困難になるという問題がある。すなわち、第７
図において。

入力保護回路の入力電圧値（Ａ点の電圧）は、信号発生
スイッチ７がオフの場合は電源電圧Ｖｃｃとなり、オン
の場合はＲ−Ｖｃｃ／　（Ｒ＋ｒ）となる。

したがってＲ＞ｒの場合には、オン時とオフ時との電圧
差が小さくなり、判別が困難になる。

特に、波形整形用のバッファ回路１１を設けた場合は、
通常のＣＭＯＳバッファ回路の論理スレッショルド電圧
ｖｔｈが電源電圧Ｖｃｃに対してｖｔｈ４（Ｖｃｃ／２
）であるため、前記の信号発生スイッチ７がオンのとき
のＡ点電圧がＶｃｃ／２未満でなければオフ時の電圧と
区別することが出来ない。しかし、前記のごとく、Ｒ）
ｒの場合には、信号発生スイッチ７がオンのときのＡ点
電圧はＶｃｃ／２より大きくなるので、入力信号の判別
が全く不可能になってしまう。例えば、前記の条件■■
のうちで最もＲとｒとが近い値、Ｒ＝３にΩ、ｒ＝２に
Ωを用いた場合であっても、オン時のＡ点電圧は、３　Ｖｃｃ／　（３＋　２）＝　３　／　５　Ｖｃｃ＞
（１／　２）Ｖｃｃとなり、オフ時とオン時との区別が
出来なくなってしまうことになる。

なお、上記の問題は、従来の第６図のようにプルアンプ
抵抗６もＩＣの外付けとした回路を用いれば解消するこ
とが出来るが、その方法では外付部品の増加を招くため
ＩＣ化の目的およびメリットに反することになる。また
、コネクタ接点電流を増加させるために電源電圧Ｖｃｃ
を高い電圧とする方法も考えられるが１通常、電子回路
に与えられている安定化電源は５ｖであるため、高電圧
電源回路を別に備える必要を生じ、やはり入力保護回路
ＩＣ化の目的およびメリットに反することになる。

本発明は、上記のごとき問題を解決するためになされた
ものであり、実際の動作条件においてＩＣ化に適した半
導体入力保護回路を提供することを目的とする。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明においては、入力端
と電源端子間および入力端と接地端子間にそれぞれ接続
されたクランプ用ダイオードと、上記入力端に一方の電
極が接続され他方の電極が電源端子または接地端子に接
続されたコンデンサと、上記入力端の電圧をプルアップ
またはプルダウンするプル抵抗と、上記入力端に接続さ
れた検知回路と、を半導体集積回路で構成し、また、上
記入力端から外付けの保護抵抗を介してオンオフのディ
ジタル信号を発生する信号発生スイッチの一端に接続し
てなり、上記検知回路は上記信号発生スイッチがオン状
態のときに上記プル抵抗と保護抵抗とを介して上記信号
発生スイッチを流れる電流値に応じて上記信号発生スイ
ッチがオン状態かオフ状態かを判別する回路であり、か
つ、上記保護抵抗の抵抗値を上記プル抵抗の抵抗値より
大きな値に設定するように構成している。

上記の検知回路は、具体的には１例えば後記第１図で詳
述するごとく、上記保護抵抗の抵抗値をＲ１上記プル抵
抗の抵抗値をｒ、電源電圧をＶｃｃとした場合に、該検
知回路の論理スレッショルド電圧Ｖｔｈを。

Ｒ−Ｖｃｅ／　（Ｒ十ｒ　）　＜　Ｖｔｈ　＜　Ｖｃｃ
の範囲の値に設定し、上記信号発生スイッチがオフとき
における入力端の電圧Ｖｏｆｆ＝Ｖｃｃと、上記信号発
生スイッチがオンのときの入力端の電圧Ｖｏｎ＝　Ｒ−
Ｖｃｃ／　（Ｒ＋　ｒ　）とを、Ｖｏｎ　＜　Ｖｔｈ　
＜　Ｖｏｆｆとして判別するものである。

上記のように構成したことにより、本発明においては、
前記従来技術の問題で述べたごとく、サージ保護用のダ
イオードにサージ印加時に流れるダイオード電流の許容
値Ｉｄと、コネクタの酸化絶縁を防止するためのコネク
タ接点電流の所定値Ｉｃとを厳しく設定したことによっ
て、保護抵抗の抵抗値Ｒとプル抵抗の抵抗値ｒがとり得
る抵抗値の関係がＲ＞ｒとなる場合であっても、上記検
知回路によって信号発生スイッチのオン・オフを確実に
検知することが出来る。

〔発明の実施例〕

第１図は、本発明の一実施例の回路図である。

第１図において、−点鎖線で囲まれた部分がＩＣ化され
た半導体入力保護回路２１であり、高周波ノイズ除去用
のコンデンサ２３と、過電圧入力保護のための電圧クラ
ンプ用のダイオード２４．２５と、プルアップ抵抗２６
と、検知回路３０（詳細後述）とから構成されている。

なお、破線で示すようにサンプリング回路３１を設けて
もよい。

また、半導体入力保護回路２１の入力端Ａ点には、信号
発生スイッチ２７でつくられる信号が配線コネクタ２９
と外付けの保護抵抗２２とを介して入力される。また、
半導体入力保護回路２１の出力端Ｂ点は後続の電子回路
２８の入力に接続されている。

なお、第１図においては、入力系統の１チヤネルのみを
示しているが、実際には上記のごときチャネルを入力系
統の数だけ複数チャネル集積して構成する。

また、上記のサンプリング回路３１は次のごとき理由で
設けるものである。すなわち、ＩＣに内蔵する場合には
コンデンサ２３の容量を大きくすることが困難であり、
そのため十分なフィルタリングが出来にくい場合がある
ので、サンプリング回路３１によって、サンプリングと
２連照合（２個以上のサンプル値が連続して同じ値のと
きにのみ信号発生と判定する方法、３連以上の照合方法
もある）を行なうことにより、チャタリング・ノイズの
ような持続時間の短いノイズを除去するものであり、必
要に応じて設ければよい。

検知回路３０は、信号発生スイッチ２７がオン（閉）状
態となった時に保護抵抗２２とプルアップアップ抵抗２
６とを介して流れる電流値に応じて信号発生スイッチ２
７がオンかオフかを判定するものであり、具体的には、
上記電流が流れず、したがってＡ点の電圧がＶｃｃであ
る場合には、信号発生スイッチ２７がオフであると判断
して１”信号（高レベル）を出力し、また、上記の電流
によって生じるＡ点の電圧降下の値が所定値以上になっ
た時（Ａ点の電圧が所定値以下に低下した時）には信号
発生スイッチ２７がオンであると判断して“０”信号（
低レベル）を出力する。

この検知回路３０は、入力電圧の判別閾値ｖｔｈが、Ｖ
ｔｈ＝　Ｋ−Ｖｃｃ　−（１）に設定されている。

ただし、上記のＫの値は、保護抵抗２２の抵抗値をＲ、
プルアップ抵抗２６の抵抗値をｒとした場合に、Ｒ／（Ｒ＋　ｒ）　＜　Ｋ　＜　１−　（２）の範囲の
値であり、かつ、Ｒ）ｒ　　・・・（３）に設定する。

したがってｖｔｈの値は、（１）、（２）式から。

Ｒ−Ｖｃｃ／（Ｒ＋　ｒ）　＜　Ｖｔｈ　＜　Ｖｃｃ　
−（４）の範囲の値に設定することになる。

以下１作用を説明する。

第１図の回路において、信号発生スイッチ２７がオフと
きは、保護抵抗２２に電流が流れないので、このときの
Ａ点の電圧Ｖｏｆｆは、Ｖｏｆｆ＝　Ｖｃｃ　−（５）となる。

一方、信号発生スイッチ２７がオンになると、保護抵抗
２２とプルアップ抵抗２６には、Ｉ　＝Ｖｃｃ／（Ｒ＋
ｒ）の電流が流れ、そのため、このときのＡ点の電圧Ｖ
ｏｎは。

Ｖｏｎ＝Ｒ−Ｖｃｃ／（Ｒ＋ｒ）−（６）＄こ低下する
。

上記（４）〜（６）式から判るように。

Ｖｏｎ　＜　Ｖｔｈ　＜　Ｖｏｆｆ　−（７）となり、
検知回路３０によって信号発生スイッチ２７のオン・オ
フを正確に判別出来ることが判る。

また、前記（３）式に示すごとく、保護抵抗２２の抵抗
値Ｒとプルアップ抵抗２６の抵抗値ｒとは、Ｒ＞ｒに設
定しであるので、前記従来技術の問題点で述べた■〜■
の条件にも反しないことになる。

以下、前記と同様の実用的条件を満足するＲとｒの値の
具体例を説明する。

すなわち、前記■〜■の条件３にΩ≦Ｒ・・・■ Ｒ＋ｒ≦５にΩ・・・■ ｒ≦２にΩ　　・・・■ に適合するＲおよびｒの値として、例えば、Ｒ＝３．３
にΩ、ｒ＝１．５にΩ とし、また、本発明の前記（２）式を満足するにの値と
して、Ｋ＝０．８　　（３，３／（３，３＋１．５）畔０．６
９＜　Ｋ　＜　１　）とすると、Ｉ　ｄ：３００Ｖ／３．３にΩ＝　９１ｍＡ　＜　１０
０ｍＡｌ　ｃ＝　５　Ｖ／　（３，３に＋　１．５ｋ）
　＝　１．０４ｍＡ＞　ｌ　ｍＡとなり、±３００ｖの
サージ電圧に対して、Ｉｄを安全な１００ｍＡ以下に保
つことが出来、かつ、電源電圧を通常の５ｖにしたまま
で配線コネクタの接点の酸化被膜を確実に破ることが出
来るだけのコネクタ接点電流Ｉｃを流すことの出来るこ
とが判る。

また、このとき検知回路３０の閾値は前記の条件を満足
しているので、信号発生スイッチ２７のオン・オフも確
実に検出することが出来る。

次に、前記の検知回路３０の具体的構成例を説明する。

第３図は、検知回路３０の一実施例図であり、第４図は
その入力電圧対出力電圧特性図である。

第３図において、入力端子４１は、前記第１図のＡ点に
接続され、抵抗ＲＡと抵抗ＲＩｌによって生成された基
準電圧Ｖｆ（前記閾値ｖｔｈに相当）と入力端子４１の
入力電圧とが電圧比較器４３によって比較され、その結
果が出力端子４２へ出力される。

上記の回路は、第４図に示すごとき入力電圧対出力電圧
特性を有し、入力電圧がローレベルＶｔＬからハイレベ
ル■１Ｍへと変化した場合、入力電圧が基準値Ｖｆを越
えるところで出力電圧がローレベルＶ□、からハイレベ
ルＶ、にへと遷移する。ここで、Ｖｆを前記第１図の（
４）式を満足する値に設定すればよい。

次に、第４図は、検知回路３０の他の実施例図であり、
第５図はその入力電圧対出力電圧特性図である。

第４図の回路は１通常のＣＭＯＳインバータであるが、
このＣＭＯＳインバータのスレッショルド電圧を：Ａ！
！することによって電圧比較器として用いることができ
る。

ＣＭＯＳインバータの論理スレッショルド電圧ＶＬＴは
、一般に下記（８）式のように表わされる。

１＋ｖ’７’ｒ上記（８）式において、Ｖｃｃは電源電圧、ＶＴＰはＰ
チャネルＭＯ８）−ランジスタの閾値電圧、ｖＴｆｉは
ＮチャネルＭｏＳトランジスタの閾値電圧であり、また
、β１はトランジスタの大きさを表わす係数で、同じプ
ロセスの場合には下記（９）式のごとき値である。

上記（９）式において、ＷはＭＯＳトランジスタのゲー
ト幅、ＬはＭＯＳトランジスタのチャネル幅、（Ｗ／Ｌ
）ｎはＮチャネルＭＯＳトランジスタのＷ／Ｌ比、（Ｗ
／Ｌ）ｐはＰチャネルＭＯＳトランジスタのＷ／Ｌ比で
ある。

第４図に示すごときＣＭＯＳインバータでは、通常、Ｖ
ＬＴ＝　（１／　２　）　ＶＣＣとなるように各プロセ
ス定数が決められるが、（８）式から明らかなように、
ＶＴＰ、Ｖイまたはβ麓を変化させることによってＣＭ
ＯＳインバータの論理スレッショルドｖＬＴを変化させ
ることができる。

なお、一般に、上記のＭＯＳトランジスタの閾値電圧Ｖ
ＴＰ、　ＶＴ＠を制御するには、ＭＯＳトランジスタの
チャネル領域の不純物濃度を制御する必要があるため、
それらを変えるのは簡単ではない。

より簡単に論理スレッショルドｖｔ、ｒを変えるには。

ＭＯＳトランジスタの大きさを調整すること、すなわち
前記のβ１を変えることによって達成することが出来る
。すなわち、前記第１図の（２）式におイテ、Ｖ　ｔｈ
　＝　Ｖ　ｃｔと考えて、０．５＜Ｋ＜１とするには、
（Ｗ／Ｌ）ｐ　＞　（Ｗ／Ｌ）ｎに設定してβハを小さ
くすることにより、実現することが出来る。

第５図は、上記のようにして論理スレッショルド電圧を
シフトしたＣＭＯＳインバータの入力電圧対出力電圧特
性図である。

第５図において、電圧変化を示す履歴直線Ａは通常のＣ
ＭＯＳインバータの特性であり、履歴直線ＢはＶＬＴを
シフトさせたＣＭＯＳインバータの特性である。

図示のごとく、検知回路の入力範囲がＶｌｔ、からＶｌ
）ｌまで変化するとき、従来のＣＭＯＳインバータでは
、電圧変化を検出することができないが、論理スレッシ
ョルド電圧ｖ、、アをシフトさせて■１．。

とＶ　Ｉ　Ｋの間に設定することにより、上記の変化範
囲でも電圧変化を検知することが可能になり、したがっ
て第１図の回路において、Ｒ＞ｒであっても信号発生ス
イッチ２７のオン・オフによる電流流出を検知すること
が出来る。

なお、本発明は、サージ保護用のダイオード４．５にサ
ージ印加時に流れるダイオード電流の許容値Ｉｄと、コ
ネクタの酸化絶縁を防止するためのコネクタ接点電流の
所定値Ｉｃとを厳しく設定したことによって、保護抵抗
２２の抵抗値Ｒとプルアップ抵抗２６の抵抗値ｒがとり
得る抵抗値の関係がＲ）ｒとなる場合に有効なものであ
る。

また、これまでの説明では、プルアップ抵抗を用いて信
号発生スイッチがオフのときに信号が高レベルになる回
路について例示したが、プルダウン抵抗を用いて信号発
生スイッチがオンのときに信号が高レベルになる回路の
場合でも極性を反転させることで全く同様に構成するこ
とが可能である。

〔発明の効果〕

以上説明してきたように、この発明によれば、信号発生
スイッチがオン状態のときにプル抵抗と保護抵抗とを介
して流れる電流値に応じて上記信号発生スイッチがオン
状態かオフ状態かを判別する検知回路を設け、かつ、上
記保護抵抗の抵抗値を上記プル抵抗の抵抗値より大きな
値に設定したことにより、車両固有の悪環境下において
も十分なコネクタ接点電流を確保し、かつ耐サージ性を
損わずにノイズを除去する入力保護回路を集積回路化す
ることが可能となり、より信頼性の高い、小型、低コス
トの電子装置を提供することが出来る。という優れた効
果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例図、第２図は検知回路の一実
施例図、第３図は第２図の回路の電圧特性図、第４図は
検知回路の他の実施例図、第５図は第４図の回路の電圧
特性図１、第６図は従来のディスクリート構成による入
力保護回路の一例図、第７図は集積化した入力保護回路
の一例図である６く符号の説明〉２１・・・半導体入力保護回路２２・・・保護抵抗　　　　　２３・・・コンデンサ２
４、２５・・・ダイオード　　２６・・・プルアップ抵
抗２７・・・信号発生スイッチ　２８・・・電子回路２
９・・・配線コネクタ　　　３０・・・検知回路３１・
・・サンプリング回路回

Claims

【特許請求の範囲】

入力端と電源端子間および入力端と接地端子間にそれぞ
れ接続されたクランプ用ダイオードと、上記入力端に一
方の電極が接続され他方の電極が電源端子または接地端
子に接続されたコンデンサと、上記入力端の電圧をプル
アップまたはプルダウンするプル抵抗と、上記入力端に
接続された検知回路と、を半導体集積回路で構成し、ま
た、上記入力端から外付けの保護抵抗を介してオンオフ
のディジタル信号を発生する信号発生スイッチの一端に
接続してなり、上記検知回路は上記信号発生スイッチが
オン状態のときに上記プル抵抗と保護抵抗とを介して上
記信号発生スイッチに流れる電流値に応じて上記信号発
生スイッチがオン状態かオフ状態かを判別する回路であ
り、かつ、上記保護抵抗の抵抗値を上記プル抵抗の抵抗
値より大きな値に設定したことを特徴とする半導体入力
保護回路。