JPH022201A - 半導体入力保護回路 - Google Patents
半導体入力保護回路Info
- Publication number
- JPH022201A JPH022201A JP63143652A JP14365288A JPH022201A JP H022201 A JPH022201 A JP H022201A JP 63143652 A JP63143652 A JP 63143652A JP 14365288 A JP14365288 A JP 14365288A JP H022201 A JPH022201 A JP H022201A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- input
- voltage
- signal generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 31
- 230000036039 immunity Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 238000005070 sampling Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
この発明は、電子回路を周囲から混入するノイズから保
護する入力保護回路に関し、特に半導体集積回路化に適
した半導体入力保護回路に関するものである。
護する入力保護回路に関し、特に半導体集積回路化に適
した半導体入力保護回路に関するものである。
従来の電子回路の入力保護回路としては、例えば″電気
科学シリーズCMO5の応用技報” 1980.産報出
版*PP47〜48に記載されているものがある。
科学シリーズCMO5の応用技報” 1980.産報出
版*PP47〜48に記載されているものがある。
第6図は上記のごとき従来の入力保護回路の一例の回路
図である。
図である。
第6図において、破線で囲んだ部分が入力保護回路1で
あり、保護抵抗2、コンデンサ3および電圧クランプ用
のダイオード4および5から構成されている。また、プ
ルアップ抵抗6と信号発生スイッチ7との接続点が配線
コネクタ9を介して上記人力保護回路1に接続され、信
号発生スイッチアの開閉によるA点の電位変化がディジ
タル信号として入力保護回路1を介して電子回路8 (
B点が入力点)に与えられる。
あり、保護抵抗2、コンデンサ3および電圧クランプ用
のダイオード4および5から構成されている。また、プ
ルアップ抵抗6と信号発生スイッチ7との接続点が配線
コネクタ9を介して上記人力保護回路1に接続され、信
号発生スイッチアの開閉によるA点の電位変化がディジ
タル信号として入力保護回路1を介して電子回路8 (
B点が入力点)に与えられる。
上記の回路においては、信号発生スイッチ7からA点ま
での配線上に1例えば、サージ、電波障害、SWチャタ
リング等のノイズが混入した場合に、保護抵抗2とコン
デンサ3とによって決まる時定数でフィルタリングする
ことによってノイズを除去するようになっている。また
、サージ等の過電圧入力が印加された場合には、ダイオ
ード4゜5と保護抵抗2の経路で過電圧による電流を逃
すことにより、電子回路8の過電圧、過電流破壊を防ぐ
ようになっている。
での配線上に1例えば、サージ、電波障害、SWチャタ
リング等のノイズが混入した場合に、保護抵抗2とコン
デンサ3とによって決まる時定数でフィルタリングする
ことによってノイズを除去するようになっている。また
、サージ等の過電圧入力が印加された場合には、ダイオ
ード4゜5と保護抵抗2の経路で過電圧による電流を逃
すことにより、電子回路8の過電圧、過電流破壊を防ぐ
ようになっている。
実用的な保護回路、例えば自動車用の電子回路における
入力保護回路に要求される機能は次のようなものである
。
入力保護回路に要求される機能は次のようなものである
。
(1)各種の誘導性負荷で発生する数百■のサージのエ
ネルギーを吸収し、電子回路の破損を防ぐ。
ネルギーを吸収し、電子回路の破損を防ぐ。
(2)車両外部からの強力な電磁波による電波障害ノイ
ズや前記のサージによる高周波のノイズパルスを除去し
、電子回路の誤動作を防ぐ。
ズや前記のサージによる高周波のノイズパルスを除去し
、電子回路の誤動作を防ぐ。
(3)入力保護回路周辺の機能で重要なものとしては、
振動、温度、湿度等において苛烈な環境下にある車両用
として、電子回路と信号発生スイッチとを結ぶ配線のコ
ネクタ(前記第6図の9)の接点の酸化が原因となる導
通不良による誤動作を防ぐために、接点の酸化被膜を破
るだけの、所定値以上の接点電流(通常1mA〜2mA
以上)を確保できること。
振動、温度、湿度等において苛烈な環境下にある車両用
として、電子回路と信号発生スイッチとを結ぶ配線のコ
ネクタ(前記第6図の9)の接点の酸化が原因となる導
通不良による誤動作を防ぐために、接点の酸化被膜を破
るだけの、所定値以上の接点電流(通常1mA〜2mA
以上)を確保できること。
上記のごとく、入力保護回路は電子回路の信頼性を確保
する手段として極めて重要であり、より高い信頼性を得
るために構成部品数の削減が望まれる。また部品数の削
減によって電子回路製造時の組付はコスト低減という効
果も得られる。
する手段として極めて重要であり、より高い信頼性を得
るために構成部品数の削減が望まれる。また部品数の削
減によって電子回路製造時の組付はコスト低減という効
果も得られる。
上記の部品数削減の一方法として入力保護回路の集積回
路化(以下、IC化と記す)が考えられる。複数の入力
信号に対してIC化を行えば1部品数を大幅に削減する
ことが出来る。なお、コスト低減の意味からは、ICは
ハイブリッドICではなくモノリシックICが望ましく
、さらに工C製造工程も特殊プロセスではなく最も一般
的な0MO5標準プロセスが望ましい。
路化(以下、IC化と記す)が考えられる。複数の入力
信号に対してIC化を行えば1部品数を大幅に削減する
ことが出来る。なお、コスト低減の意味からは、ICは
ハイブリッドICではなくモノリシックICが望ましく
、さらに工C製造工程も特殊プロセスではなく最も一般
的な0MO5標準プロセスが望ましい。
第6図の入力保護回路をCMO8IC化する場合には、
出来るだけ部品数削減を計るためプルアップ抵抗6はI
C内蔵とするのが望ましい。しかし、保護抵抗2は、I
Cの入力部に直接数百Vの過電圧が印加されるとICが
破損するおそれがあるので、安全ため外付けとする方が
よい。
出来るだけ部品数削減を計るためプルアップ抵抗6はI
C内蔵とするのが望ましい。しかし、保護抵抗2は、I
Cの入力部に直接数百Vの過電圧が印加されるとICが
破損するおそれがあるので、安全ため外付けとする方が
よい。
したがって、その場合の入力保護回路としては、例えば
、第7図に示すような回路が考えられる。
、第7図に示すような回路が考えられる。
第7図において、−点鎖線で囲まれた部分がIC化され
たCMOS入力保護回路10である。そして保護抵抗2
はCMOS入力保護回路10の外部に移動(A点と配線
コネクタ9との間に移動)して外付けとなり、また、プ
ルアップ抵抗6がCMOS入力保護回路10内に移動す
ることになる。なお。
たCMOS入力保護回路10である。そして保護抵抗2
はCMOS入力保護回路10の外部に移動(A点と配線
コネクタ9との間に移動)して外付けとなり、また、プ
ルアップ抵抗6がCMOS入力保護回路10内に移動す
ることになる。なお。
11は波形整形のためのバッファ回路である。
しかし、実際の使用条件を考慮すると、上記のごときI
C化入力保護回路は実現が困難である。
C化入力保護回路は実現が困難である。
すなわち、実際の使用条件において、サージ印加時にダ
イオード4.5を流れる電流Idによってラッチアップ
が生じるのを防止するために、例えば、サージ電圧を±
300vと仮定し、Id≦100mAとすると、外付け
する保護抵抗2の抵抗値Rは、300V/R≦100+
nAから。
イオード4.5を流れる電流Idによってラッチアップ
が生じるのを防止するために、例えば、サージ電圧を±
300vと仮定し、Id≦100mAとすると、外付け
する保護抵抗2の抵抗値Rは、300V/R≦100+
nAから。
3にΩ≦R・・・■ となる。
また、配線コネクタ9の接点の酸化被膜を確実に破るた
め、コネクタ接点電流Icを、例えばIc≧1mAとし
、電源電圧Vcc=5Vとすれば、保護抵抗2の抵抗値
Rとプルアップ抵抗6の抵抗値rは、5V/(R+r)
≧1mAから、 R+r≦5にΩ・・・■ となる。
め、コネクタ接点電流Icを、例えばIc≧1mAとし
、電源電圧Vcc=5Vとすれば、保護抵抗2の抵抗値
Rとプルアップ抵抗6の抵抗値rは、5V/(R+r)
≧1mAから、 R+r≦5にΩ・・・■ となる。
また、上記の■と■から。
r≦2にΩ・・・■ となる。
上記の■と■から判るように、実際の使用条件において
は、保護抵抗2の抵抗値Rをプルアップ抵抗6の抵抗値
rよりもかなり大きくする必要のある場合が生じるが、
Rがrより大きいと信号発生スイッチ7のオンとオフと
の判別が困難になるという問題がある。すなわち、第7
図において。
は、保護抵抗2の抵抗値Rをプルアップ抵抗6の抵抗値
rよりもかなり大きくする必要のある場合が生じるが、
Rがrより大きいと信号発生スイッチ7のオンとオフと
の判別が困難になるという問題がある。すなわち、第7
図において。
入力保護回路の入力電圧値(A点の電圧)は、信号発生
スイッチ7がオフの場合は電源電圧Vccとなり、オン
の場合はR−Vcc/ (R+r)となる。
スイッチ7がオフの場合は電源電圧Vccとなり、オン
の場合はR−Vcc/ (R+r)となる。
したがってR>rの場合には、オン時とオフ時との電圧
差が小さくなり、判別が困難になる。
差が小さくなり、判別が困難になる。
特に、波形整形用のバッファ回路11を設けた場合は、
通常のCMOSバッファ回路の論理スレッショルド電圧
vthが電源電圧Vccに対してvth4(Vcc/2
)であるため、前記の信号発生スイッチ7がオンのとき
のA点電圧がVcc/2未満でなければオフ時の電圧と
区別することが出来ない。しかし、前記のごとく、R)
rの場合には、信号発生スイッチ7がオンのときのA点
電圧はVcc/2より大きくなるので、入力信号の判別
が全く不可能になってしまう。例えば、前記の条件■■
のうちで最もRとrとが近い値、R=3にΩ、r=2に
Ωを用いた場合であっても、オン時のA点電圧は、 3 Vcc/ (3+ 2)= 3 / 5 Vcc>
(1/ 2)Vccとなり、オフ時とオン時との区別が
出来なくなってしまうことになる。
通常のCMOSバッファ回路の論理スレッショルド電圧
vthが電源電圧Vccに対してvth4(Vcc/2
)であるため、前記の信号発生スイッチ7がオンのとき
のA点電圧がVcc/2未満でなければオフ時の電圧と
区別することが出来ない。しかし、前記のごとく、R)
rの場合には、信号発生スイッチ7がオンのときのA点
電圧はVcc/2より大きくなるので、入力信号の判別
が全く不可能になってしまう。例えば、前記の条件■■
のうちで最もRとrとが近い値、R=3にΩ、r=2に
Ωを用いた場合であっても、オン時のA点電圧は、 3 Vcc/ (3+ 2)= 3 / 5 Vcc>
(1/ 2)Vccとなり、オフ時とオン時との区別が
出来なくなってしまうことになる。
なお、上記の問題は、従来の第6図のようにプルアンプ
抵抗6もICの外付けとした回路を用いれば解消するこ
とが出来るが、その方法では外付部品の増加を招くため
IC化の目的およびメリットに反することになる。また
、コネクタ接点電流を増加させるために電源電圧Vcc
を高い電圧とする方法も考えられるが1通常、電子回路
に与えられている安定化電源は5vであるため、高電圧
電源回路を別に備える必要を生じ、やはり入力保護回路
IC化の目的およびメリットに反することになる。
抵抗6もICの外付けとした回路を用いれば解消するこ
とが出来るが、その方法では外付部品の増加を招くため
IC化の目的およびメリットに反することになる。また
、コネクタ接点電流を増加させるために電源電圧Vcc
を高い電圧とする方法も考えられるが1通常、電子回路
に与えられている安定化電源は5vであるため、高電圧
電源回路を別に備える必要を生じ、やはり入力保護回路
IC化の目的およびメリットに反することになる。
本発明は、上記のごとき問題を解決するためになされた
ものであり、実際の動作条件においてIC化に適した半
導体入力保護回路を提供することを目的とする。
ものであり、実際の動作条件においてIC化に適した半
導体入力保護回路を提供することを目的とする。
上記の目的を達成するため、本発明においては、入力端
と電源端子間および入力端と接地端子間にそれぞれ接続
されたクランプ用ダイオードと、上記入力端に一方の電
極が接続され他方の電極が電源端子または接地端子に接
続されたコンデンサと、上記入力端の電圧をプルアップ
またはプルダウンするプル抵抗と、上記入力端に接続さ
れた検知回路と、を半導体集積回路で構成し、また、上
記入力端から外付けの保護抵抗を介してオンオフのディ
ジタル信号を発生する信号発生スイッチの一端に接続し
てなり、上記検知回路は上記信号発生スイッチがオン状
態のときに上記プル抵抗と保護抵抗とを介して上記信号
発生スイッチを流れる電流値に応じて上記信号発生スイ
ッチがオン状態かオフ状態かを判別する回路であり、か
つ、上記保護抵抗の抵抗値を上記プル抵抗の抵抗値より
大きな値に設定するように構成している。
と電源端子間および入力端と接地端子間にそれぞれ接続
されたクランプ用ダイオードと、上記入力端に一方の電
極が接続され他方の電極が電源端子または接地端子に接
続されたコンデンサと、上記入力端の電圧をプルアップ
またはプルダウンするプル抵抗と、上記入力端に接続さ
れた検知回路と、を半導体集積回路で構成し、また、上
記入力端から外付けの保護抵抗を介してオンオフのディ
ジタル信号を発生する信号発生スイッチの一端に接続し
てなり、上記検知回路は上記信号発生スイッチがオン状
態のときに上記プル抵抗と保護抵抗とを介して上記信号
発生スイッチを流れる電流値に応じて上記信号発生スイ
ッチがオン状態かオフ状態かを判別する回路であり、か
つ、上記保護抵抗の抵抗値を上記プル抵抗の抵抗値より
大きな値に設定するように構成している。
上記の検知回路は、具体的には1例えば後記第1図で詳
述するごとく、上記保護抵抗の抵抗値をR1上記プル抵
抗の抵抗値をr、電源電圧をVccとした場合に、該検
知回路の論理スレッショルド電圧Vthを。
述するごとく、上記保護抵抗の抵抗値をR1上記プル抵
抗の抵抗値をr、電源電圧をVccとした場合に、該検
知回路の論理スレッショルド電圧Vthを。
R−Vce/ (R十r ) < Vth < Vcc
の範囲の値に設定し、上記信号発生スイッチがオフとき
における入力端の電圧Voff=Vccと、上記信号発
生スイッチがオンのときの入力端の電圧Von= R−
Vcc/ (R+ r )とを、Von < Vth
< Voff として判別するものである。
の範囲の値に設定し、上記信号発生スイッチがオフとき
における入力端の電圧Voff=Vccと、上記信号発
生スイッチがオンのときの入力端の電圧Von= R−
Vcc/ (R+ r )とを、Von < Vth
< Voff として判別するものである。
上記のように構成したことにより、本発明においては、
前記従来技術の問題で述べたごとく、サージ保護用のダ
イオードにサージ印加時に流れるダイオード電流の許容
値Idと、コネクタの酸化絶縁を防止するためのコネク
タ接点電流の所定値Icとを厳しく設定したことによっ
て、保護抵抗の抵抗値Rとプル抵抗の抵抗値rがとり得
る抵抗値の関係がR>rとなる場合であっても、上記検
知回路によって信号発生スイッチのオン・オフを確実に
検知することが出来る。
前記従来技術の問題で述べたごとく、サージ保護用のダ
イオードにサージ印加時に流れるダイオード電流の許容
値Idと、コネクタの酸化絶縁を防止するためのコネク
タ接点電流の所定値Icとを厳しく設定したことによっ
て、保護抵抗の抵抗値Rとプル抵抗の抵抗値rがとり得
る抵抗値の関係がR>rとなる場合であっても、上記検
知回路によって信号発生スイッチのオン・オフを確実に
検知することが出来る。
第1図は、本発明の一実施例の回路図である。
第1図において、−点鎖線で囲まれた部分がIC化され
た半導体入力保護回路21であり、高周波ノイズ除去用
のコンデンサ23と、過電圧入力保護のための電圧クラ
ンプ用のダイオード24.25と、プルアップ抵抗26
と、検知回路30(詳細後述)とから構成されている。
た半導体入力保護回路21であり、高周波ノイズ除去用
のコンデンサ23と、過電圧入力保護のための電圧クラ
ンプ用のダイオード24.25と、プルアップ抵抗26
と、検知回路30(詳細後述)とから構成されている。
なお、破線で示すようにサンプリング回路31を設けて
もよい。
もよい。
また、半導体入力保護回路21の入力端A点には、信号
発生スイッチ27でつくられる信号が配線コネクタ29
と外付けの保護抵抗22とを介して入力される。また、
半導体入力保護回路21の出力端B点は後続の電子回路
28の入力に接続されている。
発生スイッチ27でつくられる信号が配線コネクタ29
と外付けの保護抵抗22とを介して入力される。また、
半導体入力保護回路21の出力端B点は後続の電子回路
28の入力に接続されている。
なお、第1図においては、入力系統の1チヤネルのみを
示しているが、実際には上記のごときチャネルを入力系
統の数だけ複数チャネル集積して構成する。
示しているが、実際には上記のごときチャネルを入力系
統の数だけ複数チャネル集積して構成する。
また、上記のサンプリング回路31は次のごとき理由で
設けるものである。すなわち、ICに内蔵する場合には
コンデンサ23の容量を大きくすることが困難であり、
そのため十分なフィルタリングが出来にくい場合がある
ので、サンプリング回路31によって、サンプリングと
2連照合(2個以上のサンプル値が連続して同じ値のと
きにのみ信号発生と判定する方法、3連以上の照合方法
もある)を行なうことにより、チャタリング・ノイズの
ような持続時間の短いノイズを除去するものであり、必
要に応じて設ければよい。
設けるものである。すなわち、ICに内蔵する場合には
コンデンサ23の容量を大きくすることが困難であり、
そのため十分なフィルタリングが出来にくい場合がある
ので、サンプリング回路31によって、サンプリングと
2連照合(2個以上のサンプル値が連続して同じ値のと
きにのみ信号発生と判定する方法、3連以上の照合方法
もある)を行なうことにより、チャタリング・ノイズの
ような持続時間の短いノイズを除去するものであり、必
要に応じて設ければよい。
検知回路30は、信号発生スイッチ27がオン(閉)状
態となった時に保護抵抗22とプルアップアップ抵抗2
6とを介して流れる電流値に応じて信号発生スイッチ2
7がオンかオフかを判定するものであり、具体的には、
上記電流が流れず、したがってA点の電圧がVccであ
る場合には、信号発生スイッチ27がオフであると判断
して1”信号(高レベル)を出力し、また、上記の電流
によって生じるA点の電圧降下の値が所定値以上になっ
た時(A点の電圧が所定値以下に低下した時)には信号
発生スイッチ27がオンであると判断して“0”信号(
低レベル)を出力する。
態となった時に保護抵抗22とプルアップアップ抵抗2
6とを介して流れる電流値に応じて信号発生スイッチ2
7がオンかオフかを判定するものであり、具体的には、
上記電流が流れず、したがってA点の電圧がVccであ
る場合には、信号発生スイッチ27がオフであると判断
して1”信号(高レベル)を出力し、また、上記の電流
によって生じるA点の電圧降下の値が所定値以上になっ
た時(A点の電圧が所定値以下に低下した時)には信号
発生スイッチ27がオンであると判断して“0”信号(
低レベル)を出力する。
この検知回路30は、入力電圧の判別閾値vthが、V
th= K−Vcc −(1) に設定されている。
th= K−Vcc −(1) に設定されている。
ただし、上記のKの値は、保護抵抗22の抵抗値をR、
プルアップ抵抗26の抵抗値をrとした場合に、 R/(R+ r) < K < 1− (2)の範囲の
値であり、かつ、 R)r ・・・(3) に設定する。
プルアップ抵抗26の抵抗値をrとした場合に、 R/(R+ r) < K < 1− (2)の範囲の
値であり、かつ、 R)r ・・・(3) に設定する。
したがってvthの値は、(1)、(2)式から。
R−Vcc/(R+ r) < Vth < Vcc
−(4)の範囲の値に設定することになる。
−(4)の範囲の値に設定することになる。
以下1作用を説明する。
第1図の回路において、信号発生スイッチ27がオフと
きは、保護抵抗22に電流が流れないので、このときの
A点の電圧Voffは、 Voff= Vcc −(5) となる。
きは、保護抵抗22に電流が流れないので、このときの
A点の電圧Voffは、 Voff= Vcc −(5) となる。
一方、信号発生スイッチ27がオンになると、保護抵抗
22とプルアップ抵抗26には、I =Vcc/(R+
r)の電流が流れ、そのため、このときのA点の電圧V
onは。
22とプルアップ抵抗26には、I =Vcc/(R+
r)の電流が流れ、そのため、このときのA点の電圧V
onは。
Von=R−Vcc/(R+r)−(6)$こ低下する
。
。
上記(4)〜(6)式から判るように。
Von < Vth < Voff −(7)となり、
検知回路30によって信号発生スイッチ27のオン・オ
フを正確に判別出来ることが判る。
検知回路30によって信号発生スイッチ27のオン・オ
フを正確に判別出来ることが判る。
また、前記(3)式に示すごとく、保護抵抗22の抵抗
値Rとプルアップ抵抗26の抵抗値rとは、R>rに設
定しであるので、前記従来技術の問題点で述べた■〜■
の条件にも反しないことになる。
値Rとプルアップ抵抗26の抵抗値rとは、R>rに設
定しであるので、前記従来技術の問題点で述べた■〜■
の条件にも反しないことになる。
以下、前記と同様の実用的条件を満足するRとrの値の
具体例を説明する。
具体例を説明する。
すなわち、前記■〜■の条件
3にΩ≦R・・・■
R+r≦5にΩ・・・■
r≦2にΩ ・・・■
に適合するRおよびrの値として、例えば、R=3.3
にΩ、r=1.5にΩ とし、また、本発明の前記(2)式を満足するにの値と
して、 K=0.8 (3,3/(3,3+1.5)畔0.6
9< K < 1 )とすると、 I d:300V/3.3にΩ= 91mA < 10
0mAl c= 5 V/ (3,3に+ 1.5k)
= 1.04mA> l mAとなり、±300vの
サージ電圧に対して、Idを安全な100mA以下に保
つことが出来、かつ、電源電圧を通常の5vにしたまま
で配線コネクタの接点の酸化被膜を確実に破ることが出
来るだけのコネクタ接点電流Icを流すことの出来るこ
とが判る。
にΩ、r=1.5にΩ とし、また、本発明の前記(2)式を満足するにの値と
して、 K=0.8 (3,3/(3,3+1.5)畔0.6
9< K < 1 )とすると、 I d:300V/3.3にΩ= 91mA < 10
0mAl c= 5 V/ (3,3に+ 1.5k)
= 1.04mA> l mAとなり、±300vの
サージ電圧に対して、Idを安全な100mA以下に保
つことが出来、かつ、電源電圧を通常の5vにしたまま
で配線コネクタの接点の酸化被膜を確実に破ることが出
来るだけのコネクタ接点電流Icを流すことの出来るこ
とが判る。
また、このとき検知回路30の閾値は前記の条件を満足
しているので、信号発生スイッチ27のオン・オフも確
実に検出することが出来る。
しているので、信号発生スイッチ27のオン・オフも確
実に検出することが出来る。
次に、前記の検知回路30の具体的構成例を説明する。
第3図は、検知回路30の一実施例図であり、第4図は
その入力電圧対出力電圧特性図である。
その入力電圧対出力電圧特性図である。
第3図において、入力端子41は、前記第1図のA点に
接続され、抵抗RAと抵抗RIlによって生成された基
準電圧Vf(前記閾値vthに相当)と入力端子41の
入力電圧とが電圧比較器43によって比較され、その結
果が出力端子42へ出力される。
接続され、抵抗RAと抵抗RIlによって生成された基
準電圧Vf(前記閾値vthに相当)と入力端子41の
入力電圧とが電圧比較器43によって比較され、その結
果が出力端子42へ出力される。
上記の回路は、第4図に示すごとき入力電圧対出力電圧
特性を有し、入力電圧がローレベルVtLからハイレベ
ル■1Mへと変化した場合、入力電圧が基準値Vfを越
えるところで出力電圧がローレベルV□、からハイレベ
ルV、にへと遷移する。ここで、Vfを前記第1図の(
4)式を満足する値に設定すればよい。
特性を有し、入力電圧がローレベルVtLからハイレベ
ル■1Mへと変化した場合、入力電圧が基準値Vfを越
えるところで出力電圧がローレベルV□、からハイレベ
ルV、にへと遷移する。ここで、Vfを前記第1図の(
4)式を満足する値に設定すればよい。
次に、第4図は、検知回路30の他の実施例図であり、
第5図はその入力電圧対出力電圧特性図である。
第5図はその入力電圧対出力電圧特性図である。
第4図の回路は1通常のCMOSインバータであるが、
このCMOSインバータのスレッショルド電圧を:A!
!することによって電圧比較器として用いることができ
る。
このCMOSインバータのスレッショルド電圧を:A!
!することによって電圧比較器として用いることができ
る。
CMOSインバータの論理スレッショルド電圧VLTは
、一般に下記(8)式のように表わされる。
、一般に下記(8)式のように表わされる。
1+v’7’r
上記(8)式において、Vccは電源電圧、VTPはP
チャネルMO8)−ランジスタの閾値電圧、vTfiは
NチャネルMoSトランジスタの閾値電圧であり、また
、β1はトランジスタの大きさを表わす係数で、同じプ
ロセスの場合には下記(9)式のごとき値である。
チャネルMO8)−ランジスタの閾値電圧、vTfiは
NチャネルMoSトランジスタの閾値電圧であり、また
、β1はトランジスタの大きさを表わす係数で、同じプ
ロセスの場合には下記(9)式のごとき値である。
上記(9)式において、WはMOSトランジスタのゲー
ト幅、LはMOSトランジスタのチャネル幅、(W/L
)nはNチャネルMOSトランジスタのW/L比、(W
/L)pはPチャネルMOSトランジスタのW/L比で
ある。
ト幅、LはMOSトランジスタのチャネル幅、(W/L
)nはNチャネルMOSトランジスタのW/L比、(W
/L)pはPチャネルMOSトランジスタのW/L比で
ある。
第4図に示すごときCMOSインバータでは、通常、V
LT= (1/ 2 ) VCCとなるように各プロセ
ス定数が決められるが、(8)式から明らかなように、
VTP、Vイまたはβ麓を変化させることによってCM
OSインバータの論理スレッショルドvLTを変化させ
ることができる。
LT= (1/ 2 ) VCCとなるように各プロセ
ス定数が決められるが、(8)式から明らかなように、
VTP、Vイまたはβ麓を変化させることによってCM
OSインバータの論理スレッショルドvLTを変化させ
ることができる。
なお、一般に、上記のMOSトランジスタの閾値電圧V
TP、 VT@を制御するには、MOSトランジスタの
チャネル領域の不純物濃度を制御する必要があるため、
それらを変えるのは簡単ではない。
TP、 VT@を制御するには、MOSトランジスタの
チャネル領域の不純物濃度を制御する必要があるため、
それらを変えるのは簡単ではない。
より簡単に論理スレッショルドvt、rを変えるには。
MOSトランジスタの大きさを調整すること、すなわち
前記のβ1を変えることによって達成することが出来る
。すなわち、前記第1図の(2)式におイテ、V th
= V ctと考えて、0.5<K<1とするには、
(W/L)p > (W/L)nに設定してβハを小さ
くすることにより、実現することが出来る。
前記のβ1を変えることによって達成することが出来る
。すなわち、前記第1図の(2)式におイテ、V th
= V ctと考えて、0.5<K<1とするには、
(W/L)p > (W/L)nに設定してβハを小さ
くすることにより、実現することが出来る。
第5図は、上記のようにして論理スレッショルド電圧を
シフトしたCMOSインバータの入力電圧対出力電圧特
性図である。
シフトしたCMOSインバータの入力電圧対出力電圧特
性図である。
第5図において、電圧変化を示す履歴直線Aは通常のC
MOSインバータの特性であり、履歴直線BはVLTを
シフトさせたCMOSインバータの特性である。
MOSインバータの特性であり、履歴直線BはVLTを
シフトさせたCMOSインバータの特性である。
図示のごとく、検知回路の入力範囲がVlt、からVl
)lまで変化するとき、従来のCMOSインバータでは
、電圧変化を検出することができないが、論理スレッシ
ョルド電圧v、、アをシフトさせて■1.。
)lまで変化するとき、従来のCMOSインバータでは
、電圧変化を検出することができないが、論理スレッシ
ョルド電圧v、、アをシフトさせて■1.。
とV I Kの間に設定することにより、上記の変化範
囲でも電圧変化を検知することが可能になり、したがっ
て第1図の回路において、R>rであっても信号発生ス
イッチ27のオン・オフによる電流流出を検知すること
が出来る。
囲でも電圧変化を検知することが可能になり、したがっ
て第1図の回路において、R>rであっても信号発生ス
イッチ27のオン・オフによる電流流出を検知すること
が出来る。
なお、本発明は、サージ保護用のダイオード4.5にサ
ージ印加時に流れるダイオード電流の許容値Idと、コ
ネクタの酸化絶縁を防止するためのコネクタ接点電流の
所定値Icとを厳しく設定したことによって、保護抵抗
22の抵抗値Rとプルアップ抵抗26の抵抗値rがとり
得る抵抗値の関係がR)rとなる場合に有効なものであ
る。
ージ印加時に流れるダイオード電流の許容値Idと、コ
ネクタの酸化絶縁を防止するためのコネクタ接点電流の
所定値Icとを厳しく設定したことによって、保護抵抗
22の抵抗値Rとプルアップ抵抗26の抵抗値rがとり
得る抵抗値の関係がR)rとなる場合に有効なものであ
る。
また、これまでの説明では、プルアップ抵抗を用いて信
号発生スイッチがオフのときに信号が高レベルになる回
路について例示したが、プルダウン抵抗を用いて信号発
生スイッチがオンのときに信号が高レベルになる回路の
場合でも極性を反転させることで全く同様に構成するこ
とが可能である。
号発生スイッチがオフのときに信号が高レベルになる回
路について例示したが、プルダウン抵抗を用いて信号発
生スイッチがオンのときに信号が高レベルになる回路の
場合でも極性を反転させることで全く同様に構成するこ
とが可能である。
以上説明してきたように、この発明によれば、信号発生
スイッチがオン状態のときにプル抵抗と保護抵抗とを介
して流れる電流値に応じて上記信号発生スイッチがオン
状態かオフ状態かを判別する検知回路を設け、かつ、上
記保護抵抗の抵抗値を上記プル抵抗の抵抗値より大きな
値に設定したことにより、車両固有の悪環境下において
も十分なコネクタ接点電流を確保し、かつ耐サージ性を
損わずにノイズを除去する入力保護回路を集積回路化す
ることが可能となり、より信頼性の高い、小型、低コス
トの電子装置を提供することが出来る。という優れた効
果が得られる。
スイッチがオン状態のときにプル抵抗と保護抵抗とを介
して流れる電流値に応じて上記信号発生スイッチがオン
状態かオフ状態かを判別する検知回路を設け、かつ、上
記保護抵抗の抵抗値を上記プル抵抗の抵抗値より大きな
値に設定したことにより、車両固有の悪環境下において
も十分なコネクタ接点電流を確保し、かつ耐サージ性を
損わずにノイズを除去する入力保護回路を集積回路化す
ることが可能となり、より信頼性の高い、小型、低コス
トの電子装置を提供することが出来る。という優れた効
果が得られる。
第1図は本発明の一実施例図、第2図は検知回路の一実
施例図、第3図は第2図の回路の電圧特性図、第4図は
検知回路の他の実施例図、第5図は第4図の回路の電圧
特性図1、第6図は従来のディスクリート構成による入
力保護回路の一例図、第7図は集積化した入力保護回路
の一例図である6く符号の説明〉 21・・・半導体入力保護回路 22・・・保護抵抗 23・・・コンデンサ2
4、25・・・ダイオード 26・・・プルアップ抵
抗27・・・信号発生スイッチ 28・・・電子回路2
9・・・配線コネクタ 30・・・検知回路31・
・・サンプリング回路 回
施例図、第3図は第2図の回路の電圧特性図、第4図は
検知回路の他の実施例図、第5図は第4図の回路の電圧
特性図1、第6図は従来のディスクリート構成による入
力保護回路の一例図、第7図は集積化した入力保護回路
の一例図である6く符号の説明〉 21・・・半導体入力保護回路 22・・・保護抵抗 23・・・コンデンサ2
4、25・・・ダイオード 26・・・プルアップ抵
抗27・・・信号発生スイッチ 28・・・電子回路2
9・・・配線コネクタ 30・・・検知回路31・
・・サンプリング回路 回
Claims (1)
- 入力端と電源端子間および入力端と接地端子間にそれぞ
れ接続されたクランプ用ダイオードと、上記入力端に一
方の電極が接続され他方の電極が電源端子または接地端
子に接続されたコンデンサと、上記入力端の電圧をプル
アップまたはプルダウンするプル抵抗と、上記入力端に
接続された検知回路と、を半導体集積回路で構成し、ま
た、上記入力端から外付けの保護抵抗を介してオンオフ
のディジタル信号を発生する信号発生スイッチの一端に
接続してなり、上記検知回路は上記信号発生スイッチが
オン状態のときに上記プル抵抗と保護抵抗とを介して上
記信号発生スイッチに流れる電流値に応じて上記信号発
生スイッチがオン状態かオフ状態かを判別する回路であ
り、かつ、上記保護抵抗の抵抗値を上記プル抵抗の抵抗
値より大きな値に設定したことを特徴とする半導体入力
保護回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63143652A JPH022201A (ja) | 1988-06-13 | 1988-06-13 | 半導体入力保護回路 |
US07/365,466 US5014155A (en) | 1988-06-13 | 1989-06-13 | Circuit for protecting input of semiconductor device |
EP89305993A EP0347189B1 (en) | 1988-06-13 | 1989-06-13 | Circuit for protecting input of semiconductor device |
DE68917653T DE68917653T2 (de) | 1988-06-13 | 1989-06-13 | Eingangsschutzschaltung für eine Halbleitervorrichtung. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63143652A JPH022201A (ja) | 1988-06-13 | 1988-06-13 | 半導体入力保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH022201A true JPH022201A (ja) | 1990-01-08 |
Family
ID=15343771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63143652A Pending JPH022201A (ja) | 1988-06-13 | 1988-06-13 | 半導体入力保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH022201A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04243329A (ja) * | 1991-01-17 | 1992-08-31 | Mitsubishi Electric Corp | 伝送回路 |
US6943412B1 (en) * | 1999-08-20 | 2005-09-13 | Nec Corporation | Semiconductor integrated circuit |
JP2020039243A (ja) * | 2018-09-04 | 2020-03-12 | 広州由我科技股▲ふん▼有限公司Guangzhou U&I Technology Company Limited | ブルートゥース(登録商標)イヤホンおよびその充電ケース、充電システム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5160439A (ja) * | 1974-11-22 | 1976-05-26 | Hitachi Ltd | |
JPS52127149A (en) * | 1976-04-19 | 1977-10-25 | Toshiba Corp | Semiconductor circuit |
JPS5421234A (en) * | 1977-07-19 | 1979-02-17 | Mitsubishi Electric Corp | Input circuit |
JPS5491067A (en) * | 1977-12-28 | 1979-07-19 | Nec Corp | Input protective circuit |
-
1988
- 1988-06-13 JP JP63143652A patent/JPH022201A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5160439A (ja) * | 1974-11-22 | 1976-05-26 | Hitachi Ltd | |
JPS52127149A (en) * | 1976-04-19 | 1977-10-25 | Toshiba Corp | Semiconductor circuit |
JPS5421234A (en) * | 1977-07-19 | 1979-02-17 | Mitsubishi Electric Corp | Input circuit |
JPS5491067A (en) * | 1977-12-28 | 1979-07-19 | Nec Corp | Input protective circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04243329A (ja) * | 1991-01-17 | 1992-08-31 | Mitsubishi Electric Corp | 伝送回路 |
US6943412B1 (en) * | 1999-08-20 | 2005-09-13 | Nec Corporation | Semiconductor integrated circuit |
JP2020039243A (ja) * | 2018-09-04 | 2020-03-12 | 広州由我科技股▲ふん▼有限公司Guangzhou U&I Technology Company Limited | ブルートゥース(登録商標)イヤホンおよびその充電ケース、充電システム |
US10784722B2 (en) | 2018-09-04 | 2020-09-22 | Guangzhou U&I Technology Company Limited | BLUETOOTH headset, charging cabin and charging system thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11431162B2 (en) | Smart electronic switch | |
US7742265B2 (en) | High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection | |
EP3285297B1 (en) | Cross-domain esd protection | |
US20040109270A1 (en) | Transient detection circuit | |
US9745947B2 (en) | Ignition control circuit with short circuit protection | |
US9401594B2 (en) | Surge protection for differential input/output interfaces | |
US20030107858A1 (en) | RC-timer circuit to reduce current leakage in future semiconductor processes | |
US20090066403A1 (en) | Emc protection circuit | |
JPH0522099A (ja) | 半導体入力保護回路 | |
JPS6347285B2 (ja) | ||
EP3996278A1 (en) | Level shifter with esd protection | |
US6069515A (en) | High voltage input buffer circuit using low voltage transistors | |
US9960588B2 (en) | Power switch device | |
CN107389994B (zh) | 一种应用于电流传感器芯片的可配置管脚复用方法和系统 | |
US20020140489A1 (en) | Method and apparatus for electro-static discharge protection | |
US6169420B1 (en) | Output buffer | |
EP3700039B1 (en) | Esd protection circuit providing multiple detection signals | |
EP0829730B1 (en) | A circuit for diagnosing the state of an electric load | |
JP2918821B2 (ja) | オフチップドライバ回路 | |
JPH022201A (ja) | 半導体入力保護回路 | |
JPH07183791A (ja) | 集積回路およびその回路システムおよびそれと共に用いる装置ならびに集積回路の使用方法 | |
CN107240913A (zh) | 静电放电保护 | |
US5014155A (en) | Circuit for protecting input of semiconductor device | |
JP4999868B2 (ja) | 自動検出入力回路 | |
JPH022202A (ja) | 半導体入力保護回路 |