JPH022202A - 半導体入力保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明は、電子回路を周囲から混入するノイズから保
護する入力保護回路に関し、特に半導体集積回路化に適
した半導体入力保護回路に関するものである。

〔従来技術〕

従来の電子回路の入力保護回路としては、例えば“電気
科学シリーズＣＭＯ５の応用技報”　１９８０．原軸出
版＋ＰＰ４７〜４８に記載されているものがある。

第４図は上記のごとき従来の入力保護回路の一例の回路
図である。

第４図において、破線で囲んだ部分が入力保護回路１で
あり、保護抵抗２．コンデンサ３および電圧クランプ用
のダイオード４および５から構成されている。また、プ
ルアップ抵抗６と信号発生スイッチ７との接続点が配線
コネクタ９を介して上記入力保護回路１に接続され、信
号発生スイッチアの開閉によるＡ点の電位変化がディジ
タル信号として入力保護回路１を介して電子回路８　（
Ｂ点が入力点）に与えられる。

上記の回路においては、信号発生スイッチ７からＡ点ま
での配線上に、例えば、サージ、電波障害、ＳＷチャタ
リング等のノイズが混入した場合に、保護抵抗２とコン
デンサ３とによって決まる時定数でフィルタリングする
ことによってノイズを除去するようになっている。また
、サージ等の過電圧入力が印加された場合には、ダイオ
ード４．５と保護抵抗２の経路で過電圧による電流を逃
すことにより、電子回路８の過電圧、過電流破壊を防ぐ
ようになっている。

実用的な保護回路１例えば自動車用の電子回路における
入力保護回路に要求される機能は次のようなものである
。

（１）各種の誘導性負荷で発生する数百Ｖのサージのエ
ネルギーを吸収し、電子回路の破損を防ぐ。

（２）車両外部からの強力な電磁波による電波障害ノイ
ズや前記のサージによる高周波のノイズパルスを除去し
、電子回路の誤動作を防ぐ。

（３）入力保護回路周辺の機能で重要なものとしては、
振動、温度、湿度等において苛烈な環境下にある車両用
として、電子回路と信号発生スイッチとを結ぶ配線のコ
ネクタ（前記第４図の９）の接点の酸化が原因となる導
通不良による誤動作を防ぐために、接点の酸化被膜を破
るだけの、所定値以上の接点電流（通常１ｍＡ〜２ｍＡ
以上）を確保できること。

上記のごとく、入力保護回路は電子回路の信頼性を確保
する手段として極めて重要であり、より高い信頼性を得
るために構成部品数の削減が望まれる。また部品数の削
減によって電子回路製造時の組付はコスト低減という効
果も得られる。

上記の部品数削減の一方法として入力保護回路の集積回
路化（以下、ＩＣ化と記す）が考えられる。複数の入力
信号に対してＩＣ化を行えば、部品数を大幅に削減する
ことが出来る。なお、コスト低減の意味からは、ＩＣは
ハイブリッドＩＣではなくモノリシックＩＣが望ましく
、さらにＩＣ製造工程も特殊プロセスではなく最も一般
的なＣＭＯ８ｅＡ準プロセスが望ましい。

〔発明が解決しようとする課題〕

第４図の入力保護回路を０ＭＯ８ＩＣ化する場合には、
出来るだけ部品数削減を計るためプルアップ抵抗６はＩ
Ｃ内蔵とするのが望ましい。しかし、保護抵抗２は、Ｉ
Ｃの入力部に直接数百Ｖの過電圧が印加されるとＩＣが
破損するおそれがあるので、安全ため外付けとする方が
よい。

したがって、その場合の入力保護回路としては、例えば
、第５図に示すような回路が考えられる。

第５図において、−点鎖線で囲まれた部分がＩＣ化され
たＣＭＯ３入力保護回路１０である。そして保護抵抗２
はＣＭＯ８入力保護回路１０の外部に移動（Ａ点と配線
コネクタ９との間に移動）して外付けとなり、また、プ
ルアップ抵抗６がＣＭＯＳ入力保護回路ＩＯ内に移動す
ることになる。なお、１１は波形整形のためのバッファ
回路である。

しかし、実際の使用条件を考慮すると、上記のごときＩ
Ｃ化入力保護回路は実現が困難である。

すなわち、実際の使用条件において、サージ印加時にダ
イオード４．５を流れる電流Ｉｄによってラッチアップ
が生じるのを防止するために、例えば、サージ電圧を±
３００ｖと仮定し、Ｉｄ≦１００ｍＡとすると、外付け
する保護抵抗２の抵抗値Ｒは、３００Ｖ／Ｒ≦１００ｍ
Ａから。

３にΩ≦Ｒ・・・■　となる。

また、配線コネクタ９の接点の像化被膜を確実に破るた
め、コネクタ接点電流Ｉｃを、例えばＩｃ≧１ｍＡとし
、電源電圧Ｖｃｃ＝５Ｖとすれば、保護抵抗２の抵抗値
Ｒとプルアップ抵抗６の抵抗値ｒは、５Ｖ／（Ｒ＋ｒ）
≧１ｍＡから、 Ｒ＋ｒ≦５にΩ・・・■　となる。

また、上記の■と■から、 ｒ≦２にΩ・・・■　となる。

上記の■と■から判るように、実際の使用条件において
は、保護抵抗２の抵抗値Ｒをプルアップ抵抗６の抵抗値
ｒよりもかなり大きくする必要のある場合が生じるが、
Ｒがｒより大きいと信号発生スイッチ７のオンとオフと
の判別が困難になるという問題がある。すなわち、第５
図において、入力保護回路の入力電圧値（Ａ点の電圧）
は、信号発生スイッチ７がオフの場合は電源電圧Ｖｃｃ
となり、オンの場合はＲ・■ＣＣ／（Ｒ＋ｒ）となる。

したがってＲ＞ｒの場合には、オン時とオフ時との電圧
差が小さくなり１判別が困難になる。

特に、波形整形用のバッファ回路１１を設けた場合は、
通常のＣＭＯＳバッファ回路の論理スレッショルド電圧
ｖｔｈが電源電圧Ｖｃｃに対してｖｔｈ４（Ｖｃｃ／２
）であるため、前記の信号発生スイッチ７がオンのとき
のＡ点電圧がＶｃｃ／２未満でなければオフ時の電圧と
区別することが出来ない。しかし、前記のとと＜、Ｒ＞
ｒの場合には、信号発生スイッチ７がオンのときのＡ点
電圧はＶｃｃ／２より大きくなるので、入力信号の判別
が全く不可能になってしまう。例えば、前記の条件■■
のうちで最もＲとｒとが近い値、Ｒ＝３にΩ、ｒ＝２に
Ωを用いた場合であっても、オン時のＡ点電圧は、 ３　Ｖｃｃ／　（３＋　２）＝　３　／　５　Ｖｃｃ＞
（１／　２）Ｖｃｃとなり、オフ時とオン時との区別が
出来なくなってしまうことになる。

なお、上記の問題は、従来の第４図のようにプルアップ
抵抗６もＩＣの外付けとした回路を用いれば解消するこ
とが出来るが、その方法では外付部品の増加を招くため
ＩＣ化の目的およびメリットに反することになる。また
、コネクタ接点電流を増加させるために電源電圧Ｖｃｃ
を高い電圧とする方法も考えられるが、通常、電子回路
に与えられている安定化電源は５ｖであるため、高電圧
電源回路を別に備える必要を生じ、やはり入力保護回路
ＩＣ化の目的およびメリットに反することになる。

本発明は、上記のごとき問題を解決するためになされた
ものであり、実際の動作条件においてＩＣ化に適した半
導体入力保護回路を提供することを目的とする。

〔課題を解決するための手段〕

上記の目的を達成するため１本発明においては、入力端
と電源端子間および入力端と接地端子間にそれぞれ接続
されたクランプ用ダイオードと、上記入力端に一方の電
極が接続され他方の電極が電源端子または接地端子に接
続されたコンデンサと。

上記入力端の電圧をプルアップまたはプルダウンするプ
ル抵抗と、該プル抵抗と並列に接続された半導体スイッ
チと、上記入力端に接続されたバッファ回路と、該バッ
ファ回路の出力に接続されたサンプリング回路と、該サ
ンプリング回路を駆動する一定周波数のクロック信号を
発生する発振器と、上記サンプリング回路がサンプリン
グを行なわない期間は上記半導体スイッチをオン状態に
し、サンプリングを行なう期間はオフ状態にする手段と
、を半導体集積回路で構成し、上記サンプリング回路の
出力を後続の電子回路の入力とし、また、上記入力端か
ら外付けの保護抵抗を介してオンオフのディジタル信号
を発生する信号発生スイッチの一端に接続するように構
成している。

すなわち、本発明においては、サンプリング回路が入力
信号のサンプリングを行なっている期間では、半導体ス
イッチをオフにしてプル抵抗を挿入することにより、入
力端の電圧が信号発生スイッチのオンオフによって大幅
に変化（オン時またはオフ時の入力端電圧をバッファ回
路の論理スレッショルド電圧以下にする）するようにし
、また、サンプリング回路がサンプリングを行なってい
ない期間では、半導体スイッチをオンにしてプル抵抗を
短絡し、保護抵抗（したがって配線コネクタ）を流れる
電流を大きな値にするように構成したものである。

したがって本発明においては、プル抵抗をＩＣ内蔵とし
てＩＣ化のメリットを最大限に活用し、かつ、外付けす
る保護抵抗の抵抗値をラッチアップ防止に必要な十分大
きな値とし、しかも配線コネクタの接点の酸化被膜を確
実に破るだけの大きなコネクタ接点電流を流すことが出
来る。

〔発明の実施例〕

第１図は、本発明の一実施例の回路図である。

第１図において、−点鎖線で囲まれた部分がＩＣ化され
た半導体入力保護回路２１であり、高周波ノイズ除去用
のコンデンサ２３と、過電圧入力保護のだめの電圧クラ
ンプ用のダイオード２４，２５と、プルアップ抵抗２６
と、波形整形用のバッファ回路３０と、サンプリング回
ｖ１３１と５発振器３２と、スイッチ回路３３と、イン
バータ回路３４とから構成されている。

また、半導体入力保護回路２１の入力端Ａ点には。

信号発生スイッチ２７でつくられる信号が配線コネクタ
２９と外付けの保護抵抗２２とを介して入力される。ま
た、半導体入力保護回路２１の出力端Ｂ点は電子回路２
８の入力に接続されている。

なお、第１図においては、入力系統の１チヤネルのみを
示しているが、実際には上記のごときチャネルを入力系
統の数だけ複数チャネル集積して構成する。

また、上記のサンプリング回路３１は次のごとき理由で
設けたものである。すなわち、ＩＣに内蔵する場合には
コンデンサ２３の容量を大きくすることが困難であり、
そのため十分なフィルタリングが出来にくい場合がある
ので、サンプリング回路３１によって、サンプリングと
２連照合（２個以上のサンプル値が連続して同じ値のと
きにのみ信号発生と判定する方法、３連以上の照合方法
もある）を行なうことにより、チャタリング・ノイズの
ような持続時間の短いノイズを除去するように構成して
いる。すなわち、第１図の回路において、バッファ回路
３０を通過した信号は、サンプリング回路３１によって
サンプリングされ、チャタリング・ノイズ等の除去が行
なわれる。

上記のサンプリング回路３１には、発振器３２から一定
周期のクロック信号が供給され、そのクロック信号に同
期してサンプリングが行なわれる。

また、上記のクロック信号をインバータ回路３４で反転
した信号がスイッチ回路３３の開閉制御信号になってい
る。したがって、スイッチ回路３３はサンプリング回路
３１と逆相のクロックによって昧動されることになる。

このスイッチ回路３３は、プルアップ抵抗２６に並列に
接続（入力端Ａ点と電源端子Ｖｃｃとの間に接続）され
、この回路がオンになるとプルアンプ抵抗２６を短絡す
るようになっている。

また、バッファ回路３０の論理スレッショルド電圧ｖｔ
ｈは、−数的なＣＭＯＳバッファ回路と同様にＶ　ｔｈ
　＝　Ｖ　ｃｃ　／　２に設定されており、また、保護
抵抗２２の抵抗値Ｒとプルアップ抵抗２６の抵抗値ｒと
は、下記（１）式を満足するように設定される。

ｒ−Ｖｃｃ／　（Ｒ＋　ｒ）　＜　（Ｖｃｃ／　２）　
・＝　（１）また、保護抵抗２２の抵抗値Ｒは、下記（
２）式を満足するように設定される。

（Ｖｃｃ／Ｒ）＞Ｉｃ　−（２） なお、上式のＩｃは、前記のごとく、配線コネクタ２９
の接点の酸化被膜を確実に破るためのコネクタ接点電流
Ｉｃであり１例えばＩｃ≧１ｍＡである。

上記（１）式は、入力信号スイッチ２７のオン時とオフ
時とを判別可能にするため、オン時のＡ点の電圧をバッ
ファ回路３０の論理スレッショルド電圧ｖｔｈより低い
値にするための条件であり、また、上記（２）式は、実
働時のコネクタ接点電流を接点の酸化被膜を確実に破る
ための値Ｉｃより大きくするための条件である。

以下、第２図に示す信号波形図に基づいて第１図の回路
の作用を説明する。

まず、第２図（ａ）は、スイッチ回路３３を動作させな
い場合（スイッチ回路３３がオフを継続している状態）
における入力端Ａ点の入力波形であり、信号発生スイッ
チ２７をオン（閉）からオフ（開）に変化させた場合の
Ａ点の電圧変化を示す。なお、楔状の波形はノイズを示
す。機械式接点からは種々な要因によりノイズが発生す
る。

次に、第２図（ｂ）は１発振器３２から出力されるクロ
ック信号である。

また、第２図（Ｑ）は、インバータ回路３３の出力であ
り、上記（ｂ）のクロック信号とは逆相のクロック信号
となっている。この（ｃ）の逆相クロック信号が高レベ
ルのときは、スイッチ回路３３がオンにされてプルアッ
プ抵抗２６が短絡され、電源Ｖｃｃが直接に保護抵抗２
２に接続される。

次に、第２図（ｄ）は、上記逆相クロック信号によって
スイッチ回路３３を開閉させた場合の入力端Ａ点の電圧
レベルである。図示のごとく、Ａ点の電圧は、スイッチ
回路３３がオンのときは、信号発生スイッチ２７のオン
・オフに拘りなく高レベル（Ｖｃｃ）となる。また、信
号発生スイッチ２７がオフのときは常に高レベルとなり
、スイッチ回路３３がオフで信号発生スイッチ２７がオ
ンのときにのみ低レベル（Ｒ−Ｖｃｃ／　（Ｒ＋ｒ）］
となる。

サンプリング回路３１は、上記（ｄ）の波形を前記（ｂ
）に示したクロック信号に同期してサンプリングし、２
連または３連照合を行なう。したがって、サンプリング
回路３１の出力、すなわち、半導体入力保護回路２１の
出力端Ｂ点に現われる出力波形は、第２図（ｆ）に示す
ように、チャタリングやスイッチ回路３３のオンオフの
影響が除去されて、信号発生スイッチ２７のオンオフ情
報だけが抜き出された波形となる。なお、第２図（ｆ）
においては、３連照合を行なった場合、すなわち、サン
プル値が３個以上連続して同じ値の場合を検出する方式
を例示しているので、（ｆ）が立ち上がるのは、信号□
発生スイッチ２７がオフになった時点ｔ工よりも３クロ
ツクだけ遅れた時点ｔ２となる。

また、第２図（ｅ）は、上記の場合に保護抵抗２２（シ
たがって配線コネクタ２９）に流れる電流を示した波形
である。この電流は図示のごとき脈流となる。

以下、上記（ｅ’）に示す電流について説明する。

まず、信号発生スイッチ２７がオフ（開）状態の場合に
ついて考える。この場合には、回路が切れてしまうので
、スイッチ回路３３のオンオフに拘りなく電流は流れな
い。

次に、信号発生スイッチ２７がオン（閉）状態の場合に
ついて考える。この場合、逆相クロックが高レベル（し
たがってスイッチ回路３３がオン）のときは、電流工、
がスイッチ回路３３と保護抵抗２２とを介して流れ、逆
相クロックが低レベル（したがってスイッチ回路３３が
オフ）のときは、電流工２がプルアップ抵抗２６と保護
抵抗２２とを介して流れる。

上記の電流工、と電流Ｉ２は、下記（３）、（４）式に
示すような値になる。

Ｉ　、＝　Ｖｃｃ／　Ｒ−（３） Ｌ＝Ｖｃｃ／　（Ｒ＋ｒ）−（４） 上記のように、信号発生スイッチ２７がオンの場合には
、第２図（ｅ）に示すように、最大値が工１、最小値工
２．平均値が工。の電流が流れる。なお、この平均値工
。の電流値は前述したコネクタ接点電流Ｉｃの基準値（
例えば１ｍＡ）を上回るように設定する。ただし、コネ
クタ接点は、−旦大電流工□が流れて酸化被膜が絶縁破
壊されてオン状態になると、電流が小さな値工２に低下
してもオン状態を保つから、最大値工、が上記Ｉｃの基
準値よりも十分大きければ、平均値１．は必ずしもＩｃ
の基準値以上でなくともよい。

上記のように、第１図の回路においては、サンプリング
回路３１がサンプリングを行なっている期間（クロック
パルスが高レベルの間）では、スイッチ回路３３をオフ
にしてプルアップ抵抗２６を挿入することにより、入力
端Ａ点の電圧が信号発生スイッチ２７のオンオフによっ
て大幅に変化（オン時のＡ点電圧をＶｔｈ＝Ｖｃｃ／２
以下にする）するようにし、また、サンプリング回路３
１がサンプリングを行なっていない期間では、スイッチ
回路３３をオンにしてプルアップ抵抗２６を短絡し、保
護抵抗２２（シたがって配線コネクタ２９）を流れる電
流を大きな値にすることが出来る。

したがって第１図の回路においては、プルアップ抵抗を
ＩＣ内蔵としてＩＣ化のメリットを最大限に活用し、か
つ、外付けする保護抵抗の抵抗値をラッチアップ防止に
必要な十分大きな値とし、しかも配線コネクタの接点の
酸化被膜を確実に破るだけの大きなコネクタ接点電流を
流すことが出来る。

次に、第３図は、第１図の回路をＩＣ化した具体的な回
路め一実施例図であり、第３図において第１図と同符号
は同一部分を示す。

第３図において、プルアップ抵抗２６とスイッチ回路３
３はＭＯＳトランジスタで形成し、そのオン抵抗および
オン抵抗の変化を利用して実現されている。なお、プル
アップ抵抗２６を拡散抵抗で形成することも勿論可能で
ある。また、サンプリング回路３１は、Ｄフリップフロ
ップ回路５１とＪＫフリップフロップ回路５３とＡＮＤ
ゲート５２とを用いて図示のごとく構成する。なお、遅
延素子５４はＪＫフリッププロップ回路５３のセットア
ツプ・ホールド時間を確保するためのものである。

第３図に示すように、本発明の装置は半導体入力保護回
路２１の構成要素の全てを標準Ｍ○Ｓプロセスを用いて
作ることが可能である。

なお、これまでの説明では、プルアップ抵抗を用いて信
号発生スイッチがオフのときに信号が高レベルになる回
路について例示したが、プルダウン抵抗を用いて信号発
生スイッチがオンのときに信号が高レベルになる回路の
場合でも極性を反転させることで全く同様に構成するこ
とが可能である。

〔発明の効果〕

以上説明してきたように、この発明によれば。

その構成をプルアップ抵抗（またはプルダウン抵抗）と
並列にスイッチ回路を設け、該スイッチ回路をサンプリ
ング回路がサンプリングしていない期間はオンにして保
護抵抗に大きな電流を流すように構成しているので、車
両固有の悪環境下においても十分なコネクタ接点電流を
確保し、かつ耐サージ性を損わずにノイズを除去する入
力保護回路を集積回路化することが可能となり、より信
頼性の高い、小型、低コストの電子装置を提供すること
が出来る、という優れた効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例図、第２図は第１図の回路の
信号波形図、第３図は集積化した本発明の具体的な実施
例図、第４図は従来のディスクリート構成による入力保
護回路の一例図、第５図は集積化した入力保護回路の一
例図である。 〈符号の説明〉 ２１・・・半導体入力保護回路

Claims (1)

【特許請求の範囲】
1. 入力端と電源端子間および入力端と接地端子間にそれぞ
   れ接続されたクランプ用ダイオードと、上記入力端に一
   方の電極が接続され他方の電極が電源端子または接地端
   子に接続されたコンデンサと、上記入力端の電圧をプル
   アップまたはプルダウンするプル抵抗と、該プル抵抗と
   並列に接続された半導体スイッチと、上記入力端に接続
   されたバッファ回路と、該バッファ回路の出力に接続さ
   れたサンプリング回路と、該サンプリング回路を駆動す
   る一定周波数のクロック信号を発生する発振器と、上記
   サンプリング回路がサンプリングを行なわない期間は上
   記半導体スイッチをオン状態にし、サンプリングを行な
   う期間はオフ状態にする手段と、を半導体集積回路で構
   成し、上記サンプリング回路の出力を後続の電子回路の
   入力とし、また、上記入力端から外付けの保護抵抗を介
   してオンオフのディジタル信号を発生する信号発生スイ
   ッチの一端に接続してなる半導体入力保護回路。