JP4749304B2 - 負荷駆動回路 - Google Patents

Description

本発明は、逆接続防止用ダイオードおよびスイッチング素子を介して負荷を駆動する負荷駆動回路にかかり、特に駆動回路の地絡、天絡、開放事故を正確に判別することのできる負荷駆動回路に関する。

電子制御装置において、ＦＥＴ(Field Effect Transistor)は演算制御装置からの駆動信号に基づきスイッチング動作を行なうことにより、リレー、ソレノイド、ヒータなどの負荷を駆動制御する駆動素子として多用されている。

一般に、ＦＥＴを用いた負荷駆動回路としては、電源−負荷−ＦＥＴ−電源グランドをこの順に接続したローサイド駆動回路、および電源−ＦＥＴ−負荷−電源グランドをこの順に接続したハイサイド駆動回路が知られており、これらの駆動回路のＦＥＴをスイッチング制御することにより、負荷への通電と非通電を制御して負荷を駆動制御することができる。

ＦＥＴは、その構造上、内部に寄生ダイオードを有している。このため、演算制御装置等からのＦＥＴへの駆動信号とは関係なく、本来意図しない向き（逆方向）に通電が可能である。このため、誤って電源の極性を逆に接続（逆接）した場合、思いがけずに負荷が駆動されることがある。

このような電源の逆接による負荷の駆動を防止するために、電源−負荷−ＦＥＴ−電源グランドを接続する線路のいずれかにダイオード（逆接続防止用ダイオード）を挿入し、意図しない向きへの電流を阻止する方法が考えられている。

一方、電子制御装置には、安全性あるいは保守性向上の観点から駆動回路の故障検出とその故障モードを特定する診断機能が要求される場合がある。ここで、故障モードとは、負荷と駆動回路間の断線等による電気的な開路（開放）、負荷と駆動回路間を接続する線路のグランドへの短絡（地絡）、負荷と駆動回路間を接続する線路の電源への短絡（天絡）などである。

このような診断機能を備えた回路としては、例えば、直流電源に負荷、前記電源の逆方向接続時における負荷の駆動を防止する逆接続防止用ダイオード、および負荷駆動用のスイッチング素子（ＦＥＴ）を直列接続した負荷駆動回路において、前記スイッチング素子（ＦＥＴ）の非通電時におけるＦＥＴ出力電圧を所定の閾電圧と比較することにより、駆動回路を診断する診断回路が知られている。

前述のように、直流電源に負荷、前記電源の逆方向接続時における負荷の駆動を防止する逆接続防止用ダイオード、および負荷駆動用のスイッチング素子（ＦＥＴ）を直列接続した負荷駆動回路においては、逆接保護用ダイオードが負荷とＦＥＴ間に接続されているため、駆動回路をローサイド駆動回路として構成した場合では、地絡時にＦＥＴの出力点電圧（ＦＥＴと負荷との接続点電圧（出力電圧））がグランドの電位とならない。このため、前記診断回路は開放と診断する。すなわち、診断回路は地絡と開放を区別することができない。

また、前記負荷駆動回路をハイサイド駆動回路として構成した場合は、天絡時にＦＥＴの出力電圧が電源電圧とならない。このため前記診断回路は開放と診断する。すなわち、診断回路は天絡と開放を区別することができない。

なお、前記逆接保護用ダイオードを備えた駆動回路において、該回路をローサイド回路として構成した場合における開放と地絡、ハイサイド回路として構成した場合における開放と天絡を判別する手段として、ダイオードの負荷側の電圧を所定の閾電圧と比較する方法が考えられる。このような方法を採用する場合は、ＦＥＴと診断回路を同一のＩＣに内蔵し、かつダイオードを前記ＩＣの外部に追加することになる。この場合には、ダイオードの負荷側の電圧をＩＣに取りこむための入力回路、例えばＩＣ入力ピンなどが増加し、コスト増につながる。

また、ＩＣ内に逆接保護用ダイオードを内蔵することが考えられる。ＩＣ内に逆接保護用ダイオードを内蔵した場合、このＩＣ用いて逆接保護を必要としない駆動回路を構成する場合、前記逆接保護用ダイオードによる熱損失が余分に発生する。このため、余分な放熱対策、余分な出力制限、ＩＣチップ面積拡大によるコストの増加等の問題が生じる。また、部品調達における管理面、コスト面からも、同一電子制御装置に使用する駆動回路は可能な限り統一を図ることが望ましい。このため、ＩＣ内に逆接保護用ダイオードを内蔵することにより前記診断機能を満足させることは最良の手段ではない。

本発明は、これらの問題点に鑑みてなされたもので、逆接保護用ダイオードを備えた駆動回路において、該回路をローサイド駆動回路として構成した場合における開放と地絡、ハイサイド駆動回路として構成した場合における開放と天絡を正確に区別して判別することのできる負荷駆動回路を提供するものである。

本発明は上記課題を解決するため、次のような手段を採用した。

直流電源に、負荷、前記直流電源の逆方向接続時における負荷の駆動を防止する逆接続防止用ダイオード、および負荷駆動用のスイッチング素子を直列接続し、前記逆接続防止ダイオードに抵抗を並列接続した負荷駆動回路と、前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧と第２の基準電圧を比較する第１の比較回路と、前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧と第４の基準電圧を比較する第２の比較回路と、前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧が、前記第２の基準電圧以上に設定した第１の基準電圧以下であるとき、前記第２の基準電圧以下でかつ前記第４の基準電圧以上に設定した第３の基準電圧を前記スイッチング素子の出力点に供給する定電圧回路を備え、前記第１の比較回路が、前記スイッチング素子の出力点電圧が第２の基準電圧以下であることを検出し、前記第２の比較回路が、前記スイッチング素子の出力点電圧が第４の基準電圧以上であることを検出したとき、前記負荷と逆接続防止用ダイオード間を接続する回路の開放を検出する判定器を備えた。

本発明は、以上の構成を備えるため、逆接保護用ダイオードを備えた駆動回路において、該回路をローサイド駆動回路として構成した場合における開放と地絡、ハイサイド駆動回路として構成した場合における開放と天絡を正確に区別して判別することができる。

以下、最良の実施形態を添付図面を参照しながら説明する。図１は、第１の実施形態にかかる負荷駆動回路（ローサイド駆動回路に適用した例）を説明する図、図２は図１の回路に用いる比較基準電圧相互間の大小関係を説明する図である。

図において、１−４は電子制御装置、１−９は出力駆動回路であり、ＦＥＴ１−１２並びに地絡および開放検出回路１−１５を有する。出力駆動回路１−９は、演算制御装置 １−２１の駆動信号にしたがって電源１−１に接続された負荷１−２に対して、通電と非通電の制御を行い負荷１−２を駆動する。

１−７は逆接保護用ダイオードであり、電源１−１を逆接続した場合に、電子制御装置１−４のグランド端子１−６、出力駆動回路１−９のグランド端子１−１１、ＦＥＴ１−１２に内蔵された寄生ダイオード１−１３、出力駆動回路１−９の出力端子１−１０を経由して負荷１−２に通電し該負荷を駆動するのを防止する。

１−１６は定電圧源であり、負荷１−２と電子制御装置１−４の間の接続点であるＡ点１−３が開放となったときで、かつＦＥＴ１−１２の非通電時に、駆動回路の出力端子１−１０を第３の基準電圧Ｖ_{ＯＵＴＯＰＥＮ}に固定する。

１−１７は第１の基準電圧Ｖ_ＣＣと駆動回路の出力端子１−１０の電圧を比較する機能を有するスイッチである。前記第１の基準電圧Ｖ_ＣＣは前記第３の基準電圧Ｖ_{ＯＵＴＯＰＥＮ}より高い電圧に設定されており、駆動回路の出力端子１−１０の電圧が第１の基準電圧Ｖ_ＣＣより高い場合はスイッチを開き、駆動回路の出力端子１−１０の第１の基準電圧Ｖ_ＣＣより低い場合はスイッチを閉じる動きをする。

１−１８は開放検出回路であって、駆動回路１−９の出力端子１−１０の電圧を、前記第３の基準電圧Ｖ_{ＯＵＴＯＰＥＮ}より高い第２の基準電圧Ｖ_{ＴＯＰＥＮ}と比較する。故障の診断はＦＥＴの非通電時行う。この場合、駆動回路１−９の出力端子１−１０の電圧と第２の基準電圧Ｖ_{ＴＯＰＥＮ}とを比較し、出力端子１−１０の電圧がＶ_{ＴＯＰＥＮ}より大きい場合、駆動回路は正常であると判定する。

１−１９は地絡検出回路であって、駆動回路の出力端子１−１０の電圧を、前記第３の基準電圧Ｖ_{ＯＵＴＯＰＥＮ}より低い第４の基準電圧Ｖ_ＴＧＮＤと比較する。故障の診断はＦＥＴが非通電時に行う。この場合、駆動回路１−９の出力端子１−１０の電圧と前記第４の基準電圧Ｖ_ＴＧＮＤを比較し、出力端子１−１０の電圧が前記Ｖ_ＴＧＮＤより小さい場合に地絡と判定する。

１−２０は診断判定器であって、ＦＥＴ非通電時に、駆動回路１−９の出力端子１−１０の電圧が、前記Ｖ_{ＴＯＰＥＮ}以下で、かつ前記Ｖ_ＴＧＮＤ以上である場合に、開放と判定する。ものである。いずれの判定結果も演算制御装置１−２１に入力される。

図２は、前記第１の基準電圧電圧Ｖ_ＣＣ、第２の基準電圧Ｖ_{ＴＯＰＥＮ}、第３の基準電圧Ｖ_{ＯＵＴＯＰＥＮ}、第４の基準電圧Ｖ_ＴＧＮＤの大小関係と、出力端子１−１０の電位毎の診断判定結果を示している。

図１に示す回路において、１−８は抵抗であり、その抵抗値は、電源１−１を逆接続した場合に、負荷１−２を駆動しない値に電流を制限することができ、かつ前記Ａ点が電源１−１のグランドに地絡した場合、駆動出力回路１−９の出力端子１−１０からのリーク電流Ｉ_ＳＧＮＤと抵抗１−８の抵抗値との積による電位差が前記地絡検出回路１−１９に設定した第４の基準電圧Ｖ_ＴＧＮＤを越えない値に設定してある。

以下に説明するように、逆接保護用ダイオード１−７に並列に抵抗１−８を接続することにより、前記Ａ点が電源１−１のグランドに地絡するような場合においても、該地絡とＡ点での開放とを正しく判別することができる。以下、Ａ点での開放（Ａ点での断線）と、Ａ点での地絡（Ａ点のグランドへの地絡）との判別について説明する。

まず、通常時においては、ＦＥＴが通電する際に負荷１−２を流れる電流は逆接保護用ダイオード１−７を通って流れる。このとき抵抗１−８は負荷１−２の駆動に影響を及ぼすことはない。また、ＦＥＴが非通電時には、駆動回路１−９の出力端子１−１０は、負荷を通して電源１−１に繋がれているため、出力端子１−１０の電圧は、電源１−１の電圧とほぼ等しい。このため、前記スイッチ１−１７は開放状態であり、出力端子１−１０の電圧は第２の基準電圧Ｖ_{ＴＯＰＥＮ}より大きくなる。このため駆動回路は正常である判断される。

Ａ点が開放した場合、駆動回路１−９の出力端子１−１０の電圧は、地絡検出回路１−１８内にあるプルダウン１−２２（抵抗等により構成される）により、第２の基準電圧Ｖ_{ＴＯＰＥＮ}以下に低下される。これにより前記スイッチ１−１７は閉じられる。この結果、出力端子１−１０の電圧は前記定電圧源１−１６によりＶ_{ＯＵＴＯＰＥＮ}となる。すなわち、第２の基準電圧Ｖ_{ＴＯＰＥＮ}以下、かつ第４の基準電圧Ｖ_ＴＧＮＤ以上となり、Ａ点は開放であると判定される。

Ａ点が地絡（電源１−１のグランドに短絡）した場合、駆動回路１−９の出力端子１−１０の電圧は、リーク電流Ｉ_ＳＧＮＤと抵抗１−８の積に等しい電位差となる。ここで、前記積による電位差は、前述のように地絡検出回路１−１９に設定した第４の基準電圧Ｖ_ＴＧＮＤを越えない値に設定しているため、Ａ点は地絡であると判定される。

なお、電源１−１を逆接続した場合は、逆流電流はＦＥＴの寄生ダイオード１−１３および抵抗１−８を通って流れるが、電流値は負荷１−２を駆動しないだけ十分小さく制限されているため本来の逆接時の誤動作防止を行うことができる。

図３は、第２の実施形態にかかる負荷駆動回路（ハイサイド駆動回路に適用した例）を説明する図、図４は図３の回路に用いる比較基準電圧相互間の大小関係を説明する図である。なお、図３において、図１に示される部分に対応する部分については同一符号（−以降の部分）を付している。

図３において、３−４は電子制御装置、３−９は出力駆動回路であり、ＦＥＴ３−１２と天絡および開放検出回路３−１５を有する。出力駆動回路３−９は、演算制御装置３−２１の駆動信号にしたがって電源３−１に接続された負荷３−２に対して通電と非通電の制御を行い負荷３−２を駆動する。

３−７は逆接保護用ダイオードであり、電源３−１を逆接続した場合に、負荷３−２、出力駆動回路３−９の出力端子３−１０、ＦＥＴ３−１２の内蔵寄生ダイオード３−１３、出力駆動回路３−９の電源端子３−１１、電子制御装置３−４の電源端子３−６を経由して負荷３−２に通電し該負荷を駆動するのを防止する。

３−１６は、定電圧源であり、負荷３−２と電子制御装置３−４の接続点であるＢ点が開放となったときで、かつＦＥＴ３−１２の非通電時に、駆動回路の出力端子３−１０を第３の基準電圧「（電源電圧）−Ｖ_{ＯＵＴＯＰＥＮ}」に固定する。

３−１７は、第１の基準電圧「（電源電圧）−Ｖ_ＣＣ」と駆動回路の出力端子３−１０の電圧を比較する機能を有するスイッチである。前記第１の基準電圧「（電源電圧）−Ｖ_ＣＣ」は前記第３の基準電圧「（電源電圧）−ＶＯＵＴＯＰＥＮ」より低い電圧に設定されており、駆動回路の出力端子３−１０の電圧が第１の基準電圧「（電源電圧）−Ｖ_ＣＣ」より低い場合はスイッチを開き、駆動回路の出力端子３−１０の電圧が第１の基準電圧「（電源電圧）−Ｖ_ＣＣ」より高い場合はスイッチを閉じる動きをする。

３−１８は開放検出回路であり、前記第３の基準電圧「（電源電圧）−Ｖ_{ＯＵＴＯＰＥＮ}」より低い第２の基準電圧「（電源電圧）−Ｖ_{ＴＯＰＥＮ}」と、駆動回路３−９の出力端子３−１０の電圧を比較する。故障の診断はＦＥＴが非通電時に行う。この場合、駆動回路３−９の出力端子３−１０の電圧と第２の基準電圧「（電源電圧）−Ｖ_{ＴＯＰＥＮ}」とを比較し、出力端子３−１０の電圧が第２の基準電圧「（電源電圧）−Ｖ_{ＴＯＰＥＮ}」より小さい場合、駆動回路は正常であると判定する。

３−１９は天絡検出回路であって、駆動回路の出力端子３−１０の電圧を前記第３の基準電圧「（電源電圧）−Ｖ_{ＯＵＴＯＰＥＮ}」電圧より高い第４の基準電圧「（電源電圧）−Ｖ_ＴＰＷＲ」と比較する。診断はＦＥＴが非通電時に行い、出力端子３−１０の電圧が前記第４の基準電圧「（電源電圧）−Ｖ_ＴＰＷＲ」より大きい場合に天絡と判定する。

３−２０は診断判定器であって、ＦＥＴ非通電時に駆動回路３−９の出力端子３−１０の電圧が、前記第２の基準電圧「（電源電圧）−Ｖ_{ＴＯＰＥＮ}」以上で、かつ前記第４の基準電圧「（電源電圧）−Ｖ_ＴＰＷＲ」以下である場合に、開放と判定するものである。いずれの判定結果も演算制御装置３−２１に入力される。

図４は、前記電圧第１の基準電圧「（電源電圧）−Ｖ_ＣＣ」、第２の基準電圧「（電源電圧）−Ｖ_{ＴＯＰＥＮ}」、第３の基準電圧「（電源電圧）−Ｖ_{ＯＵＴＯＰＥＮ}」、第４の基準電圧「（電源電圧）−Ｖ_ＴＰＷＲ」の大小関係と、出力端子３−１０の電位毎の診断判定結果を示している。

図３に示す回路において、３−８は抵抗であり、その抵抗値は、電源３−１を逆接続した場合に負荷３−２を駆動しない値に電流を制限することができ、かつ前記Ｂ点が電源３−１の電源電圧に天絡した場合、駆動出力回路３−９の出力端子３−１０からのリーク電流Ｉ_ＳＰＷＲと抵抗３−８の積による電圧降下によっても駆動出力回路３−９の出力端子３−１０の電圧が前記天絡検出回路の閾電圧（第４の基準電圧「（電源電圧）−Ｖ_ＴＰＷＲ」）を下回らない値に設定してある。

図３に示す回路構成によれば、前記Ｂ点３−３が開放となった場合、および電源３−１の電源電圧に天絡した場合において、それぞれ開放と天絡を判別することができる。

まず、通常時においては、ＦＥＴが通電する際に、負荷３−２を流れる電流は逆接保護用ダイオード３−７を通って流れる。このとき抵抗３−８は負荷３−２の駆動に影響を及ぼすことはない。また、ＦＥＴが非通電時には、駆動回路３−９の出力端子３−１０の電圧は、負荷を通して電源３−１のグランドに繋がれているため、グランド電圧とほぼ等しい。このため、前記スイッチ３−１７は開放状態にあり、出力端子３−１０の電圧は第２の基準電圧「（出力電圧）−Ｖ_{ＴＯＰＥＮ}」より小さくなり正常と判断される。

Ｂ点３−３が開放した場合は、駆動回路３−９の出力端子３−１０の電圧は、天絡検出回路３−１８内にあるプルアップ回路３−２２により第２の基準電圧以上に上昇される。これにより前記スイッチ３−１７は閉じられる。その結果、出力端子３−１０の電圧は前記定電圧源３−１６により第３の基準電圧「（電源電圧）−Ｖ_{ＯＵＴＯＰＥＮ}」となる。すなわち、第２の基準電圧「（電源電圧）−Ｖ_{ＴＯＰＥＮ}」以上、かつ第４の基準電圧「（電源電圧）−Ｖ_ＴＰＷＲ」となり、Ｂ点は開放と判断される。

Ｂ点が電源３−１の電源電圧に天絡した場合は、駆動回路３−９の出力端子３−１０の電圧は、リーク電流Ｉ_ＳＰＷＲと抵抗３−８の積による電位差を考慮しても、前記天絡検出回路の閾電圧（第４の基準電圧「（電源電圧）−Ｖ_ＴＰＷＲ」）以上となり天絡と判断される。

なお、電源３−１を逆接した場合は、逆流電流はＦＥＴの寄生ダイオード３−１３と抵抗３−８を通って流れるが、電流値は負荷３−２を駆動しないだけ十分小さく制限されており、本来の逆接時の誤動作防止を行うことができる。

以上説明したように、 電源逆接続時における負荷駆動を防止するための逆接保護ダイオードを、負荷とスイッチング素子であるＦＥＴ間に挿入した負荷駆動回路において、前記逆接保護用ダイオードに抵抗を並列接続し、また、負荷解放時に前記ＦＥＴと逆接保護用ダイオード間に定電圧を供給する定電圧源を設ける。

これにより、ローサイド駆動回路に地絡が発生した場合、ＦＥＴ出力電圧がグランドレベルに低下する。このため、開放時のＦＥＴ出力電圧との相違から、地絡と開放を正しく判別することができる。同様にハイサイド駆動回路が天絡した場合でもＦＥＴ出力電圧が電源レベルに上昇するため、開放時のＦＥＴ出力電圧との違いから、天絡と開放を正しく判別することができる。

第１の実施形態にかかる負荷駆動回路（ローサイド駆動回路に適用した例）を説明する図である。 図１の回路に用いる比較基準電圧相互間の大小関係を説明する図である。 第２の実施形態にかかる負荷駆動回路（ハイサイド駆動回路に適用した例）を説明する図である。 図３の回路に用いる比較基準電圧相互間の大小関係を説明する図である。

符号の説明

１−１ 電源
１−２ 負荷
１−３ 負荷と電子制御装置の接続点（Ａ点）
１−４ 電子制御装置
１−５ 負荷駆動出力端子
１−６ 電子制御装置のグランド端子
１−７ 逆接保護用ダイオード
１−８ 抵抗（地絡検出用抵抗）
１−９ 駆動回路
１−１０ 駆動回路の出力端子
１−１１ 駆動回路のグランド端子
１−１２ ＦＥＴ
１−１３ ＦＥＴ１の寄生ダイオード
１−１４ 駆動回路のリーク電流
１−１５ 地絡および開放検出回路
１−１６ 定電圧源（開放電圧保持回路）
１−１７ スイッチ
１−１８ 開放検出回路
１−１９ 地絡検出回路
１−２０ 診断判定器
１−２１ 演算制御装置
３−１ 電源
３−２ 負荷
３−３ 負荷と電子制御装置の接続点（Ｂ点）
３−４ 電子制御装置
３−５ 電子制御装置の負荷駆動出力端子
３−６ 電子制御装置の電源端子
３−７ 逆接保護用ダイオード
３−８ 抵抗（天絡検知用抵抗）
３−９ 駆動回路
３−１０ 駆動回路の出力端子
３−１１ 駆動回路の電源端子
３−１２ ＦＥＴ
３−１３ ＦＥＴの寄生ダイオード
３−１４ 駆動回路のリーク電流
３−１５ 天絡および開放検出回路
３−１６ 定電圧源（開放電圧保持回路）
３−１７ スイッチ
３−１８ 開放検出回路
３−１９ 天絡検出回路
３−２０ 診断判定器
３−２１ 演算制御装置
２−１ 第１の基準電圧
２−２ 第２の基準電圧
２−３ 第３の基準電圧
２−４ 第４の基準電圧
４−１ 第１の基準電圧
４−２ 第２の基準電圧
４−３ 第３の基準電圧
４−４ 第４の基準電圧

Claims (8)

1. 直流電源に、負荷、前記直流電源の逆方向接続時における負荷の駆動を防止する逆接続防止用ダイオード、および負荷駆動用のスイッチング素子を直列接続し、前記逆接続防止ダイオードに抵抗を並列接続した負荷駆動回路と、
   前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧と第２の基準電圧を比較する第１の比較回路と、
   前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧と第４の基準電圧を比較する第２の比較回路と、
   前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧が、前記第２の基準電圧以上に設定した第１の基準電圧以下であるとき、前記第２の基準電圧以下でかつ前記第４の基準電圧以上に設定した第３の基準電圧を前記スイッチング素子の出力点に供給する定電圧回路を備え、
   前記第１の比較回路が、前記スイッチング素子の出力点電圧が第２の基準電圧以下であることを検出し、前記第２の比較回路が、前記スイッチング素子の出力点電圧が第４の基準電圧以上であることを検出したとき、前記負荷と逆接続防止用ダイオード間を接続する回路の開放を検出する判定器を備えたことを特徴とする負荷駆動回路。
2. 請求項１記載の負荷駆動回路において、
   第１の比較回路は、前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧が第２の基準電圧より大であるとき前記負荷と逆接続防止用ダイオード間を接続する回路が正常であると判定することを特徴とする負荷駆動回路。
3. 請求項１記載の負荷駆動回路において、
   前記第２の比較回路は、前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧が第４の基準電圧以下であるとき前記負荷と逆接続防止用ダイオード間を接続する回路が地絡したと判定することを特徴とする負荷駆動回路。
4. 請求項１記載の負荷駆動回路において、
   逆接続防止用ダイオードに並列接続した抵抗の値は、電源が逆方向に接続された場合に負荷を駆動しない値に電流を制限できる値であり、かつ、前記負荷と逆接続防止用ダイオード間を接続する回路が地絡したとき、前記定電圧供給回路により供給される前記スイッチング素子の出力点電圧が前記第４の基準電圧を超えない値となるように設定されていることを特徴とする負荷駆動回路。
5. 直流電源に、負荷駆動用のスイッチング素子、前記直流電源の逆方向接続時における負荷の駆動を防止する逆接続防止用ダイオード、および負荷を直列接続し、前記逆接続防止ダイオードに抵抗を並列接続した負荷駆動回路と、
   前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧と第２の基準電圧を比較する第１の比較回路と、
   前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧と第４の基準電圧を比較する第２の比較回路と、
   前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧が、前記第２の基準電圧以下に設定した第１の基準電圧以上であるとき、前記第２の基準電圧以上でかつ前記第４の基準電圧以下に設定した第３の基準電圧を前記スイッチング素子の出力点に供給する定電圧回路を備え、
   前記第１の比較回路が、前記スイッチング素子の出力点電圧が第２の基準電圧以上であることを検出し、前記第２の比較回路が、前記スイッチング素子の出力点電圧が第４の基準電圧以下であることを検出したとき、前記負荷と逆接続防止用ダイオード間を接続する回路の開放を検出する判定器を備えたことを特徴とする負荷駆動回路。
6. 請求項５記載の負荷駆動回路において、
   第１の比較回路は、前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧が第２の基準電圧より小であるとき前記負荷と逆接続防止用ダイオード間を接続する回路が正常であると判定することを特徴とする負荷駆動回路。
7. 請求項５記載の負荷駆動回路において、
   前記第２の比較回路は、前記スイッチング素子のオフ時におけるスイッチング素子の出力点電圧が第４の基準電圧以上であるとき前記負荷と逆接続防止用ダイオード間を接続する回路が天絡したと判定することを特徴とする負荷駆動回路。
8. 請求項５記載の負荷駆動回路において、
   逆接続防止用ダイオードに並列接続した抵抗の値は、電源が逆方向に接続された場合に負荷を駆動しない値に電流を制限できる値であり、かつ、前記負荷と逆接続防止用ダイオード間を接続する回路が天絡したとき、前記定電圧供給回路により供給される前記スイッチング素子の出力点電圧が前記第４の基準電圧を超える値となるように設定されていることを特徴とする負荷駆動回路。

Images