JPH01304518A - 差動増幅型高速バス - Google Patents
差動増幅型高速バスInfo
- Publication number
- JPH01304518A JPH01304518A JP13617188A JP13617188A JPH01304518A JP H01304518 A JPH01304518 A JP H01304518A JP 13617188 A JP13617188 A JP 13617188A JP 13617188 A JP13617188 A JP 13617188A JP H01304518 A JPH01304518 A JP H01304518A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- bus circuit
- becomes
- inverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 title claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 4
- 230000008054 signal transmission Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 240000004922 Vigna radiata Species 0.000 description 3
- 235000010721 Vigna radiata var radiata Nutrition 0.000 description 3
- 235000011469 Vigna radiata var sublobata Nutrition 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体集積回路の信号を伝送するバスに関す
るものである。
るものである。
［従来の技術］
第２図は従来のマイクロコンピュータの（：Ｉ）Ｕ （
中央演算処理装置）内のバス回路の回路図を示す。図に
おいて、信号ＤＥＬびＤ（ＤはＤの反転信号）がこのバ
ス回路の人力信号であり、この人力信号は（１）及び（
２）のＮＡＮＤゲートで構成されるフリップフロップに
よってラッチされる。さらにその出力は（３） 、 （
４） 、 （５）及び（６）の４つのＮチャネルトラン
ジスタで構成される排他的論理和回路を通して信号線Ｅ
及びπへ伝えられる。信号線り、ＤとＥ、Ｅとの関係は
制御信号Ａによって決まる。また、信号線Ｅ及び百に接
続されるＰチャネルトランジスタ（７） ＜８）は互い
に相手の信号線を人力とし一方の信号線の゛Ｈルベルを
確定するために用いられる。信号線Ｅをインバータ（９
）によって反転した信号Ｘがこのバス回路の出力となる
。第２図のバス回路の動作について説明する。まず、制
御信号ＡがＨ′の場合を考える。この場合はＮチャネル
トランジスタ（３） 、 （５）は導通状態である。信
号りにＬ′が百にＨ′か人力された時にはＮＡＮＤゲー
ト（１）の出力は’ Ｈ′ＮＡＮＤゲート（２）の出力
はＬ′となり、Ｎチャネルトランジスタ（４）は導通、
Ｎチャネルトランジスタ（６）は非導通状態となる。こ
れにより、信号線ＥにはＬ′が出力されこれがインバー
タ（９）で反転されて出力信号ＸはＨ′となる。一方、
信号りにＨ′が下にＬ′が入力された時には、ＮＡＮＤ
ゲート（１）の出力は゛Ｌ′ＮＡＮＤゲート（２）の出
力はＨ′となり、Ｎチャネルトランジスタ（４）は非導
通Ｎチャネルトランジスタ（６）は導通状態となる。こ
わにより、信号緑豆にＨ′か出力されこれがインバータ
（９）で反転されて出力信号ＸはＬ′となる。次に、制
御信号ＡかＬ′の場合を考える。この場合はＮチャネル
トランジスタ（３） 、 （５）は非導通状態である。
中央演算処理装置）内のバス回路の回路図を示す。図に
おいて、信号ＤＥＬびＤ（ＤはＤの反転信号）がこのバ
ス回路の人力信号であり、この人力信号は（１）及び（
２）のＮＡＮＤゲートで構成されるフリップフロップに
よってラッチされる。さらにその出力は（３） 、 （
４） 、 （５）及び（６）の４つのＮチャネルトラン
ジスタで構成される排他的論理和回路を通して信号線Ｅ
及びπへ伝えられる。信号線り、ＤとＥ、Ｅとの関係は
制御信号Ａによって決まる。また、信号線Ｅ及び百に接
続されるＰチャネルトランジスタ（７） ＜８）は互い
に相手の信号線を人力とし一方の信号線の゛Ｈルベルを
確定するために用いられる。信号線Ｅをインバータ（９
）によって反転した信号Ｘがこのバス回路の出力となる
。第２図のバス回路の動作について説明する。まず、制
御信号ＡがＨ′の場合を考える。この場合はＮチャネル
トランジスタ（３） 、 （５）は導通状態である。信
号りにＬ′が百にＨ′か人力された時にはＮＡＮＤゲー
ト（１）の出力は’ Ｈ′ＮＡＮＤゲート（２）の出力
はＬ′となり、Ｎチャネルトランジスタ（４）は導通、
Ｎチャネルトランジスタ（６）は非導通状態となる。こ
れにより、信号線ＥにはＬ′が出力されこれがインバー
タ（９）で反転されて出力信号ＸはＨ′となる。一方、
信号りにＨ′が下にＬ′が入力された時には、ＮＡＮＤ
ゲート（１）の出力は゛Ｌ′ＮＡＮＤゲート（２）の出
力はＨ′となり、Ｎチャネルトランジスタ（４）は非導
通Ｎチャネルトランジスタ（６）は導通状態となる。こ
わにより、信号緑豆にＨ′か出力されこれがインバータ
（９）で反転されて出力信号ＸはＬ′となる。次に、制
御信号ＡかＬ′の場合を考える。この場合はＮチャネル
トランジスタ（３） 、 （５）は非導通状態である。
まず、信号線りにＬ′がＤにＨ′が人力された時には、
ＮＡＮＤゲー＋−（１）の出力は゛Ｈ′ＮＡＮＤゲート
（２）の出力はＬ′どなってＮチャネルトランジスタ（
４）は導通Ｎチャネルトランジスタ（６）は非導通状態
となる。これにより、信号線ＥにはＬ′か出される。一
方、ＥにはＮチャネルトランジスタ（５） 、 （６）
が非導通であるため信号出力がなされないが信号線Ｅが
Ｌ′であるためＰチャネルトラジスタ（８）か導通状態
となり、信号緑豆はＨ′にチャージされこれがインバー
タ（９）で反転されて出力信号ＸはＬ′となる。次に、
信号りにＨ′がＤにＬ′が人力された時にはＮＡＮＤゲ
ート（１）の出力はＬ ′ＮＡＮＤケート（２）の出力
はＨ′となって、Ｎチャネルト・ランシスタ（４）は非
導通Ｎチャネルトランジスタ（６）は導通状態となる。
ＮＡＮＤゲー＋−（１）の出力は゛Ｈ′ＮＡＮＤゲート
（２）の出力はＬ′どなってＮチャネルトランジスタ（
４）は導通Ｎチャネルトランジスタ（６）は非導通状態
となる。これにより、信号線ＥにはＬ′か出される。一
方、ＥにはＮチャネルトランジスタ（５） 、 （６）
が非導通であるため信号出力がなされないが信号線Ｅが
Ｌ′であるためＰチャネルトラジスタ（８）か導通状態
となり、信号緑豆はＨ′にチャージされこれがインバー
タ（９）で反転されて出力信号ＸはＬ′となる。次に、
信号りにＨ′がＤにＬ′が人力された時にはＮＡＮＤゲ
ート（１）の出力はＬ ′ＮＡＮＤケート（２）の出力
はＨ′となって、Ｎチャネルト・ランシスタ（４）は非
導通Ｎチャネルトランジスタ（６）は導通状態となる。
これにより、信号線ＥにＬ′が出力されこれがインバー
タ（９）で反転され出力信号ＸはＨ′となる。以上を要
約すれば、このバス回路は制御信号ＡがＬ′の場合には
出力信号Ｘは人力信号りに等しくＡが′Ｉ４′の時には
出力信号Ｘは人力信号りの反転になるという機能を持っ
た回路である。
タ（９）で反転され出力信号ＸはＨ′となる。以上を要
約すれば、このバス回路は制御信号ＡがＬ′の場合には
出力信号Ｘは人力信号りに等しくＡが′Ｉ４′の時には
出力信号Ｘは人力信号りの反転になるという機能を持っ
た回路である。
［発明か解決しようとする課題］
第２図に示した従来のバス回路はその信号伝送のスピー
ドか問題になるのは先の動作について説明し・た３番目
のケースである。すなわち、制御信号ＡかＬ′、信号線
ＥがＨ’ＥがＬ′の状態で、信号りにＬ′がＤにＨ′が
人力された場合である。この場合には先に説明したよう
にＮチャネルトランジスタ（５） 、 （６）が非導通
であり、信号緑豆はＰチャネルトランジスタ（８）がそ
の人力信号線ＥのＬ′によって導通づ−ることによって
゛１１ルベルにチャージされる。ここで問題となるのは
次のようなりＣ的な回路条件が存在することである。す
なわちＰチャネルトランジスタ（８）か導通して信号線
ＥをＨ′にチャージしている時に人力信号あるいは制御
信号の変化によってＮチャネルトランジスタ（５） 、
（６）よりＬ′が出力された１待にはこの信号線Ｅは
Ｌ′にならなければならない。
ドか問題になるのは先の動作について説明し・た３番目
のケースである。すなわち、制御信号ＡかＬ′、信号線
ＥがＨ’ＥがＬ′の状態で、信号りにＬ′がＤにＨ′が
人力された場合である。この場合には先に説明したよう
にＮチャネルトランジスタ（５） 、 （６）が非導通
であり、信号緑豆はＰチャネルトランジスタ（８）がそ
の人力信号線ＥのＬ′によって導通づ−ることによって
゛１１ルベルにチャージされる。ここで問題となるのは
次のようなりＣ的な回路条件が存在することである。す
なわちＰチャネルトランジスタ（８）か導通して信号線
ＥをＨ′にチャージしている時に人力信号あるいは制御
信号の変化によってＮチャネルトランジスタ（５） 、
（６）よりＬ′が出力された１待にはこの信号線Ｅは
Ｌ′にならなければならない。
換ぎすれば、Ｐチャネルトランジスタ（８）のドライブ
能力はＮチャネルトランジスタのそれより十分小さくな
くてはならない。一方策２図には記載されていないが通
常信号線Ｅ、Ｈには多くのレジスタ等が接続されており
、かなりの容量が畜生じている。したかって、ドライブ
能力の小さいＰチャメネルトランジスタ（８）で容量の
大きい信号線Ｅをチャージするにはかなりの時間を要す
る。この電位かインバータ（９）のスレシホールト電圧
（通常電源電圧の２分の１）を越えないと出力信号Ｘは
Ｌ′に確定しない。このため、人力信号りが確定してか
ら出力信号Ｘが確定する時間すなわち、信号の伝播時間
は他の３つの入力のテースに比べて非常に大きくなる。
能力はＮチャネルトランジスタのそれより十分小さくな
くてはならない。一方策２図には記載されていないが通
常信号線Ｅ、Ｈには多くのレジスタ等が接続されており
、かなりの容量が畜生じている。したかって、ドライブ
能力の小さいＰチャメネルトランジスタ（８）で容量の
大きい信号線Ｅをチャージするにはかなりの時間を要す
る。この電位かインバータ（９）のスレシホールト電圧
（通常電源電圧の２分の１）を越えないと出力信号Ｘは
Ｌ′に確定しない。このため、人力信号りが確定してか
ら出力信号Ｘが確定する時間すなわち、信号の伝播時間
は他の３つの入力のテースに比べて非常に大きくなる。
この発明は上記のような問題点を解決するためになされ
たもので、人力信号かいかなる場合であっても出力信号
が高速に確定するバス回路を得ることを目的とする。
たもので、人力信号かいかなる場合であっても出力信号
が高速に確定するバス回路を得ることを目的とする。
［課題を解決するための手段］
この発明におけるバス回路は従来のバス回路のインバー
タの平面に差動増幅器を設けたものである。
タの平面に差動増幅器を設けたものである。
［作用］
この発明におけるバス回路は上記差動増幅器を設けたの
で信号線Ｅがインバータのスレシホールド電圧まで上Ｗ
−Ｌなくても信号線Ｅのレベルを越えるたけで出力信号
Ｘは確定する。
で信号線Ｅがインバータのスレシホールド電圧まで上Ｗ
−Ｌなくても信号線Ｅのレベルを越えるたけで出力信号
Ｘは確定する。
［実施例］
第１図は発明における高速バス回路の回路図を示す。図
において、信号ＤＢＬびＤ（ＤはＤの反転信号）がこの
ハス回路の入力信号である。この入力信号は（１）１ｉ
び（２）のＮＡＮＤゲートで構成されるフリップフロッ
プによってラッチされる。さらにその出力は（３） 、
（４） 、 （５）及び（６）の４つのＮチャネルト
ランジスタで構成される排他的論理和回路を通して信号
線Ｅ及びＥに伝えられる。信号り。
において、信号ＤＢＬびＤ（ＤはＤの反転信号）がこの
ハス回路の入力信号である。この入力信号は（１）１ｉ
び（２）のＮＡＮＤゲートで構成されるフリップフロッ
プによってラッチされる。さらにその出力は（３） 、
（４） 、 （５）及び（６）の４つのＮチャネルト
ランジスタで構成される排他的論理和回路を通して信号
線Ｅ及びＥに伝えられる。信号り。
五とＥ、百との関係は制御信号Ａによって決まる。また
、信号線Ｅ及びＥに接続される（７） 、 （８）のＰ
チャネルトランジスタは互いに相手の信号線をその人力
とし、一方の信号線の゛Ｈルベルを確定するために用い
られる。
、信号線Ｅ及びＥに接続される（７） 、 （８）のＰ
チャネルトランジスタは互いに相手の信号線をその人力
とし、一方の信号線の゛Ｈルベルを確定するために用い
られる。
Ｐチャネルトランジスタ（１０） 、 （１，１）は次
段の差動増幅器の動作レベルを設定するために設けた常
に導通状態にあるトランジスタであり、この２つのトラ
ンジスタの出力を人力とする差動増幅器を（１２） 、
（＋３）のＮチャネルトランジスタ及び（１４） 、
（１５）のＰチャネルトランジスタで構成する。また
２、Ｐチャネルトランジスタ（１６）は差動増幅器の消
費電力を少なくするために設けたものである。この差動
増幅器の出力Ｆはインバータ（９）で反転されバス回路
の出力信号Ｘとなる。
段の差動増幅器の動作レベルを設定するために設けた常
に導通状態にあるトランジスタであり、この２つのトラ
ンジスタの出力を人力とする差動増幅器を（１２） 、
（＋３）のＮチャネルトランジスタ及び（１４） 、
（１５）のＰチャネルトランジスタで構成する。また
２、Ｐチャネルトランジスタ（１６）は差動増幅器の消
費電力を少なくするために設けたものである。この差動
増幅器の出力Ｆはインバータ（９）で反転されバス回路
の出力信号Ｘとなる。
第２図に示した従来のバス回路においてその信号伝送の
スピードの遅かった入力条件すなわち、制御信号ＡがＬ
′、信号線ＥがＨ’ＥがＬ′の状態で信号りにＬ ′か
五にＨ′が人力された場合について、第１図に示したこ
の発明におけるバス回路の動作について説明する。制御
信号ＡはＬ′であるからＮチャネルトランジスタ（３）
、 （５）は非導通状態である。
スピードの遅かった入力条件すなわち、制御信号ＡがＬ
′、信号線ＥがＨ’ＥがＬ′の状態で信号りにＬ ′か
五にＨ′が人力された場合について、第１図に示したこ
の発明におけるバス回路の動作について説明する。制御
信号ＡはＬ′であるからＮチャネルトランジスタ（３）
、 （５）は非導通状態である。
信号りにＬ’、ＤにＨ′が入力されると、ＮＡＮＤケー
ト（１）の出力はＨ′ＮＡＮＤゲート（２）の出力はＬ
′となり、Ｎチャネルトランジスタ（４）は導通Ｎチャ
ネルトランジスタ（６）は非導通状態となる。これによ
り信号線Ｅはドライブ能力の大きいＮチャネルトランジ
スタ（４）を通してすみやかにＬ′にディスチャージさ
れ、導通状態にあるＰチャネルトランジスタ（１０）を
通した（１７）で示される信号線の電位はトランジスタ
（１０）のｖｔｈたけ゛Ｌルベルより高くなって差動増
幅器に人力される。−力信号線Ｅはドライブ能力の弱い
Ｐチャネルトランジスタ（８） によって従来通りゆっ
くりヂャージされ、同じく導通状態にあるＰチャネルト
ランジスタ（１１）を通して差動増幅器のもう一方の人
力となる。ここで、従来回路ではこの信号線Ｅが電源電
圧の２分の１の電位まで上昇しないとバス回路の出力Ｘ
が確定しなかったが、この発明におけるバス回路では信
号線Ｅ及び（１８）で示される信号線のレベルか信号線
（１７）のレベルよりも大きくなれば差動増幅されて信
号線Ｆは゛Ｈルベルとなって、Ｘはその反転゛Ｌ′と確
定し従来回路よりも高速に信号が確定する。
ト（１）の出力はＨ′ＮＡＮＤゲート（２）の出力はＬ
′となり、Ｎチャネルトランジスタ（４）は導通Ｎチャ
ネルトランジスタ（６）は非導通状態となる。これによ
り信号線Ｅはドライブ能力の大きいＮチャネルトランジ
スタ（４）を通してすみやかにＬ′にディスチャージさ
れ、導通状態にあるＰチャネルトランジスタ（１０）を
通した（１７）で示される信号線の電位はトランジスタ
（１０）のｖｔｈたけ゛Ｌルベルより高くなって差動増
幅器に人力される。−力信号線Ｅはドライブ能力の弱い
Ｐチャネルトランジスタ（８） によって従来通りゆっ
くりヂャージされ、同じく導通状態にあるＰチャネルト
ランジスタ（１１）を通して差動増幅器のもう一方の人
力となる。ここで、従来回路ではこの信号線Ｅが電源電
圧の２分の１の電位まで上昇しないとバス回路の出力Ｘ
が確定しなかったが、この発明におけるバス回路では信
号線Ｅ及び（１８）で示される信号線のレベルか信号線
（１７）のレベルよりも大きくなれば差動増幅されて信
号線Ｆは゛Ｈルベルとなって、Ｘはその反転゛Ｌ′と確
定し従来回路よりも高速に信号が確定する。
なお、上記実施例ではマイクロコンピュータのＣＰＵの
内部バスの場合について示したが、この発明はいかなる
半導体集積回路における信号伝送バスに対しても使用で
きる。
内部バスの場合について示したが、この発明はいかなる
半導体集積回路における信号伝送バスに対しても使用で
きる。
［発明の効果］
以−ヒのようにこの発明によれば、バス回路に差動増幅
器を設けたので、いかなる人力信勺の場合に対しても高
速に信号を伝送することができる。
器を設けたので、いかなる人力信勺の場合に対しても高
速に信号を伝送することができる。
第１図はこの発明による差動増幅型高速バス回路の回路
図、第２図は従来のバス回路の回路図を示す。 図において、（１，）、（２）はＮＡＮＤゲート、（３
）〜（６）はＮチャネルトランジスタ、（７） 、 （
８）はＰチャネル１〜ランジスタ、（９）はインバータ
、（１０） 、 （１＋）はＰチャネルトランジスタ、
（１２）〜（１５）は差動増幅器、（１６）はＰチャネ
ルトランジスタを示す。 なお。図中、同一符号は同一、または相当部分を示す。
図、第２図は従来のバス回路の回路図を示す。 図において、（１，）、（２）はＮＡＮＤゲート、（３
）〜（６）はＮチャネルトランジスタ、（７） 、 （
８）はＰチャネル１〜ランジスタ、（９）はインバータ
、（１０） 、 （１＋）はＰチャネルトランジスタ、
（１２）〜（１５）は差動増幅器、（１６）はＰチャネ
ルトランジスタを示す。 なお。図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 半導体集積回路の信号を伝送するバスにおいて信号の伝
送を高速化するために差動増幅器を備えたことを特徴と
する差動増幅型高速バス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13617188A JPH01304518A (ja) | 1988-06-01 | 1988-06-01 | 差動増幅型高速バス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13617188A JPH01304518A (ja) | 1988-06-01 | 1988-06-01 | 差動増幅型高速バス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01304518A true JPH01304518A (ja) | 1989-12-08 |
Family
ID=15168984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13617188A Pending JPH01304518A (ja) | 1988-06-01 | 1988-06-01 | 差動増幅型高速バス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01304518A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6014303A (en) * | 1997-10-28 | 2000-01-11 | Nec Corporation | Overcurrent preventing device |
| US6118311A (en) * | 1998-03-10 | 2000-09-12 | Nec Corporation | Output circuit capable of suppressing bounce effect |
| US6642755B2 (en) | 1998-03-09 | 2003-11-04 | Nec Corporation | Bus driver having noise removing circuit formed by pull-up resistor |
| US8143930B2 (en) | 2008-04-21 | 2012-03-27 | Realtek Semiconductor Corp. | Method and apparatus for amplifying a time difference |
| US8219343B2 (en) | 2008-04-24 | 2012-07-10 | Realtek Semiconductor Corp. | Method and apparatus for calibrating a delay chain |
-
1988
- 1988-06-01 JP JP13617188A patent/JPH01304518A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6014303A (en) * | 1997-10-28 | 2000-01-11 | Nec Corporation | Overcurrent preventing device |
| US6642755B2 (en) | 1998-03-09 | 2003-11-04 | Nec Corporation | Bus driver having noise removing circuit formed by pull-up resistor |
| US6118311A (en) * | 1998-03-10 | 2000-09-12 | Nec Corporation | Output circuit capable of suppressing bounce effect |
| US8143930B2 (en) | 2008-04-21 | 2012-03-27 | Realtek Semiconductor Corp. | Method and apparatus for amplifying a time difference |
| US8219343B2 (en) | 2008-04-24 | 2012-07-10 | Realtek Semiconductor Corp. | Method and apparatus for calibrating a delay chain |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532439A (en) | Mosfet logical circuit with increased noise margin | |
| US4697107A (en) | Four-state I/O control circuit | |
| US5546020A (en) | Data output buffer with latch up prevention | |
| US5224065A (en) | Arithmetic operation unit having bit inversion function | |
| US4713790A (en) | Exclusive OR/NOR gate having cross-coupled transistors | |
| US4749886A (en) | Reduced parallel EXCLUSIVE or and EXCLUSIVE NOR gate | |
| JPH04229492A (ja) | 入力緩衝回路を含む集積回路 | |
| JPH01304518A (ja) | 差動増幅型高速バス | |
| US5239214A (en) | Output circuit and data transfer device employing the same | |
| EP0948841B1 (en) | Method and apparatus for low power data transmission | |
| EP0228649B1 (en) | CMOS encoder circuit | |
| US5005156A (en) | Semiconductor device having output buffer circuit controlled by output control signal | |
| KR100422821B1 (ko) | 출력 버퍼 장치 | |
| WO1984001850A1 (en) | Buffer circuit | |
| US4839849A (en) | Ripple-carry adder | |
| JPS6281118A (ja) | 入出力回路 | |
| JPS61112424A (ja) | 出力バツフア回路 | |
| JP2752778B2 (ja) | 半導体集積回路 | |
| TW202224357A (zh) | 複合邏輯閘電路 | |
| KR940000266B1 (ko) | 저전력 소비 출력 버퍼회로 | |
| JPH0254617A (ja) | 入出力バッファ回路 | |
| JP2595074B2 (ja) | 半導体集積回路装置 | |
| KR920001902Y1 (ko) | 트라이 스태이트 출력 버퍼회로 | |
| KR0154729B1 (ko) | 노이즈발생을 억제하는 소형컴퓨터 시스템 인터페이스 셀 | |
| KR100202643B1 (ko) | 고속 입/출력 회로 |