KR0154729B1 - 노이즈발생을 억제하는 소형컴퓨터 시스템 인터페이스 셀 - Google Patents

노이즈발생을 억제하는 소형컴퓨터 시스템 인터페이스 셀

Info

Publication number
KR0154729B1
KR0154729B1 KR1019950043975A KR19950043975A KR0154729B1 KR 0154729 B1 KR0154729 B1 KR 0154729B1 KR 1019950043975 A KR1019950043975 A KR 1019950043975A KR 19950043975 A KR19950043975 A KR 19950043975A KR 0154729 B1 KR0154729 B1 KR 0154729B1
Authority
KR
South Korea
Prior art keywords
pull
predetermined
output
computer system
scsi
Prior art date
Application number
KR1019950043975A
Other languages
English (en)
Other versions
KR970029109A (ko
Inventor
유재석
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950043975A priority Critical patent/KR0154729B1/ko
Publication of KR970029109A publication Critical patent/KR970029109A/ko
Application granted granted Critical
Publication of KR0154729B1 publication Critical patent/KR0154729B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0036—Small computer system interface [SCSI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 반도체 집적회로에 관한 것으로, 특히 소형컴퓨터에서 주변장치들을 연결하는 데 사용되는 소형컴퓨터 시스템 이터페이스 셀에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래의 경우 풀다운 시간은 풀업시간에 비하여 상당히 빠르게 진행된다. 당분야에 널리 알려진 바와 같이 전압이 급속하게 방전되면 노이즈의 영향이 심각해진다. 이러한 노이즈의 영향으로 인하여 종래의 SCSI 셀의 특성은 급격하게 저하된다. 따라서 본 발명의 과제는 노이즈 발생을 억제하여 SCSI 셀의 특성을 향상시키는 데 있다.
3. 발명의 해결방법의 요지
소정의 인에이블 신호와 소정의 입력데이타 신호를 논리조합하는 제1게이트와; 상기 제1게이트의 출력단에 입력단이 병렬로 접속되어 상기 제1게이트의 출력에 응답하여 소정의 논리반전된 신호를 출력하는 제1인버터와; 상기 입력데이타 신호에 응답하여 소정의 논리반전된 신호를 출력하는제2인버터로 구성되는 프리드라이버와, 전원전압단자와 접지전압단자사이에 채널들이 직렬로 접속된 풀업 트랜지스터와 풀다운 트랜지스터로 구성되는 출력드라이버를 구비하여, 상기 소정의 입력데이타신호의 풀업 및 풀다운시간을 소정의 시간이상으로 조정함을 특징으로 하는 소형컴퓨터 시스템 인터페이스 셀을 구현하므로서 상기 본 발명의 과제를 해결하게 된다.
4. 발명의 중요한 용도
노이즈 발생을 줄여 특성이 향상된 SCSI 셀

Description

노이즈발생을 억제하는 소형컴퓨터 시스템 인터페이스 셀
제1도는 통상적인 SCSI셀의 테스트회로를 보여주는 도면.
제2도는 일반적인 SCSI셀 구조를 보여주는 블록도.
제3도는 종래기술에 따른 SCSI셀 구조를 보여주는 도면
제4도는 본 발명의 실시예에 따른 SCSI셀 구조를 보여는 도면.
본 발명은 반도체 집적회로에 관한 것으로, 특히 소형컴퓨터에서 주변장치들을 연결하는 데 사용되는 소형컴퓨터 시스템 인터페이스 셀에 관한 것이다.
컴퓨터 시스템에서 소형컴퓨터 시스템 인터페이스(small cmputer system interface: 이하 SCSI라고 함) 셀은 상기 컴퓨터 시스템을 연결하는데 사용된다. 상기에서 SCSI 셀은 흔히 표시할 수 있는 상태에 따라 패시브 니게이션(passive negation) SCSI셀과 액티브 니게이션(active negation) SCSI셀로 나눌 수 있다.
상기에서 패시브 니게이션 SCSI셀은 어서티드(assert)와 하이-임피던스(Hi-impedence)의 두가지 상태 즉, 투스테이트(twp state)를 표시하는 것을 말한다. 이에 비하여, 액티브 니게이션 SCSI셀은 상기 어서티드와 하이-임피던스 및 니게이티드(negated)상태로써 세가지 상태 즉, 트라이 스테이트(tri state)를 표시할 수 있다.
제1도는 통상적인 SCSI 셀의 테스트회로를 보여주는 도면이다
제1도를 참조하면, SCSI 셀의 출력단에는 저항R과 전압원 V가 직렬로 접속되고, 상기 전압원 V의 일단에는 접지전압단자가 접속된다.
상기 SCSI 셀의 출력단과 저항 R의 입력단사이의 노드 N1에 캐패시터 C의 일단이 접속되고, 상기 캐패시터 C의 타단은 접지전압단자에 접속된다.
상기에서 캐패시터 C의 용량은 15피코패럿이고, 저항 R의 저항값은 47옴이며 전압원 V의 전압은 2.5볼트로 설정하였다. 시뮬레이션(simulation)으로 측정한 상기 통상적인 SCSI 셀의 측정값은 다음과 같다. 즉, tr=2.0나노초이고, tf=0.4나노초이다.
여기서 tr은 풀업트랜지스터의 플업시간이고 tf은 풀다운 트랜지스터의 풀다운시간이다.
제2도는 일반적인 SCSI 셀 구조를 보여주는 블록도이고, 제3도는 종래 기술에 따른 SCSI 셀 구조를 보여주는 도면이다.
제2도를 참조하면, SCSI 셀은 프리 드라이버(10)와 출력드라이버(20)로 구성된다.
제3도를 참조하면, 프리드라이버(10)에서 인에이블신호 EN과 입력데이타 D는 낸드게이트(12)의 양입력단과 접속된다. 상기 낸드게이트(12)의 출력단은 인버터(13)의 입력단과 접속된다.
상기에서 입력데이타 D는 인버터(17)의 입력단과 접속된다. 상기에서 인버터들(13,17)은 전원전압단자와 접지전압단자에 피모오스 트랜지스터와 엔모오스 트랜지스터로 구성되는 통상적인 씨모오스 인버터(CMOS inverter)회로이다.
상기 인버터들(13,17)의 출력단자들은 출력드라이버(20)을 구성하는 풀업 트랜지스터(22)와 풀다운 트랜지스터(24)의 게이트들에 각각 접속된다. 상기 풀업트랜지스터(22)와 풀다운 트랜지스터(24)는 전원전압단자와 접지전압단자 사이에 채널들이 직렬로 접속된다.
상기 풀업 트랜지스터(22)와 풀다운 트랜지스터(24)의 채널접속점에는 출력라인(23)의 일단이 접속되고 상기 출력라인(23)의 다른 단은 패드와 접속된다.
입력데이타가 D '하이'라고 가정하면, 인에이블신호 EN이 '하이'로 활성화되면 낸드게이트(12)의 출력단에서는 '로우' 신호가 출력된다. 이에 따라 인버터(13)의 출력단은 '하이'가 되고, 인버터(17)의 출력단은 '로우'가 된다.
따라서 풀업 트랜지스터(22)는 턴온되고, 풀다운 트랜지스터(24)는 턴오프된다. 이에따라 출력라인(23)을 경유하여 '하이'신호가 패드로 전송된다. 이러한 '하이'신호가 출력되기까지의 시간이 상술한 풀업시간 tr이다.
이와는 달리 입력데이타가 D가 '로우'인 경우, 상기한 것과 반대의 과정을 거쳐 출력라인(23)에 충전된 전압은 풀다운 트랜지스터(24)의 채널을 경유하여 방전되는데, 이에 따른 방전시간이 상술한 풀다운시간 tf이다.
이상의 과정에서 나타난 바와 같이 상기 SCSI 셀은 동작하게 되는데 상기 풀다운시간은 풀업시간에 비하여 상당히 빠르게 진행된다. 당분야에 널리 알려진 바와 같이 전압이 급속하게 방전되면 노이즈의 영향이 심각해진다.
이러한 노이즈의 영향으로 인하여 상기 SCSI 셀의 특성은 급격하게 저하된다.
따라서 본 발명의 목적은 노이즈영향을 줄여 특성이 향상된 소형컴퓨터 시스템 인터페이스 셀을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명에 따른 소형컴퓨터 시스템 인터페이스 셀은, 소정의 인에이블신호와 소정의 입력데이타신호들 논리조합하는 제1게이트와; 상기 제1게이트의 출력단에 입력단이 병렬로 접속되어 상기 제1게이트의 출력에 응답하여 소정의 논리반전된 신호를 출력하는 제1인버터와; 상기 입력데이타 신호에 응답하여 소정의 논리반전된 신호를 출력하는 제2인버터로 구성되는 프리드라이버와, 전원전압단자와 접지전압단자 사이에 채널들이 직렬로 접속된 풀업 트랜지스터와 풀다운 트랜지스터로 구성되는 출력드라이버를 구비하며, 상기 소정의 입력데이타 신호의 풀업 및 풀다운시간을 소정을 시간이 상으로 조정함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 SCSI 셀의 바람직한 실시예를 설명하겠다. 도면들중 종래와 동일한 구성을 지니고 있거나 동일동작을 수행하는 회로들 및 소자들에 대해서는 종래와 동일한 참조번호 및 동일 참조부호를 사용하겠다.
제4도는 본 발명의 실시예에 따른 SCSI 셀 구조를 보여주는 도면이다.
제4도를 참조하면, 프리드라이버(10a)에서 인에이블신호 EN과 입력데이타 D는 제1게이트 예를 들어, 낸드게이트(12)의 양입력단과 접속된다.
상기 낸드게이트(12)의 출력단은 제1인버터 예를 들어, 인버터(33)의 입력단과 접속된다. 상기에서 입력데이타 D는 제2인버터 예를 들어, 인버터(41)의 입력단과 접속된다.
상기에서 인버터(33)는 통상적인 씨모오스 인버터가 병렬접속된 형태이다.
또, 인버터(41)는 전원전압단자와 접지전압단자사이에 피모오스 트랜지스터들(42, 44, 46)과 엔모오스 트랜지스터들(48, 50, 52)의 채널들이 직렬로 접속된다. 상기 인버터들(33, 41)의 출력단들은 출력드라이버(20)을 구성하는 풀업 트랜지스터(22)와 풀다운 트랜지스터(24)의 게이트들에 각각 접속되는데 상기 출력드라이버(20)의 구성은 제3도에 도시된 종래의 출력드라이버와 동일하다.
상기 풀업트랜지스터(22)와 풀다운 트랜지스터(24)는 전원전압단자와 접지전압단자사이에 채널들이 직렬로 접속된다. 상기 풀업 트랜지스터(22)와 풀다운 트랜지스터(24)의 채널접속점에는 출력라인(23)의 일단이 접속되고 상기 출력라인 (23)의 다른 단은 패드와 접속된다.
입력데이타 D가 '하이'라고 가정하면, 인에이블신호 EN이 '하이'로 활성화되면 낸드게이트(12)의 출력단에서는 '로우' 신호가 출력된다. 이에따라 인버터(33)의 출력단은 '하이'가 되고, 인버터(41)의 출력단은 '로우'가 된다.
따라서, 풀업 트랜지스터(22)는 턴온되고, 풀다운 트랜지스터(24)는 턴오프된다. 이에따라 출력라인(23)을 경우하여 '하이' 신호가 패드로 전송된다. 이러한 '하이'신호가 출력되기까지의 시간이 상술한 풀업시간 tr이다. 이와는 달리 입력데이타 D가 '로우'인 경우, 상기한 것과 반대의 과정을 거쳐 출력라인(23)에 충전된 전압은 풀다운 트랜지스터(24)의 채널을 경유하여 방전되는데, 이에 따른 방전시간이 상술한 풀다운시간 tf이다.
그런데 상기와 같은 인버터들(33, 41)의 구성에 따라 풀업시간 tr과 풀다운시간 tf는 종래보다 길어지게 된다. 즉, 풀업시간과 풀다운시간을 조정할 수 있게 된다.
상기에서 이번터(41)을 구성하는 트랜지스터를 통상적인 트랜지스터가 종래와 같은 크리고 구성되는 경우, 시뮬레이션 결과는 소정의 시간 예를들어, 5나노초이상으로 나타나게된다.
이와 같이 구성된 SCSI 셀을 구현함에 따라 풀업 및 풀다운시간을 종래보다 늘릴 수 있게됨(엄밀하게 말하면 조정가능하게 됨)에 따라 출력라인에서 충방전되는 데 걸리는 시간을 조절할 수 있게 되고, 이에따른 노이즈발생을 억제하게 된다.

Claims (2)

  1. 소형컴퓨터 시스템 인터페이스 셀이 있어서, 소정의 인에이블신호와 소정의 입력데이타신호를 논리조합하는 제1게이트와; 상기 제1게이트의 출력단에 입력단이 병렬로 접속되어 상기 제1게이트의 출력에 응답하여 소정의 논리반전된 신호를 출력하는 제1인버터와; 상기 입력데이타신호에 응답하여 소정의 논리반전된 신호를 출력하는 제2인버터로 구성되는 프리드라이버와, 전원전압단자와 접지전압단자 사이에 채널들이 직렬로 접속된 풀업 트랜지스터와 풀다운 트랜지스터로 구성되는 출력드라이버를 구비하며, 상기 소정의 입력타 신호의 풀업 및 풀다운 시간을 소정의 시간이 상으로 조정함을 특징으로 하는 소형컴퓨터 시스템 인테페이스 셀.
  2. 제1항에 있어서, 상기 소정의 시간이 최소 5나노초이상임을 특징으로 하는 소형컴퓨터 시스템 인터페이스 셀.
KR1019950043975A 1995-11-27 1995-11-27 노이즈발생을 억제하는 소형컴퓨터 시스템 인터페이스 셀 KR0154729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950043975A KR0154729B1 (ko) 1995-11-27 1995-11-27 노이즈발생을 억제하는 소형컴퓨터 시스템 인터페이스 셀

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043975A KR0154729B1 (ko) 1995-11-27 1995-11-27 노이즈발생을 억제하는 소형컴퓨터 시스템 인터페이스 셀

Publications (2)

Publication Number Publication Date
KR970029109A KR970029109A (ko) 1997-06-26
KR0154729B1 true KR0154729B1 (ko) 1998-11-16

Family

ID=19435898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043975A KR0154729B1 (ko) 1995-11-27 1995-11-27 노이즈발생을 억제하는 소형컴퓨터 시스템 인터페이스 셀

Country Status (1)

Country Link
KR (1) KR0154729B1 (ko)

Also Published As

Publication number Publication date
KR970029109A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US5329186A (en) CMOS bootstrapped output driver method and circuit
US5576651A (en) Static/dynamic flip-flop
EP0632594B1 (en) Latch controlled output driver
JPS6010812A (ja) ドライバ回路
JPH08111636A (ja) プッシュプル出力ドライバ回路
US4291242A (en) Driver circuit for use in an output buffer
US20030042932A1 (en) Combined dynamic logic gate and level shifter and method employing same
US4912339A (en) Pass gate multiplexer
US4649295A (en) BIMOS logic gate
US6225824B1 (en) High speed output buffer for high/low voltage operation
US5057712A (en) Address transition detector for programmable logic array
KR100259070B1 (ko) 데이터 출력 버퍼 회로
EP0660521A2 (en) Reduced power VLSI chip and driver circuit
JP3483609B2 (ja) プログラマブル論理デバイスに使用するプログラム可能なピン
US5045722A (en) Output buffer preconditioning circuit
US6043683A (en) Output pad circuit using control signal
US5831458A (en) Output circuit having BiNMOS inverters
KR19980015249A (ko) 반도체 장치의 패드 신호 검출 회로
US4760283A (en) Dynamic input latch
US5444401A (en) Current limited output driver for a gate array circuit
KR0154729B1 (ko) 노이즈발생을 억제하는 소형컴퓨터 시스템 인터페이스 셀
JPH03223918A (ja) 出力回路
JPH06224730A (ja) 出力バッファ回路
US6236234B1 (en) High-speed low-power consumption interface circuit
US4888500A (en) TTL-compatible cell for CMOS integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050607

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee