WO2011118311A1 - Ｄ級増幅器 - Google Patents

Ｄ級増幅器 Download PDF

Info

Publication number
WO2011118311A1
WO2011118311A1 PCT/JP2011/053730 JP2011053730W WO2011118311A1 WO 2011118311 A1 WO2011118311 A1 WO 2011118311A1 JP 2011053730 W JP2011053730 W JP 2011053730W WO 2011118311 A1 WO2011118311 A1 WO 2011118311A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
pulse width
class
amplifier
pulse
Prior art date
Application number
PCT/JP2011/053730
Other languages
English (en)
French (fr)
Inventor
勇司 佐野
Original Assignee
学校法人 東洋大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 学校法人 東洋大学 filed Critical 学校法人 東洋大学
Priority to JP2012506893A priority Critical patent/JP5733838B2/ja
Publication of WO2011118311A1 publication Critical patent/WO2011118311A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Definitions

  • the present invention relates to a class D amplifier for use in an acoustic amplifier, a signal amplifier, or the like included in a home electronic device or a commercial electronic device, and in particular, a class D that can suppress electromagnetic interference generated from the electronic device and reduce the cost of the device. It relates to an amplifier.
  • class D amplifiers using switching technology are known. Unlike analog amplifiers that control the current of amplifier elements to an intermediate state, class D amplifiers have the advantage of greatly reducing excess heat generated by the amplifier elements by turning on / off the switching amplifier elements. It is used in equipment (one-bit AD converter).
  • FIG. 1 is a circuit showing the configuration of a class D amplifier of Conventional Example 1 (Patent Document 1).
  • the class D amplifier of Conventional Example 1 converts the signal from the signal source 101a into a pulse signal by a pulse width modulator (PWM) 110a, amplifies the pulse signal by a first pulse amplifier 105a, and a first low-pass filter (LPF). ) 107a removes the pulse component, extracts the frequency component of the original input signal, and outputs it to the load 109a.
  • PWM pulse width modulator
  • LPF low-pass filter
  • the inverted pulse signal obtained by inverting the pulse signal of the pulse width modulator 110a by the inverter 111a is amplified by the second pulse amplifier 106a, and the second low-pass signal is obtained. Output to the other end of the load 109a through the filter (LPF) 108a.
  • the output pulse voltage shown in FIG. 2 (b) becomes the first pulse amplifier circuit.
  • the output pulse voltage further inverted from 105a is output from the second pulse amplification circuit 106a, and the output voltage Vo1 and Vo1 obtained through the first low-pass filter 107a and the second low-pass filter 108a are inverted.
  • a voltage is applied to the load 109a.
  • This circuit system is called a BTL (Balance Transformerless or Bridged Transformerless) circuit.
  • the output pulse voltage applied to the load 109a from the first low-pass filter 107a and the second low-pass filter 108a is a binary value of + V and ⁇ V as shown in FIG. 2 (b).
  • the voltage change width is twice the power supply voltage. For this reason, the electromagnetic unnecessary radiation noise accompanying switching becomes large, and as shown in FIG. 2C, the frequency component of the output pulse spreads to a very high frequency.
  • the class D amplifier In order to suppress the generation of electromagnetic radiation noise accompanying switching, it is necessary to cover the class D amplifier with an electromagnetic shield plate or insert a filter circuit in each part of the class D amplifier.
  • the electromagnetic shield plate is expensive, and it is necessary to provide an expensive element as the noise level at which the filter circuit is generated is large and the noise frequency is high. This increases the manufacturing cost of the class D amplifier.
  • the class D amplifier of Conventional Example 2 includes a first pulse width modulator 103 and a second pulse width modulator 104 connected to a reference signal source 131 that outputs a triangular wave or a sawtooth wave.
  • the first pulse width modulator 103 is directly connected to the signal source 101.
  • the second pulse width modulator 104 is connected to the input signal source 101 via the signal inverter 102.
  • the outputs of the first pulse width modulator 103 and the second pulse width modulator 104 are connected to different terminals of the load 109 via the first low-pass filter 107 and the second low-pass filter 108, respectively.
  • the differential pulse voltage Vo ′ obtained between the outputs of the first pulse amplification circuit 105 and the second pulse amplification circuit 106 has its polarity.
  • the amplitude of the differential pulse voltage Vo ′ is always suppressed to the same magnitude as the power supply voltage V. Therefore, this circuit system is also called a pulse polarity modulation system.
  • the amplitude of the differential pulse voltage Vo ′ is halved with respect to the output pulse voltage by the amplifier of Conventional Example 1 shown in FIG.
  • the odd-order harmonic component of the frequency spectrum of the output pulse corresponding to the dotted line portion disappears.
  • the pulse frequency of the differential pulse voltage Vo ′ shown in FIG. 4B is twice that of Vo1′ ⁇ Vo2 of FIG. 2B, so that the cutoff frequency of the low-pass filter is designed to be high and small. And cost can be reduced.
  • An object of the present invention is to provide an inexpensive amplifier that can significantly reduce odd-order harmonics, which are the main component of the frequency component of pulse output, and can greatly reduce electromagnetic radiation.
  • a class D amplifier includes a signal inverter that generates an inverted signal obtained by inverting an input signal from a signal source, and an input signal from the signal source.
  • a first pulse width modulator that applies pulse width modulation to the signal
  • a second pulse width modulator that applies pulse width modulation to the inverted signal, and a low frequency of the pulse width modulation signal from the first pulse width modulator
  • a first low-pass filter that includes a first low-pass filter that passes only the component; and a second low-pass filter that passes only the low-frequency component of the pulse width modulation signal from the second pulse width modulator.
  • the signal from the second low-pass filter are output to the load.
  • a class D amplifier is connected between a signal source and a first pulse width modulator, and generates a delayed signal obtained by delaying an input signal from the signal source by a predetermined time, You may further provide the signal delay device which outputs the produced
  • the signal delay unit preferably generates a delay signal obtained by delaying the input signal by a delay time corresponding to a delay time between the input signal from the signal source and the inverted signal inverted by the signal inverter.
  • the delay of the inverted signal by the signal inverter is canceled by the signal delay by the signal delay device, and the in-phase component of the output pulse voltage applied to the load is accurately canceled. For this reason, it is possible to greatly reduce odd-order harmonics that form the main component of the frequency component of the pulse output. As a result, electromagnetic radiation is greatly reduced and the cost is reduced. At that time, the output differential component of both amplifier circuits including the amplified signal component is applied to the load as usual.
  • the pulse width modulation signal from the first pulse width modulator and the second pulse width modulator is inverted by the input signal from the signal source and the signal inverter. You may make it have a period long enough than the delay time between the inverted signals made.
  • the signal delay time due to signal inversion becomes negligible in the output pulse signal, and the in-phase component of the output pulse voltage applied to the load is accurately canceled. For this reason, it is possible to greatly reduce the odd-order harmonics that form the main component of the frequency component of the pulse output. As a result, electromagnetic radiation is greatly reduced and the cost is reduced. At that time, the output differential component of both amplifier circuits including the amplified signal component is applied to the load as usual.
  • a class D amplifier includes a signal inverter that generates an inverted signal obtained by inverting an input signal from a signal source, and performs pulse width modulation on the input signal from the signal source.
  • a pulse width modulation signal connected to one of a first pulse width modulator, a second pulse width modulator that applies pulse width modulation to the inverted signal, and the first pulse width modulator and the second pulse width modulator;
  • a low-pass filter that passes only the low-frequency component of the first pulse-width modulator and a pulse-width modulated signal from the first pulse-width modulator and the second pulse-width modulator that are not connected to the low-pass filter; The signal from the low-pass filter is output to the load.
  • the class D amplifier according to the second technical aspect of the present invention is connected between the signal source and the first pulse width modulator, and generates a delayed signal obtained by delaying an input signal from the signal source by a predetermined time, You may further provide the signal delay device which outputs the produced
  • the signal delay unit preferably generates a delay signal obtained by delaying the input signal by a delay time corresponding to a delay time between the input signal from the signal source and the inverted signal inverted by the signal inverter. .
  • the delay of the inverted signal by the signal inverter is canceled by the signal delay by the signal delay device, and the in-phase component of the output pulse voltage applied to the load is accurately canceled. For this reason, it is possible to greatly reduce odd-order harmonics that form the main component of the frequency component of the pulse output. As a result, electromagnetic radiation is greatly reduced and the cost is reduced. At that time, the output differential component of both amplifier circuits including the amplified signal component is applied to the load as usual.
  • the pulse width modulation signal from the first pulse width modulator and the second pulse width modulator is inverted by the signal inverter and the input signal from the signal source. You may make it have a period long enough than the delay time between the inverted signals made.
  • the signal delay time due to signal inversion becomes negligible in the output pulse signal, and the in-phase component of the output pulse voltage applied to the load is accurately canceled. For this reason, it is possible to greatly reduce the odd-order harmonics that form the main component of the frequency component of the pulse output. As a result, electromagnetic radiation is greatly reduced and the cost is reduced. At that time, the output differential component of both amplifier circuits including the amplified signal component is applied to the load as usual.
  • FIG. 1 is a circuit diagram showing the configuration of the class D amplifier of the first conventional example.
  • 2 (a) to 2 (c) are diagrams showing waveforms of respective parts of the class D amplifier of the conventional example 1 shown in FIG.
  • FIG. 3 is a circuit diagram showing a configuration of a conventional class D amplifier of the second example.
  • 4 (a) to 4 (c) are diagrams showing waveforms of respective parts of the class D amplifier of the conventional example 2 shown in FIG.
  • FIG. 5 is a circuit diagram illustrating a configuration of the class D amplifier according to the first embodiment.
  • FIG. 6 is a diagram showing output waveforms of the class D amplifier of the second conventional example shown in FIG. 3 and the class D amplifier according to the first embodiment shown in FIG. FIG.
  • FIG. 7 is a diagram showing a pulse output and an output waveform of the class D amplifier of the conventional example 2 shown in FIG.
  • FIG. 8 is a diagram illustrating a pulse output and an output waveform of the class D amplifier according to the first embodiment illustrated in FIG. 5.
  • FIG. 9 is a circuit diagram illustrating a configuration of a class D amplifier according to the second embodiment.
  • FIG. 10 is a circuit diagram illustrating a configuration of a class D amplifier according to the third embodiment.
  • FIG. 11 is a circuit diagram illustrating a configuration of a class D amplifier according to the fourth embodiment.
  • FIG. 5 is a circuit diagram showing the configuration of the class D amplifier according to the first embodiment of the present invention.
  • the class D amplifier shown in FIG. 5 is for amplifying an input signal from the signal source 1 and outputting the amplified signal to the load 8.
  • a triangular wave generator 9 for output is provided.
  • the signal inverter 3 inverts the input signal from the input signal source 1 and outputs the inverted signal to the second pulse width modulator 5.
  • the signal delay unit 2 delays the input signal from the input signal source 1 by a delay time corresponding to the phase difference between the input signal from the input signal source 1 and the inverted signal inverted by the signal inverter 3. Output to the pulse width modulator 4.
  • a non-inverting amplifier having an amplification factor of 1 or a low-pass filter composed of a resistor, a capacitor, or a coil can be connected in one or more stages.
  • the low pass filter may be a passive circuit or an active circuit. Further, the number of stages of the non-inverting amplifier having an amplification factor of 1 is set in accordance with the delay time. When a low-pass filter is used, the time constant between the resistor and the capacitor may be set according to the delay time.
  • the first pulse width modulator 4 is composed of a comparator, performs pulse width modulation by comparing the delayed signal from the signal delay device 2 with the triangular wave signal from the triangular wave generator 9, and converts the pulse width modulated signal into the first pulse width modulation signal. Output to the pulse amplifier 10.
  • the first pulse amplifier 10 includes, for example, a switching amplifier element composed of a first MOSFET and a second MOSFET connected in series to both ends of the power supply V, and is based on a pulse width modulation signal from the first pulse width modulator 4.
  • the pulse width modulation signal amplified by alternately turning ON / OFF the first MOSFET and the second MOSFET is output to the first low-pass filter 6.
  • any amplifying element such as an IGBT or a bipolar transistor can be applied in addition to the MOSFET.
  • the first low-pass filter 6 includes, for example, a first coil and a first capacitor, or a resistor and a capacitor.
  • the first coil By passing only the low frequency component below the cutoff frequency determined by the first capacitor, the frequency component of the original input signal is extracted and output to the load 8.
  • the second pulse width modulator 5 is composed of a comparator having the same characteristics as the first pulse width modulator 4, and compares the inverted signal from the signal inverter 3 with the triangular wave signal from the triangular wave generator 9 to compare the pulse.
  • the width modulation is performed, and the pulse width modulation signal is output to the second pulse amplifier 11.
  • the second pulse amplifier 11 includes, for example, a switching amplification element composed of a third MOSFET and a fourth MOSFET connected in series to both ends of the power supply V, and is based on a pulse width modulation signal from the second pulse width modulator 5.
  • the pulse width modulation signal amplified by alternately turning on / off the third MOSFET and the fourth MOSFET is output to the second low-pass filter 7.
  • the second low-pass filter 7 includes, for example, a second coil and a second capacitor, or a resistor and a capacitor.
  • the second coil By passing only the low-frequency component below the cutoff frequency determined by the second capacitor, the frequency component of the original input signal is extracted and output to the load 8.
  • the pulse P1 of the inverting output Vo2 of the conventional example 2 is shifted to the right from the center of the pulse of the non-inverting output Vo1 ′ of the conventional example 2, as shown in FIG. 7, the first pulse amplifier 105 and the second pulse amplifier 106
  • the influence of the pulse P1 also appears on the differential pulse (Vo2-Vo1 ′) between the outputs, the odd harmonics are increased, and electromagnetic unnecessary radiation is increased.
  • the pulse indicated by the alternate long and short dash line is the non-inverted output Vo1 'of the second conventional example.
  • the same delay occurs in the output Vs of the signal delay unit 2 and the output Vsr of the signal inverter 3, and the propagation delay amount The difference in DL is zero. That is, since the pulse P2 of the inverted output Vo2 is adjusted so as to be positioned at the center of the pulse of the non-inverted output Vo1, the interval between the outputs of the first pulse amplifier 10 and the second pulse amplifier 11 is adjusted as shown in FIG. The pulse P2 appears at the center of the pulse signal of the differential pulse (Vo2-Vo1). As a result, in the class D amplifier according to the first embodiment, odd-order harmonics are greatly reduced, and electromagnetic unnecessary radiation is greatly reduced. In FIG. 8, the pulse indicated by the alternate long and short dash line is the non-inverted output Vo1.
  • the in-phase component of the output pulse voltage applied to the load 8 is accurately canceled by canceling the delay of the inverted signal by the signal inverter 3 by the signal delay by the signal delay device 2.
  • the odd-order harmonics that form the main component of the frequency component of the pulse output can be greatly reduced, and the even-order harmonics and the sideband components are electromagnetic radiation. Therefore, in the class D amplifier according to the first embodiment, the generated noise is almost halved, and electromagnetic unnecessary radiation can be greatly reduced.
  • the pulse voltage amplitude is halved, and the pulse polarity is controlled according to the polarity of the signal, so that the conventional output power can be secured.
  • the electromagnetic shield plate can be configured in a simple shape at an acceptable level, the mounting location can be omitted, and the filter circuit can be greatly reduced. Further, even from the viewpoint of the occurrence of noise disturbance, since interference with wireless connections of mobile phones, computers, etc. can be greatly reduced, this technology is extremely highly compatible with the information society. Thus, the industrial and social effects of the present invention are extremely high.
  • Table 1 is a table showing a comparison of output frequency spectra of the conventional example 1, the conventional example 2, and the pulse polarity modulation method of the first example.
  • Conventional Example 1 shows the output frequency spectrum of the Class D amplifier of Conventional Example 1 shown in FIG. 1
  • Conventional Example 2 shows the output frequency spectrum of the Class D amplifier of Conventional Example 2 shown in FIG.
  • Example 1 shows an output frequency spectrum of the class D amplifier of Example 1 shown in FIG.
  • FIG. 9 is a circuit diagram showing a configuration of a class D amplifier according to Embodiment 2 of the present invention.
  • the class D amplifier according to the second embodiment illustrated in FIG. 9 is different from the class D amplifier according to the first embodiment illustrated in FIG. 5 in that the signal delay device 2 is deleted, and the first low-pass filter 6 and the second low-pass A third low-pass filter 6a and a fourth low-pass filter 7a are used instead of the pass filter 7, and a triangular wave generator 9a is used instead of the triangular wave generator 9.
  • the triangular wave generator 9a generates a triangular wave signal having a period sufficiently longer than the delay time of the signal inverter 3 (period in which the delay time can be ignored).
  • the first pulse width modulator 4 is connected to the input signal source 1 and has a triangular wave signal from the triangular wave generator 9 a having a period sufficiently longer than the delay time of the signal inverter 3, and an input signal from the input signal source 1. Are compared to generate a pulse signal having a period sufficiently longer than the delay time of the signal inverter 3, that is, a pulse width modulation is applied to the input signal from the input signal source, and the first pulse amplifier 10 is output.
  • the second pulse width modulator 5 is connected to the signal inverter 3 and includes a triangular wave signal from the triangular wave generator 9 a having a period sufficiently longer than the delay time of the signal inverter 3 and an inverted signal from the signal inverter 3. Are compared to generate a pulse signal having a period sufficiently longer than the delay time of the signal inverter 3, that is, the pulse width modulation is applied to the inverted signal from the signal inverter 3 to generate the second pulse. Output to the amplifier 11.
  • the cutoff frequencies of the third low-pass filter 6a and the fourth low-pass filter 7a are also set low.
  • the delay time of the signal inverter 3 is the propagation delay amount DL described in the class D amplifier according to the first embodiment, that is, the level of the input signal from the input signal source 1 and the inverted signal inverted by the signal inverter 3. This is the delay time corresponding to the phase difference.
  • the delay time ⁇ of the signal inverter 3 is determined based on the following equation (1) so as to be sufficiently shorter than the pulse period T.
  • f the frequency of the triangular wave signal
  • D the dynamic range of the on / off duty ratio of the pulse signal.
  • the period T is 10 times or more of the delay time ⁇ , and more preferably 100 times or more.
  • the first pulse amplifier 10 and the second pulse amplifier 11 alternately turn on / off switching amplification elements composed of a plurality of MOSFETs or the like by a pulse signal having a period sufficiently longer than the delay time of the signal inverter 3.
  • the first pulse width modulator 4 generates a pulse signal having a period sufficiently longer than the delay time of the signal inverter 3, and the second pulse width Since the modulator 5 generates a pulse signal having a period sufficiently longer than the delay time of the signal inverter 3, the signal delay time due to the signal inversion can be ignored in the output pulse signal. That is, the output pulse signal has the same waveform as that when there is no signal delay due to signal inversion.
  • the delay time of the output pulse voltage applied to the load 8 is canceled out, and the odd-order harmonics that form the main component of the frequency component of the pulse output can be greatly reduced, so that unnecessary electromagnetic radiation can be greatly reduced. That is, in the class D amplifier according to the second embodiment, the same effect as that of the class D amplifier according to the first embodiment can be obtained.
  • FIG. 10 is a circuit diagram showing a configuration of a class D amplifier according to Embodiment 3 of the present invention.
  • the class D amplifier according to the third embodiment shown in FIG. 10 deletes the second low-pass filter 7 from the class D amplifier according to the first embodiment shown in FIG.
  • FIG. 11 is a circuit diagram showing a configuration of a class D amplifier according to Embodiment 4 of the present invention.
  • the class D amplifier according to the fourth embodiment shown in FIG. 11 is characterized in that the fourth low-pass filter 7a is deleted from the class D amplifier according to the second embodiment shown in FIG.
  • the same effect can be obtained by deleting the third low-pass filter 6a and providing only the fourth low-pass filter 7a instead of deleting the fourth low-pass filter 7a.
  • the present invention can be used for an acoustic amplifier, a signal amplifier, and the like included in home electronic devices and commercial electronic devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

　Ｄ級増幅器は、信号源（１）からの入力信号を反転させた反転信号を生成する信号反転器（３）と、信号源（１）からの入力信号に対してパルス幅変調を施す第１パルス幅変調器（４）と、反転信号に対してパルス幅変調を施す第２パルス幅変調器（５）と、第１パルス幅変調器（４）からのパルス幅変調信号の低域周波数成分のみを通過させる第１低域通過フィルタ（６）と、第２パルス幅変調器（５）からのパルス幅変調信号の低域周波数成分のみを通過させる第２低域通過フィルタ（７）とを備え、第１低域通過フィルタ（６）からの信号と第２低域通過フィルタ（７）からの信号を負荷（８）に出力する。

Description

Ｄ級増幅器
　本発明は、家庭用電子機器や業務用電子機器に有する音響増幅器や信号増幅器等に用いるためのＤ級増幅器に関し、特に電子機器から発生する電磁妨害を抑制し、機器のコストを低減できるＤ級増幅器に関する。
　従来より、スイッチング技術を用いたＤ級増幅器が知られている。Ｄ級増幅器は、増幅素子の電流を中間状態に制御するアナログ増幅器とは異なり、スイッチング増幅素子をＯＮ／ＯＦＦさせることにより、増幅素子での余分な発熱を大幅に低減できる利点がり、家庭用オーディオ機器（ワンビットＡＤコンバータ）などに使用されている。
　図１は従来例１のＤ級増幅器の構成を示す回路である（特許文献１）。従来例１のＤ級増幅器は、信号源１０１ａの信号をパルス幅変調器（ＰＷＭ）１１０ａによりパルス信号に変換し、パルス信号を第１パルス増幅器１０５ａで増幅し、第１低域通過フィルタ（ＬＰＦ）１０７ａでパルス成分を除去して元の入力信号の周波数成分を取り出して負荷１０９ａに出力する。さらに一般では、負荷１０９ａの駆動電力を増強すべく、パルス幅変調器１１０ａのパルス信号をインバータ１１１ａにより反転して得られた反転パルス信号を第２パルス増幅器１０６ａで増幅し、第２低域通過フィルタ（ＬＰＦ）１０８ａを介して負荷１０９ａの他端に出力する。
　図２（ａ）に示す入力信号ＶＩＮが入力された場合、第１パルス増幅回路１０５ａに与えられる電源電圧をＶとすれば、図２（ｂ）に示す出力パルス電圧が第１パルス増幅回路１０５ａからさらに反転された出力パルス電圧が第２パルス増幅回路１０６ａから出力され、第１低域通過フィルタ１０７ａと第２低域通過フィルタ１０８ａを介して得られた出力電圧Ｖｏ１とＶｏ１を反転した出力電圧が負荷１０９ａに印加される。この回路方式は、ＢＴＬ（Balance TransformerlessまたはBridged Transformerless）回路と呼ばれている。ＢＴＬ回路では、第１低域通過フィルタ１０７ａと第２低域通過フィルタ１０８ａから負荷１０９ａに印加される出力パルス電圧は、図２（ｂ）に示すように、＋Ｖと－Ｖとの２値となり、電源電圧の２倍の電圧変化幅となる。このため、スイッチングに伴う電磁不要輻射ノイズが大きくなり、図２（ｃ）に示すように、出力パルスの周波数成分は非常に高い周波数まで広がってしまう。
　スイッチングに伴う電磁不要輻射ノイズの発生を抑制するためには、Ｄ級増幅器を電磁シールド板で覆ったり、Ｄ級増幅器の各部にフィルタ回路を挿入する必要がある。しかし、電磁シールド板は高価であり、フィルタ回路も発生するノイズレベルが大きくノイズ周波数が高いほど、高価な素子を設ける必要がある。このため、Ｄ級増幅器の製造コストが上昇してしまう。
　そこで、上記問題を解決したＤ級増幅器として、図３に示す従来例２のＤ級増幅器の構成が知られている（特許文献２）。従来例２のＤ級増幅器は、三角波や鋸歯状波などを出力する基準信号源１３１に接続された第１パルス幅変調器１０３と第２パルス幅変調器１０４とを備える。第１パルス幅変調器１０３は信号源１０１に直接接続される。第２パルス幅変調器１０４は信号反転器１０２を介して入力信号源１０１に接続される。第１パルス幅変調器１０３と第２パルス幅変調器１０４の出力のそれぞれを第１低域通過フィルタ１０７と第２低域通過フィルタ１０８を介して負荷１０９の異なる端子に接続している。
　従来例２のＤ級増幅器によれば、図４（ｂ）に示すように、第１パルス増幅回路１０５と第２パルス増幅回路１０６の出力間に得られる差動パルス電圧Ｖｏ’は、その極性が入力信号ＶＩＮの極性に応じて変調されると共に、常にグランドレベルを基準として出力される。このため、差動パルス電圧Ｖｏ’の振幅は常に電源電圧Ｖと同一の大きさに抑制される。それ故、この回路方式はパルス極性変調方式とも呼ばれる。パルス極性変調方式では、図４（ｂ）に示すように、差動パルス電圧Ｖｏ’の振幅が図２（ｂ）に示す従来例１の増幅器による出力パルス電圧に対して半減される。また、図４（ｃ）に示すように、点線部分に相当する出力パルスの周波数スペクトルの奇数次高調波成分が消滅する。また、図４（ｂ）に示す差動パルス電圧Ｖｏ’のパルス周波数は、図２（ｂ）のＶｏ１’－Ｖｏ２の２倍になるので、低域通過フィルタの遮断周波数を高く設計して小型化しコスト低減することもできる。
特開平７－２２１５６４号公報 特開２００９－２１２９０２号公報
　しかしながら、実際の実施例２のＤ級増幅器では、例えば信号反転回路の挿入による伝播遅延量などがあるため、パルス出力の周波数成分の主体をなす奇数次高調波を十分に低減することができなかった。
　本発明の課題は、パルス出力の周波数成分の主体をなす奇数次高調波を大幅に低減して、電磁不要輻射を大幅に低減でき、しかも安価な増幅器を提供することにある。
　上記課題を解決するために、本発明の第一の技術的側面に係るＤ級増幅器は、信号源からの入力信号を反転させた反転信号を生成する信号反転器と、信号源からの入力信号に対してパルス幅変調を施す第１パルス幅変調器と、反転信号に対してパルス幅変調を施す第２パルス幅変調器と、第１パルス幅変調器からのパルス幅変調信号の低域周波数成分のみを通過させる第１低域通過フィルタと、第２パルス幅変調器からのパルス幅変調信号の低域周波数成分のみを通過させる第２低域通過フィルタとを備え、第１低域通過フィルタからの信号と第２低域通過フィルタからの信号を負荷に出力する。
　このような構成により、パルス出力の周波数成分の主体をなす奇数次高調波を低減することができる。
　本発明の第一の技術的側面に係るＤ級増幅器は、信号源と第１パルス幅変調器の間に接続され、信号源からの入力信号を所定の時間遅延させた遅延信号を生成し、生成した遅延信号を第１パルス幅変調器に出力する信号遅延器を更に備えてもよい。この場合、信号遅延器は、信号源からの入力信号と信号反転器で反転させた反転信号との間の遅延時間に相当する遅延時間だけ入力信号を遅延させた遅延信号を生成することが好ましい。
　このような構成により、信号反転器による反転信号の遅延が信号遅延器による信号遅延により相殺され、負荷に印加される出力パルス電圧の同相成分が正確に相殺される。このため、パルス出力の周波数成分の主体をなす奇数次高調波を大幅により低減できる。この結果、電磁不要輻射が大幅に低減され、しかも安価となる。その際に、増幅信号成分を含む両増幅回路の出力差動成分は従来通りに負荷に印加される。
　また、本発明の第一の技術的側面に係るＤ級増幅器は、第１パルス幅変調器および第２パルス幅変調器からのパルス幅変調信号が信号源からの入力信号と信号反転器で反転させた反転信号との間の遅延時間よりも十分に長い周期を有するようにしてもよい。
　このような構成により、信号反転による信号遅延時間が出力パルス信号において無視できるようになり、負荷に印加される出力パルス電圧の同相成分が正確に相殺される。このため、パルス出力の周波数成分の主体をなす奇数次高調波を大幅により低減できる。この結果、電磁不要輻射が大幅に低減され、しかも安価となる。その際に、増幅信号成分を含む両増幅回路の出力差動成分は従来通りに負荷に印加される。
　本発明の第二の技術的側面に係るＤ級増幅器は、信号源からの入力信号を反転させた反転信号を生成する信号反転器と、信号源からの入力信号に対してパルス幅変調を施す第１パルス幅変調器と、反転信号に対してパルス幅変調を施す第２パルス幅変調器と、第１パルス幅変調器と第２パルス幅変調器との一方に接続され、パルス幅変調信号の低域周波数成分のみを通過させる低域通過フィルタとを備え、第１パルス幅変調器と第２パルス幅変調器とのうち低域通過フィルタの接続されていない方からのパルス幅変調信号と低域通過フィルタからの信号とを負荷に出力する。
　このような構成により、パルス出力の周波数成分の主体をなす奇数次高調波を低減することができる。
　本発明の第二の技術的側面に係るＤ級増幅器は、信号源と第１パルス幅変調器の間に接続され、信号源からの入力信号を所定の時間遅延させた遅延信号を生成し、生成した遅延信号を第１パルス幅変調器に出力する信号遅延器を更に備えてもよい。この場合、信号遅延器は、信号源からの入力信号と信号反転器で反転させた反転信号との間の遅延時間に相当する遅延時間だけ入力信号を遅延させた遅延信号を生成することが好ましい。
　このような構成により、信号反転器による反転信号の遅延が信号遅延器による信号遅延により相殺され、負荷に印加される出力パルス電圧の同相成分が正確に相殺される。このため、パルス出力の周波数成分の主体をなす奇数次高調波を大幅により低減できる。この結果、電磁不要輻射が大幅に低減され、しかも安価となる。その際に、増幅信号成分を含む両増幅回路の出力差動成分は従来通りに負荷に印加される。
　また、本発明の第二の技術的側面に係るＤ級増幅器は、第１パルス幅変調器および第２パルス幅変調器からのパルス幅変調信号が信号源からの入力信号と信号反転器で反転させた反転信号との間の遅延時間よりも十分に長い周期を有するようにしてもよい。
　このような構成により、信号反転による信号遅延時間が出力パルス信号において無視できるようになり、負荷に印加される出力パルス電圧の同相成分が正確に相殺される。このため、パルス出力の周波数成分の主体をなす奇数次高調波を大幅により低減できる。この結果、電磁不要輻射が大幅に低減され、しかも安価となる。その際に、増幅信号成分を含む両増幅回路の出力差動成分は従来通りに負荷に印加される。
図１は、従来例１のＤ級増幅器の構成を示す回路である。 図２（ａ）～（ｃ）は、図１に示す従来例１のＤ級増幅器の各部の波形を示す図である。 図３は、従来例２のＤ級増幅器の構成を示す回路図である。 図４（ａ）～（ｃ）は、図３に示す従来例２のＤ級増幅器の各部の波形を示す図である。 図５は、実施例１に係るＤ級増幅器の構成を示す回路図である。 図６は、図３に示す従来例２のＤ級増幅器と図５に示す実施例１に係るＤ級増幅器との出力波形を示す図である。 図７は、図３に示す従来例２のＤ級増幅器のパルス出力及び出力波形を示す図である。 図８は、図５に示す実施例１に係るＤ級増幅器のパルス出力及び出力波形を示す図である。 図９は、実施例２に係るＤ級増幅器の構成を示す回路図である。 図１０は、実施例３に係るＤ級増幅器の構成を示す回路図である。 図１１は、実施例４に係るＤ級増幅器の構成を示す回路図である。
　以下、本発明の実施の形態のＤ級増幅器を図面を参照しながら詳細に説明する。
　図５は、本発明の実施例１に係るＤ級増幅器の構成を示す回路図である。図５に示すＤ級増幅器は、信号源１からの入力信号を増幅して負荷８に出力するためのものであり、信号遅延器２、信号反転器３、第１パルス幅変調（ＰＷＭ）器４、第２パルス幅変調器５、第１パルス増幅器１０、第２パルス増幅器１１、第１低域通過フィルタ（ＬＰＦ）６、第２低域通過フィルタ（ＬＰＦ）７、三角波や鋸歯状波を出力する三角波発生器９を備える。信号反転器３は、入力信号源１からの入力信号を反転して第２パルス幅変調器５に出力する。
　信号遅延器２は、入力信号源１からの入力信号と信号反転器３で反転された反転信号との位相差に相当する遅延時間だけ、入力信号源１からの入力信号を遅延させて第１パルス幅変調器４に出力する。
　信号遅延器２としては、増幅度１の非反転増幅器、或いは、抵抗やコンデンサやコイルから構成される低域通過フィルタを１段又は多段接続したものを用いることができる。低域通過フィルタは受動回路であっても能動回路であっても良い。また、増幅度１の非反転増幅器の段数は、遅延時間に合わせて設定される。低域通過フィルタを用いる場合には、遅延時間に合わせて抵抗とコンデンサとの時定数を設定すれば良い。
　第１パルス幅変調器４は、コンパレータからなり、信号遅延器２からの遅延信号と三角波発生器９からの三角波信号とを大小比較することによってパルス幅変調を施し、パルス幅変調信号を第１パルス増幅器１０に出力する。
　第１パルス増幅器１０は、例えば、電源Ｖの両端に直列に接続された第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴとからなるスイッチング増幅素子を有し、第１パルス幅変調器４からのパルス幅変調信号に基づいて第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴとを交互にＯＮ／ＯＦＦすることにより増幅されたパルス幅変調信号を第１低域通過フィルタ６に出力する。スイッチング増幅素子には、ＭＯＳＦＥＴ以外にも、ＩＧＢＴやバイポーラトランジスタなど任意の増幅素子が適用できる。
　第１低域通過フィルタ６は、例えば、第１コイルと第１コンデンサとからなり、あるいは抵抗とコンデンサとからなり、第１パルス幅変調器４からのパルス幅変調信号の内、第１コイルと第１コンデンサとで決定される遮断周波数以下の低域周波数成分のみを通過させることにより、元の入力信号の周波数成分を取り出して負荷８に出力する。
　第２パルス幅変調器５は、第１パルス幅変調器４と同じ特性を有するコンパレータからなり、信号反転器３からの反転信号と三角波発生器９からの三角波信号とを大小比較することによってパルス幅変調を施し、パルス幅変調信号を第２パルス増幅器１１に出力する。
　第２パルス増幅器１１は、例えば、電源Ｖの両端に直列に接続された第３ＭＯＳＦＥＴと第４ＭＯＳＦＥＴとからなるスイッチング増幅素子を有し、第２パルス幅変調器５からのパルス幅変調信号に基づいて第３ＭＯＳＦＥＴと第４ＭＯＳＦＥＴとを交互にＯＮ／ＯＦＦすることにより増幅されたパルス幅変調信号を第２低域通過フィルタ７に出力する。
　第２低域通過フィルタ７は、例えば、第２コイルと第２コンデンサとからなり、あるいは抵抗とコンデンサとからなり、第２パルス幅変調器５からのパルス幅変調信号の内、第２コイルと第２コンデンサとで決定される遮断周波数以下の低域周波数成分のみを通過させることにより、元の入力信号の周波数成分を取り出して負荷８に出力する。
　図６は、図３に示す従来例２のＤ級増幅器と図５に示す実施例１に係るＤ級増幅器との出力波形を示す図である。図６において、従来例２の非反転出力Ｖｏ１’は図３に示す第１パルス増幅器１０５のパルス出力、従来例２の反転出力Ｖｏ２は図３に示す第１パルス増幅器１０６のパルス出力である。従来例２の反転出力Ｖｏ２には、Ｖｓ’に対するＶｓｒの遅れであるインバータ１０２（信号反転回路）の伝播遅延量ＤＬに起因して、従来例２の非反転出力Ｖｏ１’に対する位相変化が発生している。実施例１の非反転出力Ｖｏ１は図５に示す第１パルス増幅器１０のパルス出力、反転出力Ｖｏ２は図５に示す第２パルス増幅器１１のパルス出力である。Ｖｓは信号遅延器２の出力、Ｖｓｒは信号反転器３の出力である。
　従来例２の反転出力Ｖｏ２のパルスＰ１が従来例２の非反転出力Ｖｏ１’のパルスの中心から右側にずれるので、図７に示すように、第１パルス増幅器１０５と第２パルス増幅器１０６との出力間の差動パルス（Ｖｏ２－Ｖｏ１’）にもパルスＰ１の影響が現われて、奇数次高調波が大きくなり、電磁不要輻射が大きくなる。なお、図７において、一点鎖線で示すパルスは従来例２の非反転出力Ｖｏ１’である。
　これに対して、実施例１に係るＤ級増幅器では、図６に示すように、信号遅延器２の出力Ｖｓと信号反転器３の出力Ｖｓｒとに同一の遅延が生じていて、伝播遅延量ＤＬの差がゼロである。つまり、反転出力Ｖｏ２のパルスＰ２が非反転出力Ｖｏ１のパルスの中心に位置するように調整しているので、図８に示すように、第１パルス増幅器１０と第２パルス増幅器１１との出力間の差動パルス（Ｖｏ２－Ｖｏ１）のパルス信号の中心にパルスＰ２が現われる。この結果、実施例１に係るＤ級増幅器では、奇数次高調波が大幅に低減され、電磁不要輻射が大幅に低減される。図８において、一点鎖線で示すパルスは、非反転出力Ｖｏ１である。
　即ち、信号反転器３による反転信号の遅延が信号遅延器２による信号遅延により相殺されることによって、負荷８に印加される出力パルス電圧の同相成分が正確に相殺される。この結果、実施例１に係るＤ級増幅器では、パルス出力の周波数成分の主体をなす奇数次高調波を大幅に低減でき、偶数次高調波と側波帯成分だけの電磁輻射となる。従って、実施例１に係るＤ級増幅器では、発生ノイズがほぼ半減し、電磁不要輻射が大幅に低減できる。実際に負荷を駆動する差動出力電圧波形においては、パルス電圧振幅は半減し、信号の極性に応じてパルス極性も制御されることで、従来通りの出力パワーが確保できる。
　また、電磁シールド板を許容レベルで簡易形状で構成できるとともに、その実装箇所も省略でき、フィルタ回路も大幅に削減できる。さらに、ノイズ障害発生の面から見ても携帯電話やコンピュータ等の無線接続への妨害を大幅に低減できるので、情報化社会への適合性が極めて高い技術となる。このように本発明の工業上、社会上の効果は極めて高い。
　表１は、従来例１と従来例２と実施例１とのパルス極性変調方式との出力周波数スペクトルの比較を示す表である。表１において、従来例１は、図１に示す従来例１のＤ級増幅器の出力周波数スペクトルを示し、従来例２はは図３に示す従来例２のＤ級増幅器の出力周波数スペクトルを示し、実施例１は、図５に示す実施例１のＤ級増幅器の出力周波数スペクトルを示す。
Figure JPOXMLDOC01-appb-T000001
　表１の結果から、パルス極性変調方式回路に信号遅延器２（非反転回路）を挿入することにより、信号の伝播遅延を相殺して奇数次高調波を基本波の－３５ｄＢ以下に低減できることを確認することができる。
　図９は、本発明の実施例２に係るＤ級増幅器の構成を示す回路図である。図９に示す実施例２に係るＤ級増幅器は、図５に示す実施例１に係るＤ級増幅器に対して、信号遅延器２を削除し、第１低域通過フィルタ６と第２低域通過フィルタ７に代わり第３低域通過フィルタ６ａと第４低域通過フィルタ７ａを、三角波発生器９に代わり三角波発生器９ａを用いる。
　図９に示すその他の構成は、図５に示す構成と同一であるので、同一部分には同一符号を付する。ここでは、第１パルス幅変調器４、第２パルス幅変調器５、三角波発生器９ａと第３低域通過フィルタ６ａ、第４低域通過フィルタ７ａを説明する。
　三角波発生器９ａは、信号反転器３の遅延時間よりも十分に長い周期（遅延時間が無視できる周期）を持つ三角波信号を発生する。
　第１パルス幅変調器４は、入力信号源１に接続され、信号反転器３の遅延時間よりも十分に長い周期を持つ三角波発生器９ａからの三角波信号と入力信号源１からの入力信号とを大小比較することにより、信号反転器３の遅延時間よりも十分に長い周期を持つパルス信号を生成し、即ち、入力信号源からの入力信号に対してパルス幅変調を施して第１パルス増幅器１０に出力する。
　第２パルス幅変調器５は、信号反転器３に接続され、信号反転器３の遅延時間よりも十分に長い周期を持つ三角波発生器９ａからの三角波信号と信号反転器３からの反転信号とを大小比較することにより、信号反転器３の遅延時間よりも十分に長い周期を持つパルス信号を生成し、即ち、信号反転器３からの反転信号に対してパルス幅変調を施して第２パルス増幅器１１に出力する。
　三角波発生器９ａの発生する三角波信号の周期が長くなった分、出力パルスの周波数も低下するので、第３低域通過フィルタ６ａと第４低域通過フィルタ７ａの遮断周波数も低く設定する。
　信号反転器３の遅延時間とは、実施例１に係るＤ級増幅器で説明した伝播遅延量ＤＬ、即ち、入力信号源１からの入力信号と信号反転器３で反転された反転信号との位相差に相当する遅延時間である。
　信号反転器３の遅延時間τはパルス周期Ｔよりも十分に短くなるように、以下の式（１）に基づいて決定される。
τ＜＜Ｔ＝１／（２・ｆ・Ｄ）　・・・（１）
　ｆは三角波信号の周波数、Ｄはパルス信号のオンオフのデューティ比のダイナミックレンジである。周期Ｔは、遅延時間τの１０倍以上であり、より好ましくは１００倍以上が選ばれる。
　第１パルス増幅器１０と第２パルス増幅器１１は、信号反転器３の遅延時間よりも十分に長い周期を持つパルス信号により、複数のＭＯＳＦＥＴ等からなるスイッチング増幅素子を交互にＯＮ／ＯＦＦさせる。
　このように、実施例２に係るＤ級増幅器によれば、第１パルス幅変調器４が、信号反転器３の遅延時間よりも十分に長い周期を持つパルス信号を生成し、第２パルス幅変調器５が、信号反転器３の遅延時間よりも十分に長い周期を持つパルス信号を生成するので、信号反転による信号遅延時間が出力パルス信号において無視できるようになる。即ち、出力パルス信号は、信号反転による信号遅延がない場合の波形と同じ波形になる。
　このため、負荷８に印加される出力パルス電圧の遅延時間が相殺されて、パルス出力の周波数成分の主体をなす奇数次高調波を大幅に低減できるので、電磁不要輻射を大幅に低減できる。即ち、実施例２に係るＤ級増幅器においても、実施例１に係るＤ級増幅器の効果と同様な効果が得られる。
　図１０は、本発明の実施例３に係るＤ級増幅器の構成を示す回路図である。図１０に示す実施例３に係るＤ級増幅器は、図５に示す実施例１に係るＤ級増幅器に対して、第２低域通過フィルタ７を削除する。
　第１パルス幅変調器４と第２パルス幅変調器５の出力電圧においてノイズ発生が問題になるほど大きな振幅や歪みを伴っていない場合には、出力電流に含まれるノイズ成分のみを除去すればよい。この場合には、第２低域通過フィルタ７を削除し、第３低域通過フィルタ６のみを設けることでノイズ発生を抑制することができる。このため、電磁不要輻射を大幅に低減できる。
　なお、第２低域通過フィルタ７を削除する代わりに、第１低域通過フィルタ６を削除し、第２低域通過フィルタ７のみを設けるようにしても同様な効果が得られる。
　図１１は、本発明の実施例４に係るＤ級増幅器の構成を示す回路図である。図１１に示す実施例４に係るＤ級増幅器は、図９に示す実施例２に係るＤ級増幅器に対して、第４低域通過フィルタ７ａを削除したことを特徴とする。
　第１パルス幅変調器４と第２パルス幅変調器５の出力電圧においてノイズ発生が問題になるほど大きな振幅や歪みを伴っていない場合には、出力電流に含まれるノイズ成分のみを除去すればよい。この場合には、第４低域通過フィルタ７ａを削除し、第３低域通過フィルタ６ａのみを設けることでノイズ発生を抑制することができる。このため、電磁不要輻射を大幅に低減できる。
　なお、第４低域通過フィルタ７ａを削除する代わりに、第３低域通過フィルタ６ａを削除し、第４低域通過フィルタ７ａのみを設けるようにしても同様な効果が得られる。
　本発明は、家庭用電子機器や業務用電子機器に有する音響増幅器や信号増幅器等に利用可能である。

Claims (8)

  1. 　Ｄ級増幅器であって、
    　信号源からの入力信号を反転させた反転信号を生成する信号反転器と、
    　前記信号源からの前記入力信号に対してパルス幅変調を施す第１パルス幅変調器と、
    　前記反転信号に対してパルス幅変調を施す第２パルス幅変調器と、
    　前記第１パルス幅変調器からのパルス幅変調信号の低域周波数成分のみを通過させる第１低域通過フィルタと、
    　前記第２パルス幅変調器からのパルス幅変調信号の低域周波数成分のみを通過させる第２低域通過フィルタと
    を備え、
    　前記第１低域通過フィルタからの信号と前記第２低域通過フィルタからの信号を負荷に出力すること
    を特徴とするＤ級増幅器。
  2. 　請求項１に記載のＤ級増幅器であって、
    　前記信号源と第１パルス幅変調器の間に接続され、前記信号源からの前記入力信号を所定の時間遅延させた遅延信号を生成し、生成した前記遅延信号を前記第１パルス幅変調器に出力する信号遅延器
    を更に備える
    ことを特徴とするＤ級増幅器。
  3. 　請求項２に記載のＤ級増幅器であって、
    　前記信号遅延器は、前記信号源からの前記入力信号と前記信号反転器で反転させた前記反転信号との間の遅延時間に相当する遅延時間だけ前記入力信号を遅延させた前記遅延信号を生成する
    ことを特徴とするＤ級増幅器。
  4. 　請求項１に記載のＤ級増幅器であって、
    　前記第１パルス幅変調器および前記第２パルス幅変調器からのパルス幅変調信号は、前記信号源からの前記入力信号と前記信号反転器で反転させた前記反転信号との間の遅延時間よりも十分に長い周期を有する
    ことを特徴とするＤ級増幅器。
  5. 　Ｄ級増幅器であって、
    　信号源からの入力信号を反転させた反転信号を生成する信号反転器と、
    　前記信号源からの前記入力信号に対してパルス幅変調を施す第１パルス幅変調器と、
    　前記反転信号に対してパルス幅変調を施す第２パルス幅変調器と、
    　前記第１パルス幅変調器と第２パルス幅変調器との一方に接続され、パルス幅変調信号の低域周波数成分のみを通過させる低域通過フィルタと
    を備え、
    　前記第１パルス幅変調器と前記第２パルス幅変調器とのうち低域通過フィルタの接続されていない方からのパルス幅変調信号と前記低域通過フィルタからの信号とを負荷に出力すること
    を特徴とするＤ級増幅器。
  6. 　請求項５に記載のＤ級増幅器であって、
    　前記信号源と第１パルス幅変調器の間に接続され、前記信号源からの前記入力信号を所定の時間遅延させた遅延信号を生成し、生成した前記遅延信号を前記第１パルス幅変調器に出力する信号遅延器
    を更に備える
    ことを特徴とするＤ級増幅器。
  7. 　請求項６に記載のＤ級増幅器であって、
    　前記信号遅延器は、前記信号源からの前記入力信号と前記信号反転器で反転させた前記反転信号との間の遅延時間に相当する遅延時間だけ前記入力信号を遅延させた前記遅延信号を生成する
    ことを特徴とするＤ級増幅器。
  8. 　請求項５に記載のＤ級増幅器であって、
    　前記第１パルス幅変調器および前記第２パルス幅変調器からのパルス幅変調信号は、前記信号源からの前記入力信号と前記信号反転器で反転させた前記反転信号との間の遅延時間よりも十分に長い周期を有する
    ことを特徴とするＤ級増幅器。
PCT/JP2011/053730 2010-03-24 2011-02-21 Ｄ級増幅器 WO2011118311A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012506893A JP5733838B2 (ja) 2010-03-24 2011-02-21 Ｄ級増幅器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010067890 2010-03-24
JP2010-067890 2010-03-24

Publications (1)

Publication Number Publication Date
WO2011118311A1 true WO2011118311A1 (ja) 2011-09-29

Family

ID=44672883

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/053730 WO2011118311A1 (ja) 2010-03-24 2011-02-21 Ｄ級増幅器

Country Status (2)

Country Link
JP (1) JP5733838B2 (ja)
WO (1) WO2011118311A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210280A (ja) * 2004-01-21 2005-08-04 Matsushita Electric Ind Co Ltd 電力増幅装置
JP2009212902A (ja) * 2008-03-05 2009-09-17 Toyo Univ 増幅器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289813A (ja) * 2003-03-03 2004-10-14 Matsushita Electric Ind Co Ltd 電力増幅装置
JP2005142780A (ja) * 2003-11-06 2005-06-02 Sony Corp 電力増幅回路
JP4967257B2 (ja) * 2005-06-03 2012-07-04 パナソニック株式会社 デジタルアンプ方法及びデジタルアンプ回路
JP4640274B2 (ja) * 2006-07-07 2011-03-02 ヤマハ株式会社 Ｄ級増幅器
JP5094431B2 (ja) * 2008-01-11 2012-12-12 ローム株式会社 電力増幅回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210280A (ja) * 2004-01-21 2005-08-04 Matsushita Electric Ind Co Ltd 電力増幅装置
JP2009212902A (ja) * 2008-03-05 2009-09-17 Toyo Univ 増幅器

Also Published As

Publication number Publication date
JPWO2011118311A1 (ja) 2013-07-04
JP5733838B2 (ja) 2015-06-10

Similar Documents

Publication Publication Date Title
EP2041867B1 (en) Amplifier employing interleaved signals for pwm ripple suppression
US6788137B2 (en) Switching amplifier and signal amplifying method
KR100805437B1 (ko) Ｄ급 증폭기
US7750731B2 (en) PWM loop filter with minimum aliasing error
US20070279127A1 (en) High Linearity Modulation System and Modulation Method
JPH02177607A (ja) パルス幅変調増幅回路
US20130033319A1 (en) Amplifier circuits and modulation signal generating circuits therein
US20110221526A1 (en) Method and apparatus for a gain control circuit via a high frequency signal
Oliva et al. A multi-loop voltage feedback filterless class-D switching audio amplifier using unipolar pulse-width-modulation
KR20130126528A (ko) 오디오 시스템 및 그 안에 클래스 ｄ 증폭기를 가지는 집적 회로 칩
Yang et al. A low-THD class-D audio amplifier with dual-level dual-phase carrier pulsewidth modulation
US11750163B2 (en) Deglitching circuit and method in a class-D amplifier
JP2004048333A (ja) Ｐｗｍ変調方式ｄ級アンプ
JP5733838B2 (ja) Ｄ級増幅器
Bellili et al. Low power class D audio amplifier with high performance and high efficiency
US11463078B2 (en) Modulator circuit, corresponding device and method
JP5283060B2 (ja) 増幅器
Ge et al. A direct battery hookup filterless pulsewidth modulation class D amplifier with> 100 dB PSRR for 100 Hz to 1 kHz, 0.005% THD+ N and 16 μV noise
JP2007067554A (ja) Ｄクラスアンプ
WO2011148710A1 (ja) スイッチング回路及び包絡線信号増幅器
Pillonnet et al. A high performance switching audio amplifier using sliding mode control
US7609110B2 (en) Filterless class-D speaker driver with less switching
US7161519B2 (en) PWM modulation circuit and class D amplifier using such PWM modulation circuit
Huffenus et al. A comparison of phase-shift self-oscillating and carrier-based PWM modulation for embedded audio amplifiers
US20130328628A1 (en) Amplifier circuits and modulation signal generating circuits therein

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11759119

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012506893

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11759119

Country of ref document: EP

Kind code of ref document: A1