JP2009212902A - 増幅器 - Google Patents
増幅器 Download PDFInfo
- Publication number
- JP2009212902A JP2009212902A JP2008054722A JP2008054722A JP2009212902A JP 2009212902 A JP2009212902 A JP 2009212902A JP 2008054722 A JP2008054722 A JP 2008054722A JP 2008054722 A JP2008054722 A JP 2008054722A JP 2009212902 A JP2009212902 A JP 2009212902A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- width modulation
- pulse width
- load
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】 入力信号源と基準信号源に接続された2つのパルス幅変調回路を備え、そのうちの第1のパルス幅変調回路は入力信号源に接続され、第2のパルス幅変調回路は信号反転回路を介して上記の入力信号源に接続されると共に、前記の第1および第2のパルス幅変調回路の出力のそれぞれが一つの負荷の異なる端子に接続されると共に、前記の第1および第2のパルス幅変調回路の出力の少なくとも一方の出力を低域通過フィルタ回路を介して上記の負荷に接続したことを特徴とする増幅器。
【選択図】 図1
Description
2 信号反転回路
3、3a、3b、4、4a、4b PWM回路,
5、5a、6、6a、57 パルス増幅回路
7、7a、8、8a、10、71、72、81 LPF(低域通過フィルタ)
9、91、95 負荷
11、12 演算増幅器
31 基準信号源
32、41 コンパレータ
61a インバーター
101 BPF(帯域通過フィルタ)
Claims (33)
- 入力信号源と基準信号源に接続された2つのパルス幅変調回路を備え、該第1のパルス幅変調回路は前記入力信号源に接続され、該第2のパルス幅変調回路は信号反転回路を介して前記入力信号源に接続されると共に、該第1および該第2のパルス幅変調回路の出力のそれぞれが一つの負荷の異なる端子に接続され、該第1および該第2のパルス幅変調回路の出力の少なくとも一方の出力を低域通過フィルタ回路を介して前記の負荷に接続したことを特徴とする増幅器。
- 請求項1に記載されている増幅器において、第1および第2のパルス幅変調回路のそれぞれの出力を、低域通過フィルタ回路を介して負荷に接続したことを特徴とする増幅器。
- 請求項1に記載されている増幅器において、第1および第2のパルス幅変調回路のそれぞれの出力を、2端子対回路である一つの低域通過フィルタ回路を介して負荷に接続したことを特徴とする増幅器。
- 請求項1に記載の増幅器において、負荷の異なる端子に印加される信号うちの少なくとも一方の信号の、立ち上がり時間か立ち下がり時間のうちの少なくとも一方の時間の信号変化速度を遅くするか或いは速くするように、信号経路中の回路に用いられる回路部品を設計することによって、前記の負荷の異なる端子に印加される信号の遷移タイミングを同じなるようにしたことを特徴とする増幅器。
- 請求項4に記載の増幅器において、前記の負荷の異なる端子に印加される信号の遷移タイミングが同じになるように、前記の第1および第2のパルス幅変調回路に用いられる部品を設計したことを特徴とする増幅器。
- 請求項4に記載の増幅器において、前記の第1および第2のパルス幅変調回路と前記の負荷の間に第1と第2のパルス増幅回路を設けると共に、前記の負荷の異なる端子に印加される信号の遷移タイミングを同じなるように、前記の第1および第2のパルス増幅回路に用いられる部品を設計したことを特徴とする増幅器。
- 請求項1に記載の増幅器において、前記の第1および第2のパルス幅変調回路と前記の負荷の間に第1と第2の電流出力であることを特徴とするパルス増幅回路を設けたことを特徴とする増幅器。
- 基準信号源に接続された第1と第2の2つのパルス幅変調回路と共に負帰還回路を備え、該負帰還回路の二つの入力のうちの一方は入力信号源に接続され、他方の入力は負荷の少なくとも一方の端子に接続され、該負帰還回路の出力は第1のパルス幅変調回路に接続されると共に信号反転回路を介して第2のパルス幅変調回路に接続され、前記の第1および第2のパルス幅変調回路の出力のそれぞれが一つの負荷の異なる端子に接続されると共に、前記の第1および第2のパルス幅変調回路の出力の少なくとも一方の出力を低域通過フィルタ回路を介して前記の負荷に接続したことを特徴とする増幅器。
- 請求項8に記載されている増幅器において、第1および第2のパルス幅変調回路のそれぞれの出力を、低域通過フィルタ回路を介して負荷に接続したことを特徴とする増幅器。
- 請求項8に記載されている増幅器において、第1および第2のパルス幅変調回路のそれぞれの出力を、2端子対回路である一つの低域通過フィルタ回路を介して負荷に接続したことを特徴とする増幅器。
- 請求項8に記載の増幅器において、上記の負帰還回路の二つの入力のうちの一方は、入力信号源に接続され、もう一方の入力を第2の低域通過フィルタ回路を介して負荷の少なくとも一方の端子に接続したことを特徴とする増幅器。
- 請求項8に記載の増幅器において、負荷の異なる端子に印加される信号うちの少なくとも一方の信号の、立ち上がり時間か立ち下がり時間のうちの少なくとも一方の時間の信号変化速度を遅くするか或いは速くするように、信号経路中の回路に用いられる回路部品を設計することによって、前記の負荷の異なる端子に印加される信号の遷移タイミングを同じなるようにしたことを特徴とする増幅器。
- 請求項12に記載の増幅器において、前記の負荷の異なる端子に印加される信号の遷移タイミングを同じなるように、前記の第1および第2のパルス幅変調回路に用いられる部品を設計したことを特徴とする増幅器。
- 請求項12に記載の増幅器において、前記の第1および第2のパルス幅変調回路と前記の負荷の間に第1と第2のパルス増幅回路を設けると共に、上記の負荷の異なる端子に印加される信号の遷移タイミングを同じなるように、前記の第1および第2のパルス増幅回路に用いられる部品を設計したことを特徴とする増幅器。
- 請求項8に記載の増幅器において、前記の第1および第2のパルス幅変調回路と前記の負荷の間に第1と第2の電流出力であることを特徴とするパルス増幅回路を設けたことを特徴とする増幅器。
- 基準信号源に接続された第1と第2の2つのパルス幅変調回路を備えると共に負帰還回路を備え、負帰還回路の二つの入力のうちの一方は入力信号源に接続され、もう一方の入力は差動回路を介して負荷の二つの端子に接続され、負帰還回路の出力は第1のパルス幅変調回路に接続されると共に信号反転回路を介して第2のパルス幅変調回路に接続され、前記の第1および第2のパルス幅変調回路の出力のそれぞれが一つの負荷の異なる端子に接続されると共に、前記の第1および第2のパルス幅変調回路の出力の少なくとも一方の出力を低域通過フィルタ回路を介して上記の負荷に接続したことを特徴とする増幅器。
- 請求項16に記載の増幅器において、第1および第2のパルス幅変調回路のそれぞれの出力を、低域通過フィルタ回路を介して負荷に接続したことを特徴とする増幅器。
- 請求項16に記載の増幅器において、第1および第2のパルス幅変調回路のそれぞれの出力を、2端子対回路である一つの低域通過フィルタ回路を介して負荷に接続したことを特徴とする増幅器。
- 請求項16に記載の増幅器において、前記の差動回路の二つの入力をそれぞれ第2と第3の低域通過フィルタ回路を介して負荷の二つの端子に接続したことを特徴とする増幅器。
- 請求項16に記載の増幅器において、前記の差動回路に上記の入力信号源の信号周波数よりも高い周波数成分を遮断する周波数特性をもたせたことを特徴とする増幅器。
- 請求項16に記載の増幅器において、負荷の異なる端子に印加される信号うちの少なくとも一方の信号の、立ち上がり時間か立ち下がり時間のうちの少なくとも一方の時間の信号変化速度を遅くするか或いは速くするように、信号経路中の回路に用いられる回路部品を設計することによって、前記の負荷の異なる端子に印加される信号の遷移タイミングを同じなるようにしたことを特徴とする増幅器。
- 請求項21に記載の増幅器において、前記の負荷の異なる端子に印加される信号の遷移タイミングを同じなるように、前記の第1および第2のパルス幅変調回路に用いられる部品を設計したことを特徴とする増幅器。
- 請求項21に記載の増幅器において、前記の第1および第2のパルス幅変調回路と前記の負荷の間に第1と第2のパルス増幅回路を設けると共に、前記の負荷の異なる端子に印加される信号の遷移タイミングを同じなるように、前記の第1および第2のパルス増幅回路に用いられる部品を設計したことを特徴とする増幅器。
- 請求項16に記載の増幅器において、前記の第1および第2のパルス幅変調回路と前記の負荷の間に第1と第2の電流出力であることを特徴とするパルス増幅回路を設けたことを特徴とする増幅器。
- 入力信号源と基準信号源に接続された2つのパルス幅変調回路を備え、該第1のパルス幅変調回路は入力信号源に接続され、該第2のパルス幅変調回路は信号反転回路を介して前記の入力信号源に接続されると共に、該第1および該第2のパルス幅変調回路の出力のそれぞれが一つの負荷の異なる端子に接続されると共に、前記の第1および第2のパルス幅変調回路の出力の少なくとも一方の出力を帯域通過フィルタ回路を介して前記の負荷に接続したことを特徴とする増幅器。
- 基準信号源に接続された第1と第2の2つのパルス幅変調回路を備えると共に負帰還回路を備え、該負帰還回路の二つの入力のうちの一方は入力信号源に接続され、もう一方の入力は負荷の少なくとも一方の端子に接続され、該負帰還回路の出力は第1のパルス幅変調回路に接続されると共に信号反転回路を介して第2のパルス幅変調回路に接続され、前記の第1および第2のパルス幅変調回路の出力のそれぞれが一つの負荷の異なる端子に接続されると共に、前記の第1および第2のパルス幅変調回路の出力の少なくとも一方の出力を帯域通過フィルタ回路を介して上記の負荷に接続したことを特徴とする増幅器。
- 基準信号源に接続された第1と第2の2つのパルス幅変調回路を備えると共に負帰還回路を備え、負帰還回路の二つの入力のうちの一方は入力信号源に接続され、もう一方の入力は差動回路を介して負荷の二つの端子に接続され、負帰還回路の出力は第1のパルス幅変調回路に接続されると共に信号反転回路を介して第2のパルス幅変調回路に接続され、前記の第1および第2のパルス幅変調回路の出力のそれぞれが一つの負荷の異なる端子に接続されると共に、前記の第1および第2のパルス幅変調回路の出力の少なくとも一方の出力を帯域通過フィルタ回路を介して前記の負荷に接続したことを特徴とする増幅器。
- 入力信号源と基準信号源に接続された2つのパルス幅変調回路を備え、そのうちの第1のパルス幅変調回路は入力信号源に接続され、第2のパルス幅変調回路は信号反転回路を介して前記の入力信号源に接続されると共に、上記の第1および第2のパルス幅変調回路の出力のそれぞれが一つの負荷の異なる端子に接続されると共に、負荷自体に共振特性を有している負荷を駆動することを特徴とする増幅器。
- 入力信号源と基準信号源に接続された2つのパルス幅変調回路を備え、該第1のパルス幅変調回路は入力信号源に接続され、該第2のパルス幅変調回路は信号反転回路を介して前記の入力信号源に接続されると共に、該第1および該第2のパルス幅変調回路の出力のそれぞれが一つのパルス増幅回路に入力されると共に、パルス増幅回路の出力が負荷の一方の端子に接続されると共に、前記の負荷の他方の端子は基準電位点に接続されていることを特徴とする増幅器。
- 請求項29に記載の増幅器において、前記のパルス増幅回路の出力は低域通過フィルタを介して前記の負荷に接続することを特徴とする増幅器。
- 請求項29に記載の増幅器において、前記のパルス増幅回路には出力端子を正電位点に接続する第1の電子スイッチ回路と負電位点に接続する第2の電子スイッチ回路が設けられていることを特徴とする増幅器。
- 請求項31に記載の増幅器において、前記のパルス増幅回路には出力端子を接地電位点に接続する第3の電子スイッチ回路が設けられていることを特徴とする増幅器。
- 基準信号源に接続された第1と第2の2つのパルス幅変調回路を備えると共に負帰還回路を備え、該第1および該第2のパルス幅変調回路の出力のそれぞれが一つのパルス増幅回路に入力されると共に、パルス増幅回路の出力が負荷の一方の端子に接続されると共に、前記の負荷のもう一方の端子は基準電位点に接続され、前記の負帰還回路の二つの入力のうちの一方は入力信号源に接続され、もう一方の入力は前記のパルス増幅回路の出力に接続され、負帰還回路の出力は第1のパルス幅変調回路に接続されると共に信号反転回路を介して第2のパルス幅変調回路に接続されたことを特徴とする増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008054722A JP5283060B2 (ja) | 2008-03-05 | 2008-03-05 | 増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008054722A JP5283060B2 (ja) | 2008-03-05 | 2008-03-05 | 増幅器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009212902A true JP2009212902A (ja) | 2009-09-17 |
JP2009212902A5 JP2009212902A5 (ja) | 2011-05-12 |
JP5283060B2 JP5283060B2 (ja) | 2013-09-04 |
Family
ID=41185612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008054722A Expired - Fee Related JP5283060B2 (ja) | 2008-03-05 | 2008-03-05 | 増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5283060B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011118311A1 (ja) * | 2010-03-24 | 2011-09-29 | 学校法人 東洋大学 | D級増幅器 |
JP2015185882A (ja) * | 2014-03-20 | 2015-10-22 | ヤマハ株式会社 | D級パワーアンプ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02177605A (ja) * | 1988-12-28 | 1990-07-10 | Pioneer Electron Corp | パルス幅変調増幅回路 |
JP2000036915A (ja) * | 1998-07-16 | 2000-02-02 | Matsushita Electric Ind Co Ltd | 増幅回路およびcrtモニタ |
JP2004363699A (ja) * | 2003-06-02 | 2004-12-24 | Sharp Corp | デジタルアンプおよび音声信号再生装置ならびにデジタルアンプの駆動方法 |
JP2005034661A (ja) * | 2004-09-30 | 2005-02-10 | Aruze Corp | 遊技機 |
JP2006340152A (ja) * | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | デジタルアンプ方法及びデジタルアンプ回路 |
-
2008
- 2008-03-05 JP JP2008054722A patent/JP5283060B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02177605A (ja) * | 1988-12-28 | 1990-07-10 | Pioneer Electron Corp | パルス幅変調増幅回路 |
JP2000036915A (ja) * | 1998-07-16 | 2000-02-02 | Matsushita Electric Ind Co Ltd | 増幅回路およびcrtモニタ |
JP2004363699A (ja) * | 2003-06-02 | 2004-12-24 | Sharp Corp | デジタルアンプおよび音声信号再生装置ならびにデジタルアンプの駆動方法 |
JP2005034661A (ja) * | 2004-09-30 | 2005-02-10 | Aruze Corp | 遊技機 |
JP2006340152A (ja) * | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | デジタルアンプ方法及びデジタルアンプ回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011118311A1 (ja) * | 2010-03-24 | 2011-09-29 | 学校法人 東洋大学 | D級増幅器 |
JP5733838B2 (ja) * | 2010-03-24 | 2015-06-10 | 学校法人 東洋大学 | D級増幅器 |
JP2015185882A (ja) * | 2014-03-20 | 2015-10-22 | ヤマハ株式会社 | D級パワーアンプ |
Also Published As
Publication number | Publication date |
---|---|
JP5283060B2 (ja) | 2013-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7332962B2 (en) | Filterless class D power amplifier | |
US7750731B2 (en) | PWM loop filter with minimum aliasing error | |
EP2221965A2 (en) | Amplifier employing interleaved signals for PWM ripple suppression | |
US20040232978A1 (en) | Filterless class D amplifiers using spread spectrum PWM modulation | |
US6545533B2 (en) | Class D audio speaker amplifier circuit with pseudo noise modulation | |
US9444419B2 (en) | Boosted differential class H amplifier | |
US8044715B2 (en) | Method and system for increasing sampling frequency for switching amplifiers | |
KR101495027B1 (ko) | 오디오 시스템 및 그 안에 클래스 d 증폭기를 가지는 집적 회로 칩 | |
KR20020093649A (ko) | 스위칭 증폭기 및 신호 증폭 방법 | |
JP4759050B2 (ja) | 駆動装置 | |
JP2012156616A (ja) | 半導体集積回路およびその動作方法 | |
US20030122615A1 (en) | Improved Class BD Amplifier | |
US8755539B2 (en) | Electrostatic transducer loudspeaker | |
US9407219B2 (en) | Electronic Circuit | |
KR100952384B1 (ko) | 파워 앰프 | |
JP5283060B2 (ja) | 増幅器 | |
US9444439B2 (en) | Pulse generating circuit for audio-frequency amplifiers and regulated power supplies | |
JPH07231226A (ja) | D級電力増幅器 | |
Bellili et al. | Low power class D audio amplifier with high performance and high efficiency | |
US11837999B2 (en) | Audio amplifier having idle mode | |
US9667208B2 (en) | Class-D amplifier and electronic apparatus | |
KR100453708B1 (ko) | 고효율 스위칭 증폭기 | |
US20060284677A1 (en) | Switching amplifier and control method thereof | |
CN112204866A (zh) | 驱动电路、驱动电路板与驱动器 | |
JP5733838B2 (ja) | D級増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110301 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120417 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130521 |
|
LAPS | Cancellation because of no payment of annual fees |