JP4967257B2 - デジタルアンプ方法及びデジタルアンプ回路 - Google Patents
デジタルアンプ方法及びデジタルアンプ回路 Download PDFInfo
- Publication number
- JP4967257B2 JP4967257B2 JP2005163884A JP2005163884A JP4967257B2 JP 4967257 B2 JP4967257 B2 JP 4967257B2 JP 2005163884 A JP2005163884 A JP 2005163884A JP 2005163884 A JP2005163884 A JP 2005163884A JP 4967257 B2 JP4967257 B2 JP 4967257B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- output signal
- pulse
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
デジタルアンプ30のイネーブル(EN)端子(図示せず)が有効とされると、デジタルアンプ30は、パルス変調を開始し、入力された音声信号をその音声信号レベルに応じてパルス変調をして電力増幅をすることにより生成したパルス信号を出力する。デジタルアンプ30から出力されたパルス信号は、インダクタ31とコンデンサ32で構成されたローパスフィルターで積分されてアナログ音声信号となり、コンデンサ33で直流成分をカットされた後、スピーカ35で音声再生される。上記のように構成されるデジタルアンプ30は、電源オン直後および電源オフ直後の動作が不安定であり、電源オン直後および電源オフ直後にポップノイズが発生することが知られている。このポップノイズを低減する一つの方法として、電源オン直後はデジタルアンプ30の動作が十分に安定状態になるまでリレー34をmute制御信号で開放状態とし、また、電源オフ直後はリレー34をmute制御信号で瞬時に開放状態とすることにより、電源オン時および電源オフ時におけるデジタルアンプ30の動作不安定に起因するポップノイズの低減を図る技術が知られている。しかしながら、小型、安価で、かつ低消費電力という長所を持つデジタルアンプが、ポップノイズを低減するためにリレーを使用することにより、大型で、高価となり、さらにリレー駆動のための電力供給が必要なため、低消費電力という長所も減却されるという問題を有している。
まず、一般的な増幅動作について説明する。入力された音声アナログ信号は、増幅度が抵抗器40と抵抗器41の比で決定されるオペアンプ42により反転増幅された後、INA信号として変調回路46に入力される。変調回路46に入力されたINA信号は、その音声信号レベルに応じてパルス変調され、駆動回路47に出力される。駆動回路47に入力されたパルス変調信号は、電力増幅された後、インダクタ48とコンデンサ49で構成されるローパスフィルターにより積分されて電力増幅されたアナログ音声信号となり、スピーカ52の一方の入力端子に入力される。一方、オペアンプ42の出力音声アナログ信号(INA信号)は反転増幅器44にも入力され、ここで反転増幅された後、その出力音声アナログ信号(INB信号)は変調回路46に入力される。変調回路46に入力されたINB信号は、以降、上記のINA信号と同様の処理が行われる。すなわち、変調回路46において音声信号レベルに応じてパルス変調されてから駆動回路47に入力され、ここで電力増幅された後、インダクタ50とコンデンサ51で構成されるローパスフィルターにより積分されて電力増幅されたアナログ音声信号となり、スピーカ52の他方の入力端子に入力される。ここで、スピーカ52はBTL駆動方式で動作するスピーカであるが、以上のようにして通常の音声信号の電力増幅が行われる。
本発明の実施の形態1について、図1から図5を用いて以下に説明する。図1は、本発明の実施の形態1におけるデジタルアンプ回路の構成を示すブロック図であり、デジタル変調方式のうち、PWM(Pulse Width Moduration)方式のデジタル変調について説明したものである。
本発明の実施の形態2について、図6を用いて説明する。図6は、本発明の実施の形態2におけるデジタルアンプ回路の構成を示すブロック図である。なお、本発明の実施の形態1と同一の構成要素については同一の符号を付し、説明が重複する部分については適宜説明を省略する。
2 三角波発生器
3 比較器
3a 第1の比較器
4 反転積分器
5 波形整形器
6 ORゲート
7 タイミング発生部
7a 第1のタイミング発生部
8 ゲート電圧制御回路
8a 第1のゲート電圧制御回路
9 駆動回路部
9a 第1の駆動回路部
10 ハイレベル出力MOS FET(Q1)
10a 第1のハイレベル出力MOS FET
11 ローレベル出力MOS FET(Q2)
11a 第1のローレベル出力MOS FET
12 抵抗器
13 インダクタ
14 コンデンサ
15 コンデンサ
16 スピーカ
20 反転増幅器
21 第2の比較器
22 第2のタイミング発生部
23 第2のゲート電圧制御回路
24 第2の駆動回路部
25 第2のハイレベル出力MOS FET
26 第2のローレベル出力MOS FET
27 抵抗器
28 インダクタ
29 コンデンサ
30 デジタルアンプ
31 インダクタ
32 コンデンサ
33 コンデンサ
34 リレー
35 スピーカ
40 抵抗器
41 抵抗器
42 オペアンプ
43 ミュート状態制御回路
44 反転増幅器
45 電圧設定回路
46 デジタル変調回路
47 駆動回路
48 インダクタ
49 コンデンサ
50 インダクタ
51 コンデンサ
52 スピーカ
Claims (2)
- 入力されたアナログ音声信号を増幅する増幅器と、
三角波信号を発生する三角波発生器と、
前記増幅器の出力信号と前記三角波発生器の出力信号の信号レベルを比較することによりパルス変調信号を生成し出力する比較器と、
入力された動作開始/終了信号を反転し積分する反転積分器と、
前記反転積分器の出力信号を波形整形する波形整形器と、
前記波形整形器の出力信号と入力された動作開始/終了信号との論理和をとるORゲートと、
前記ORゲートの出力信号により、前記比較器の出力信号であるパルス変調信号の開始/終了のタイミング制御が行われ、ハイレベル制御出力側とローレベル制御出力側の2つの出力パルス信号を出力するタイミング発生部と、
前記タイミング発生部の2つの出力パルス信号の内、ハイレベル制御出力側の出力パルス信号を前記反転積分器の出力信号でパルス振幅変調するゲート電圧制御回路と、
ハイレベル出力MOS FETとローレベル出力MOS FETの2つのMOS FETを少なくとも有し、前記ハイレベル出力MOS FETのゲートに前記ゲート電圧制御回路の出力信号が入力されるとともに、前記ローレベル出力MOS FETのゲートに前記タイミング発生部のローレベル制御出力側の出力パルス信号を入力して電力増幅を行う駆動回路部と、
前記駆動回路部の出力端子と接地間に抵抗値調整用として設けられる抵抗器と、
前記駆動回路部の出力信号から高域成分を除去して電力増幅されたアナログ信号を取り出すためのローパスフィルターを構成するインダクタおよびコンデンサ(イ)と、
前記ローパスフィルターの出力信号をスピーカに入力する前に、その出力信号から直流成分を除去するコンデンサ(ロ)と、を具備し、前記駆動回路部の出力信号によりスピーカをシングルエンド駆動させる構成としたことを特徴とするデジタルアンプ回路。 - 入力されたアナログ音声信号を増幅する増幅器と、
三角波信号を発生する三角波発生器と、
前記増幅器の出力信号と前記三角波発生器の出力信号の信号レベルを比較することによりパルス変調信号を生成し出力する第1の比較器と、
入力された動作開始/終了信号を反転し積分する反転積分器と、
前記反転積分器の出力信号を波形整形する波形整形器と、
前記波形整形器の出力信号と入力された動作開始/終了信号との論理和をとるORゲートと、
前記ORゲートの出力信号により、前記第1の比較器の出力信号であるパルス変調信号の開始/終了のタイミング制御が行われ、ハイレベル制御出力側とローレベル制御出力側の2つの出力パルス信号を出力する第1のタイミング発生部と、
前記第1のタイミング発生部の2つの出力パルス信号の内、ハイレベル制御出力側の出力パルス信号を前記反転積分器の出力信号でパルス振幅変調する第1のゲート電圧制御回路と、
ハイレベル出力MOS FET(イ)とローレベル出力MOS FET(ロ)の2つのMOS FETを少なくとも有し、前記ハイレベル出力MOS FET(イ)のゲートに前記第1のゲート電圧制御回路の出力信号が入力されるとともに、前記ローレベル出力MOS FET(ロ)のゲートに前記第1のタイミング発生部のローレベル制御出力側の出力パルス信号を入力して電力増幅を行う第1の駆動回路部と、
前記第1の駆動回路部の出力端子と接地間に抵抗値調整用として設けられる抵抗器(イ)と、
前記第1の駆動回路部の出力信号から高域成分を除去して電力増幅されたアナログ信号を取り出すための第1のローパスフィルターを構成するインダクタ(イ)およびコンデンサ(イ)と、
前記増幅器の出力信号を反転する反転増幅器と、
前記反転増幅器の出力信号と前記三角波発生器の出力信号の信号レベルを比較することによりパルス変調信号を生成し出力する第2の比較器と、
前記ORゲートの出力信号により、前記第2の比較器の出力信号であるパルス変調信号の開始/終了のタイミング制御が行われ、ハイレベル制御出力側とローレベル制御出力側の2つの出力パルス信号を出力する第2のタイミング発生部と、
前記第2のタイミング発生部の2つの出力パルス信号の内、ハイレベル制御出力側の出力パルス信号を前記反転積分器の出力信号でパルス振幅変調する第2のゲート電圧制御回路と、
ハイレベル出力MOS FET(ハ)とローレベル出力MOS FET(ニ)の2つのMOS FETを少なくとも有し、前記ハイレベル出力MOS FET(ハ)のゲートに前記第2のゲート電圧制御回路の出力信号が入力されるとともに、前記ローレベル出力MOS FET(ニ)のゲートに前記第2のタイミング発生部のローレベル制御出力側の出力パルス信号を入力して電力増幅を行う第2の駆動回路部と、
前記第2の駆動回路部の出力端子と接地間に抵抗値調整用として設けられる抵抗器(ロ)と、
前記第2の駆動回路部の出力信号から高域成分を除去して電力増幅されたアナログ信号を取り出すための第2のローパスフィルターを構成するインダクタ(ロ)およびコンデンサ(ロ)と、を具備し、
前記第1のローパスフィルターの出力信号をスピーカの一方の入力端子に入力し、前記第2のローパスフィルターの出力信号をスピーカの他方の入力端子に入力することで、前記第1の駆動回路部および前記第2の駆動回路部のそれぞれの出力信号によりスピーカをBTL駆動させる構成としたことを特徴とするデジタルアンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005163884A JP4967257B2 (ja) | 2005-06-03 | 2005-06-03 | デジタルアンプ方法及びデジタルアンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005163884A JP4967257B2 (ja) | 2005-06-03 | 2005-06-03 | デジタルアンプ方法及びデジタルアンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006340152A JP2006340152A (ja) | 2006-12-14 |
JP4967257B2 true JP4967257B2 (ja) | 2012-07-04 |
Family
ID=37560280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005163884A Expired - Fee Related JP4967257B2 (ja) | 2005-06-03 | 2005-06-03 | デジタルアンプ方法及びデジタルアンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4967257B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5283060B2 (ja) * | 2008-03-05 | 2013-09-04 | 学校法人 東洋大学 | 増幅器 |
JP5227257B2 (ja) * | 2009-05-19 | 2013-07-03 | 矢崎エナジーシステム株式会社 | D級アンプ故障検出装置 |
WO2011118311A1 (ja) * | 2010-03-24 | 2011-09-29 | 学校法人 東洋大学 | D級増幅器 |
JP5496001B2 (ja) * | 2010-07-27 | 2014-05-21 | 新日本無線株式会社 | D級増幅回路 |
CN107343245B (zh) * | 2017-08-28 | 2023-12-22 | 东莞精恒电子有限公司 | 一种脉宽调制双pwm单元功放模组 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2843728B2 (ja) * | 1992-12-25 | 1999-01-06 | 株式会社ケンウッド | パルス幅変調増幅回路 |
JP3928728B2 (ja) * | 2003-09-19 | 2007-06-13 | ソニー株式会社 | デジタルアンプ |
JP2005117091A (ja) * | 2003-10-02 | 2005-04-28 | Sony Corp | デジタルアンプ |
US6998911B2 (en) * | 2003-12-18 | 2006-02-14 | International Rectifier Corporation | Gate control circuit with soft start/stop function |
-
2005
- 2005-06-03 JP JP2005163884A patent/JP4967257B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006340152A (ja) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100604967B1 (ko) | 전력 증폭기 회로 | |
US6107875A (en) | Variable frequency class D modulator with built in soft clipping and frequency limiting | |
KR100757714B1 (ko) | 디급 증폭기 | |
JPS61212905A (ja) | 雑音を制御および防止する装置および方法 | |
JP4967257B2 (ja) | デジタルアンプ方法及びデジタルアンプ回路 | |
TWI337805B (en) | Class d amplifier | |
US20110096944A1 (en) | High perceived audio quality class d amplifier | |
KR100739786B1 (ko) | 다중 채널 디지털 앰프 시스템 및 그 신호 처리 방법 | |
US6724249B1 (en) | Multi-level class-D amplifier by means of 3 physical levels | |
US7786795B2 (en) | Class-D amplifier circuit | |
KR100858292B1 (ko) | 기동소음을 감소시키는 스위칭 증폭 드라이버 및 상기스위칭 증폭 드라이버를 구비하는 오디오 증폭기 | |
US5789975A (en) | Analog signal amplifier and audio signal amplifier | |
US9136798B2 (en) | Method and apparatus for outputting audio signal | |
US7315209B2 (en) | Power amplifier apparatus and DC component removing method | |
US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
JP5156321B2 (ja) | 音声出力装置 | |
JP4710870B2 (ja) | デジタルアンプ装置およびスピーカ装置 | |
JP2008154117A (ja) | D級アンプ | |
EP1804374A2 (en) | Switching amplifier | |
KR100770744B1 (ko) | 팝업 노이즈 방지 방법 및 팝업 노이즈 방지 회로를포함하는 디지털 앰프 | |
JP7139470B2 (ja) | ドループ除去回路 | |
JP6405759B2 (ja) | 信号処理装置および信号処理方法 | |
KR101349002B1 (ko) | 증폭 회로 및 증폭 방법 | |
JP2009141697A (ja) | D級アンプ | |
JPH09130160A (ja) | アナログ信号増幅装置及びオーディオ信号増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4967257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |