RU2103831C1 - Устройство коммутации широкополосных сигналов - Google Patents
Устройство коммутации широкополосных сигналов Download PDFInfo
- Publication number
- RU2103831C1 RU2103831C1 SU4614163A SU4614163A RU2103831C1 RU 2103831 C1 RU2103831 C1 RU 2103831C1 SU 4614163 A SU4614163 A SU 4614163A SU 4614163 A SU4614163 A SU 4614163A RU 2103831 C1 RU2103831 C1 RU 2103831C1
- Authority
- RU
- Russia
- Prior art keywords
- transistors
- switching
- transistor
- electrodes
- pole
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
- H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Stereo-Broadcasting Methods (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
Использование: устройства коммутации сигналов с широкой полосой частот. Сущность изобретения: устройство содержит узлы коммутации 1, блоки 2 управления, блоки 3 коммутации, первый и второй переключающие транзисторы 4 и 5, первый и второй входные транзисторы 6 и 7, первый и второй предвключенные транзисторы 8 и 9, компенсирующий транзистор 10, считывающий транзистор 11, дополнительный транзистор 12. Путем компенсации потенциалов проводов выходных линий повышается быстродействие. 2 з. п. ф-лы, 4 ил.
Description
Изобретение относится к устройствам коммутации сигналов с широкой полосой частот.
Цель изобретения - повышение быстродействия.
На фиг. 1 - показано устройство коммутации широкополосных сигналов; на фиг. 2 - 4 - примеры схемно-технической реализации их элементов связи в соответствии с изобретением.
Устройство коммутации широкополосных сигналов содержит: узлы коммутации 1, блоки 2 управления, блоки 3 коммутации. При этом блоки 3 коммутации содержат первый и второй переключающие транзисторы, 4и 5 соответственно, первый и второй входные транзисторы 6 и 7 соответственно, первый и второй предвключенные транзисторы 8 и 9, компенсирующий транзистор 10, считывающий транзистор 11, дополнительный транзистор 12.
Устройство коммутации широкополосных сигналов работает следующим образом.
В течении предварительной фазы рv выходные линии заряжаются через первый или второй предвключенные транзисторы 8 или 9 по меньшей мере приблизительно до рабочего потенциала UDD, для чего первый и второй предвключенные транзисторы 8 и 9 переводятся в проводящее состояние с помощью тактовой линии.
При этом при спадающем фронте тактового сигнала Т расположенный между двумя проводами выходной линии компенсирующий транзистор 10 также переводится в проводящее состояние, в результате чего возникает короткое замыкание обоих проводников, за счет чего в начале предварительной фазы весьма быстро обеспечивается компенсация потенциала обоих проводов. После этого оба (теперь компенсированные потенциалу) провода через предвключенные транзисторы 8, 9 заряжаются до рабочего потенциала, причем длительность заряда сокращается в общей сложности за счет того, что после реализованной компенсирующим транзистором 10 компенсации потенциала первый и второй предвключенные транзисторы 8, 9 вовлечены теперь в процессе заряда.
Одновременно с деблокированием предвключенных транзисторов 8, 9 и компенсирующего транзистора 10 осуществляется противоположное управление, считывающим транзистором 11, т. е., его запирание с помощью того же тактового сигнала Т, так что заряд обоих проводов выходных линий матрицы может осуществляться независимо от управления работой переключительных транзисторов 4, 5 и входных транзисторов 6, 7. В той или иной входной линии матрицы, при этом может создаваться (или сохраняться) еже соответствующий подлежащему переключению двоичному разряду потенциал.
Если наряду с индивидуальным для входной линии матрицы считывающим транзистором 11 предусмотрен индивидуальный для входной линии матрицы дополнительный транзистор 12 (фиг. 3) или наряду с индивидуальным для выходной линии матрицы считывающим транзистором 11 предусмотрен индивидуальный для выходной линии матрицы дополнительный транзистор 12 предварительного заряда (фиг. 4), то в этом случае в течение предварительной фазы PV через этот транзистор осуществляется заряд линии псевдомассы, в результате чего обеспечивается разгрузка той или иной блоков 3 коммутации. Это, в частности, при обширных матрицах точек связи с большим количеством, подключенных к линии РМ псевдомассы, пар блоков коммутации ведет к существенному сокращению времени заряда, которое, в свою очередь, полностью входит в соответствующее повышение быстродействия.
Claims (3)
1. Устройство коммутации широкополосных сигналов с коммутационной матрицей, точки коммутации которой содержат схему управления и элемент коммутации с двумя входными транзисторами и двумя переключающими транзисторами, причем управляющие электроды первого и второго входных транзисторов соединены с соответствующим сигнальным проводом соответствующей входной линии матрицы, управляющие электроды первого и второго переключающих транзисторов соединены с соответствующей схемой управления, первый главный электрод каждого входного транзистора соединен с одним полюсом источника рабочего напряжения через считывающий транзистор, управляющий электрод которого соединен с тактовой линией, вторые главные электроды первого и второго входных транзисторов соединены с первыми главными электродами первого или соответственно второго переключающего транзистора, вторые главные электроды первого и второго переключающих транзисторов соединены с соответствующими сигнальными проводами соответствующей двойной выходной линии матрицы, которые соединены с первыми главными электродами первого или соответственно второго транзистора предварительного заряда, управляющие электроды которых соединены с тактовой линией и вторые главные электроды которых соединены с другим полюсом источника рабочего напряжения, отличающееся тем, что предусмотрен компенсирующий транзистор, первый и второй главные электроды которого соединены с первым главным электродом первого или соответственно второго транзистора предварительного заряда и управляющий электрод которого соединен с тактовой линией.
2. Устройство по п. 1, отличающееся тем, что первые главные электроды входных транзисторов всех лежащих на одной и той же входной линии матрицы элементов коммутации через общий считывающий транзистор соединены с одним полюсом, а через общий дополнительный транзистор предварительного заряда, управляющий электрод которого соединен с тактовой линией и с управляющими электродами остальных транзисторов предварительного заряда, с другим полюсом источника рабочего напряжения.
3. Устройство по п. 1, отличающееся тем, что первые главные электроды входных транзисторов всех лежащих на одной и той же двойной выходной линии матрицы элементов коммутации через общий считывающий транзистор соединены с одним полюсом, а через общий дополнительный транзистор предварительного заряда, управляющий электрод которого соединен с тактовой линией и с управляющими электродами остальных транзисторов предварительного заряда, с другим полюсом источника рабочего напряжения.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3819491 | 1988-06-08 | ||
| DEP3819491.0 | 1988-06-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2103831C1 true RU2103831C1 (ru) | 1998-01-27 |
Family
ID=6356119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU4614163A RU2103831C1 (ru) | 1988-06-08 | 1989-05-29 | Устройство коммутации широкополосных сигналов |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4949086A (ru) |
| EP (1) | EP0345623B1 (ru) |
| JP (1) | JP2773043B2 (ru) |
| AT (1) | ATE100264T1 (ru) |
| CA (1) | CA1320259C (ru) |
| DE (1) | DE58906667D1 (ru) |
| HU (1) | HU205691B (ru) |
| LU (1) | LU87431A1 (ru) |
| RU (1) | RU2103831C1 (ru) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| LU87566A1 (de) * | 1989-03-22 | 1990-01-08 | Siemens Ag | Breitbandsignal-koppeleinrichtung |
| FR2650452B1 (fr) * | 1989-07-27 | 1991-11-15 | Sgs Thomson Microelectronics | Point de croisement pour matrice de commutation |
| DE58907656D1 (de) * | 1989-09-11 | 1994-06-16 | Siemens Ag | Breitbandsignal-Koppeleinrichtung. |
| DE59008031D1 (de) * | 1990-04-12 | 1995-01-26 | Siemens Ag | Breitbandsignal-Koppeleinrichtung. |
| ATE114098T1 (de) * | 1990-05-16 | 1994-11-15 | Siemens Ag | Digitalschaltung mit potentialausgleich zwischen zwei signalleitern. |
| DE4030596C1 (en) * | 1990-09-27 | 1991-12-12 | Siemens Ag, 8000 Muenchen, De | Wideband signal coupling circuitry with large number of outputs - connectable to leads loadable w.r.t. earth by own capacitance and/or loading capacitors |
| DE69223772D1 (de) * | 1991-12-26 | 1998-02-05 | Altera Corp | Eprom-basierte kreuzschienenschalter mit nullruheleistungsaufnahme |
| JPH05199255A (ja) * | 1992-01-18 | 1993-08-06 | Mitsubishi Electric Corp | 電子クロスポイントスイッチ装置 |
| US5506528A (en) * | 1994-10-31 | 1996-04-09 | International Business Machines Corporation | High speed off-chip CMOS receiver |
| US6984870B2 (en) * | 2002-10-18 | 2006-01-10 | M/A-Com, Inc. | High speed cross-point switch using SiGe HBT technology |
| US6998935B2 (en) * | 2003-02-19 | 2006-02-14 | M/A-Com, Inc. | Switch matrix |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040246A (ru) * | 1973-08-03 | 1975-04-12 | ||
| US4004284A (en) * | 1975-03-05 | 1977-01-18 | Teletype Corporation | Binary voltage-differential sensing circuits, and sense/refresh amplifier circuits for random-access memories |
| DE2932587C2 (de) * | 1979-08-10 | 1983-12-01 | Siemens AG, 1000 Berlin und 8000 München | Breitbandkoppelanordnung mit einer Matrix von Koppelpunktschaltkreisen in ECL-Technik |
| US4577190A (en) * | 1983-04-11 | 1986-03-18 | At&T Bell Laboratories | Programmed logic array with auxiliary pull-up means to increase precharging speed |
| US4750155A (en) * | 1985-09-19 | 1988-06-07 | Xilinx, Incorporated | 5-Transistor memory cell which can be reliably read and written |
| LU86456A1 (de) * | 1985-11-04 | 1986-11-13 | Siemens Ag | Breitbandsignal-raumkoppeleinrichtung |
| LU86790A1 (de) * | 1986-09-17 | 1987-07-24 | Siemens Ag | Breitbandsignal-koppeleinrichtung |
| LU86915A1 (de) * | 1986-10-07 | 1987-11-11 | Siemens Ag | Breitbandsignal-koppeleinrichtung |
-
1989
- 1989-01-18 LU LU87431A patent/LU87431A1/de unknown
- 1989-05-17 US US07/353,044 patent/US4949086A/en not_active Expired - Lifetime
- 1989-05-29 RU SU4614163A patent/RU2103831C1/ru active
- 1989-05-31 DE DE89109840T patent/DE58906667D1/de not_active Expired - Fee Related
- 1989-05-31 AT AT89109840T patent/ATE100264T1/de not_active IP Right Cessation
- 1989-05-31 EP EP89109840A patent/EP0345623B1/de not_active Expired - Lifetime
- 1989-06-05 JP JP1142870A patent/JP2773043B2/ja not_active Expired - Fee Related
- 1989-06-06 CA CA000601881A patent/CA1320259C/en not_active Expired - Fee Related
- 1989-06-07 HU HU892912A patent/HU205691B/hu not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE58906667D1 (de) | 1994-02-24 |
| ATE100264T1 (de) | 1994-01-15 |
| LU87431A1 (de) | 1989-06-14 |
| JPH0244892A (ja) | 1990-02-14 |
| JP2773043B2 (ja) | 1998-07-09 |
| US4949086A (en) | 1990-08-14 |
| EP0345623B1 (de) | 1994-01-12 |
| EP0345623A3 (en) | 1990-05-23 |
| CA1320259C (en) | 1993-07-13 |
| HU205691B (en) | 1992-05-28 |
| EP0345623A2 (de) | 1989-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4553052A (en) | High speed comparator circuit with input-offset compensation function | |
| US3524077A (en) | Translating information with multi-phase clock signals | |
| RU2103831C1 (ru) | Устройство коммутации широкополосных сигналов | |
| US4344003A (en) | Low power voltage multiplier circuit | |
| US3937982A (en) | Gate circuit | |
| JP3461578B2 (ja) | 電子装置 | |
| US3868656A (en) | Regenerating circuit for binary signals in the form of a keyed flip-flop | |
| SU1738105A3 (ru) | Устройство коммутации широкополосных сигналов | |
| KR870008315A (ko) | 시프트레지스터를 사용한 메모리장치 | |
| JPS6112414B2 (ru) | ||
| RU1838887C (ru) | Устройство коммутации широкополосных сигналов | |
| US3601634A (en) | Field effect transistor multiplexing circuit for time sharing a common conductor | |
| JPH0142167B2 (ru) | ||
| US4112296A (en) | Data latch | |
| US3889135A (en) | Bootstrap circuit employing insulated gate transistors | |
| US3610951A (en) | Dynamic shift register | |
| RU2105429C1 (ru) | Способ коммутации элементов широкополосного сигнала и устройство для его реализации | |
| US3582975A (en) | Gateable coupling circuit | |
| US5010258A (en) | Programable logic array using one control clock signal | |
| JPH0628882A (ja) | サンプルホールド回路 | |
| RU2098922C1 (ru) | Устройство коммутации широкополосных сигналов | |
| US5073775A (en) | Broadband signal switching equipment | |
| GB1433458A (en) | Charge transfer apparatus | |
| US5822236A (en) | Analog FIFO memory and switching device having a reset operation | |
| US4042833A (en) | In-between phase clamping circuit to reduce the effects of positive noise |