JPH08125457A - 電圧信号線ドライバ - Google Patents
電圧信号線ドライバInfo
- Publication number
- JPH08125457A JPH08125457A JP7275118A JP27511895A JPH08125457A JP H08125457 A JPH08125457 A JP H08125457A JP 7275118 A JP7275118 A JP 7275118A JP 27511895 A JP27511895 A JP 27511895A JP H08125457 A JPH08125457 A JP H08125457A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- line driver
- bridge circuit
- voltage signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【課題】 電圧信号線ドライバによって生成される出力
電圧信号の振幅の変動を小さく抑える。 【解決手段】 電圧信号線ドライバ９００は、負荷１１
５に結合されるプッシュプルブリッジ増幅器を有し、こ
の増幅器は電気信号により駆動される。ブリッジ回路は
さらに、負荷での電圧信号振幅変動を低減するように、
電気信号に依存してブリッジ回路内の信号路に結合され
る電子回路要素３００を含む。また、他の態様では、集
積回路は、２個の負荷１１５に結合されるプッシュプル
ブリッジ増幅器をもつ。その増幅器回路は、２個の増幅
器構造４０５、５０５と２個のトランジスタ６００、７
００から形成される。各増幅器構造は電気信号によって
駆動される。この集積回路では、トランジスタによる負
荷での信号振幅変動をオフセットするように結合された
電子回路要素３００がブリッジ回路に含まれている。
電圧信号の振幅の変動を小さく抑える。 【解決手段】 電圧信号線ドライバ９００は、負荷１１
５に結合されるプッシュプルブリッジ増幅器を有し、こ
の増幅器は電気信号により駆動される。ブリッジ回路は
さらに、負荷での電圧信号振幅変動を低減するように、
電気信号に依存してブリッジ回路内の信号路に結合され
る電子回路要素３００を含む。また、他の態様では、集
積回路は、２個の負荷１１５に結合されるプッシュプル
ブリッジ増幅器をもつ。その増幅器回路は、２個の増幅
器構造４０５、５０５と２個のトランジスタ６００、７
００から形成される。各増幅器構造は電気信号によって
駆動される。この集積回路では、トランジスタによる負
荷での信号振幅変動をオフセットするように結合された
電子回路要素３００がブリッジ回路に含まれている。
Description
【０００１】
【発明の属する技術分野】この発明は、電圧信号線ドラ
イバに関し、特に、たとえば通信に利用できる電圧信号
線ドライバすなわち電圧線ドライバに関する。
イバに関し、特に、たとえば通信に利用できる電圧信号
線ドライバすなわち電圧線ドライバに関する。
【０００２】
【従来の技術】通信において電圧信号線ドライバを使用
することはよく知られている。たとえば、1989 IEEE In
ternational Solid State Circuits Conferenceで出版
されたJ.P.Hein and R.J.Starke著 "A Single-Chip Dig
ital Signaling Interface forthe DS1 Intraoffice En
vironment" という記事には、デジタルシグナリングイ
ンタフェースの一部として電圧信号線ドライバが記載さ
れている。その他の記事としては、the IEEE Journal o
f Solid-State Circuits, Vol.25,No.3, 1990年6月発行
のH.Herrmann and R.Koch著 "A 1.544-Mb/s CMOS Line
Driver for a 22.8-Ohm Load" および、1987 IEEE Inte
rnational Solid-State Circuits Conferenceで出版さ
れたK.J.Stern,N.S.Sooch,D.J.Knapp,and M.A.Nix著"A
MonolithicLine Interface Circuit For T1 Terminals"
に記載がある。
することはよく知られている。たとえば、1989 IEEE In
ternational Solid State Circuits Conferenceで出版
されたJ.P.Hein and R.J.Starke著 "A Single-Chip Dig
ital Signaling Interface forthe DS1 Intraoffice En
vironment" という記事には、デジタルシグナリングイ
ンタフェースの一部として電圧信号線ドライバが記載さ
れている。その他の記事としては、the IEEE Journal o
f Solid-State Circuits, Vol.25,No.3, 1990年6月発行
のH.Herrmann and R.Koch著 "A 1.544-Mb/s CMOS Line
Driver for a 22.8-Ohm Load" および、1987 IEEE Inte
rnational Solid-State Circuits Conferenceで出版さ
れたK.J.Stern,N.S.Sooch,D.J.Knapp,and M.A.Nix著"A
MonolithicLine Interface Circuit For T1 Terminals"
に記載がある。
【０００３】通信への応用においては、北アメリカＤＳ
１標準のような信号標準が、あらかじめ定められた出力
電圧パルステンプレートにほぼ沿って、複数の電圧レベ
ルまたは複数の振幅を有する出力電圧パルスを提供す
る。たとえば、AT&T-Microelectronics March 1992 Dat
asheet for the T7290 DS1/T1/CEPT Line Interfaceに
記載がある。
１標準のような信号標準が、あらかじめ定められた出力
電圧パルステンプレートにほぼ沿って、複数の電圧レベ
ルまたは複数の振幅を有する出力電圧パルスを提供す
る。たとえば、AT&T-Microelectronics March 1992 Dat
asheet for the T7290 DS1/T1/CEPT Line Interfaceに
記載がある。
【０００４】
【発明が解決しようとする課題】低電圧環境下では、上
記のようなテンプレートを得るのは困難である。それは
一つには、出力電圧信号の振幅の望ましくない変動によ
る。本発明の目的は、特に低電圧環境下で、電圧信号線
ドライバによって生成された出力電圧信号の出力電圧信
号振幅の変動が小さい電圧信号線ドライバを提供するこ
とにある。
記のようなテンプレートを得るのは困難である。それは
一つには、出力電圧信号の振幅の望ましくない変動によ
る。本発明の目的は、特に低電圧環境下で、電圧信号線
ドライバによって生成された出力電圧信号の出力電圧信
号振幅の変動が小さい電圧信号線ドライバを提供するこ
とにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電圧信号線ドライバ（９００）の一つの態
様は、負荷（１１５）に結合されるプッシュプルブリッ
ジ増幅器を有する。このプッシュプル増幅器は電気信号
により駆動される。この電圧信号線ドライバ（９００）
の特徴は、ブリッジ回路がさらに、負荷（１１５）での
望ましくない電圧信号振幅変動を低減するように、前記
電気信号に依存してブリッジ回路内の信号路に結合され
る電子回路要素（３００）を含むことである。
に、本発明の電圧信号線ドライバ（９００）の一つの態
様は、負荷（１１５）に結合されるプッシュプルブリッ
ジ増幅器を有する。このプッシュプル増幅器は電気信号
により駆動される。この電圧信号線ドライバ（９００）
の特徴は、ブリッジ回路がさらに、負荷（１１５）での
望ましくない電圧信号振幅変動を低減するように、前記
電気信号に依存してブリッジ回路内の信号路に結合され
る電子回路要素（３００）を含むことである。
【０００６】本発明の他の態様は、それぞれ第１および
第２の端子（１１０、１２０）を有する２個の負荷（１
１５）に結合されるプッシュプルブリッジ増幅器をもつ
集積回路である。そのプッシュプルブリッジ増幅器回路
は、２個の増幅器構造（４０５、５０５）と２個のトラ
ンジスタ（６００、７００）を結合して形成される。各
増幅器構造（４０５、５０５）は電気信号によって駆動
され、負荷（１１５）の端子（１１０、１２０）のうち
の一つと結合される信号接続を有する。各トランジスタ
（６００、７００）は負荷（１１５）の端子（１１０、
１２０）のうちの一つを電圧源等の電源に結合する。こ
の集積回路の特徴は、２個のトランジスタ（６００、７
００）のうちの少なくとも１個による負荷（１１５）で
の望ましくない信号振幅変動を少なくとも部分的にオフ
セットするように結合された電子回路要素（３００）
が、ブリッジ回路に含まれていることである。
第２の端子（１１０、１２０）を有する２個の負荷（１
１５）に結合されるプッシュプルブリッジ増幅器をもつ
集積回路である。そのプッシュプルブリッジ増幅器回路
は、２個の増幅器構造（４０５、５０５）と２個のトラ
ンジスタ（６００、７００）を結合して形成される。各
増幅器構造（４０５、５０５）は電気信号によって駆動
され、負荷（１１５）の端子（１１０、１２０）のうち
の一つと結合される信号接続を有する。各トランジスタ
（６００、７００）は負荷（１１５）の端子（１１０、
１２０）のうちの一つを電圧源等の電源に結合する。こ
の集積回路の特徴は、２個のトランジスタ（６００、７
００）のうちの少なくとも１個による負荷（１１５）で
の望ましくない信号振幅変動を少なくとも部分的にオフ
セットするように結合された電子回路要素（３００）
が、ブリッジ回路に含まれていることである。
【０００７】本発明のさらに他の形態は、電圧信号線ド
ライバ（９００）の出力信号の振幅の望ましくない変動
を低減する方法であって、電圧信号線ドライバ（９０
０）は、プッシュプルブリッジ増幅器回路を形成するよ
うに結合された２個の増幅器構造（４０５、５０５）と
２個のトランジスタ（６００、７００）とを含む。その
方法は、２個のトランジスタ（６００、７００）のうち
の少なくとも１個が、入力信号に依存する電圧降下を有
するように、入力信号および電気制御信号をブリッジ回
路に与えるステップと、２個のトランジスタ（６００、
７００）のうちの少なくとも１個での電圧降下による出
力信号の一部分をオフセットするように、ある大きさと
極性をもつブリッジ回路での電圧降下を生成するステッ
プと、を有することを特徴とする方法である。
ライバ（９００）の出力信号の振幅の望ましくない変動
を低減する方法であって、電圧信号線ドライバ（９０
０）は、プッシュプルブリッジ増幅器回路を形成するよ
うに結合された２個の増幅器構造（４０５、５０５）と
２個のトランジスタ（６００、７００）とを含む。その
方法は、２個のトランジスタ（６００、７００）のうち
の少なくとも１個が、入力信号に依存する電圧降下を有
するように、入力信号および電気制御信号をブリッジ回
路に与えるステップと、２個のトランジスタ（６００、
７００）のうちの少なくとも１個での電圧降下による出
力信号の一部分をオフセットするように、ある大きさと
極性をもつブリッジ回路での電圧降下を生成するステッ
プと、を有することを特徴とする方法である。
【０００８】
【発明の実施の形態】送信しようとする電圧信号または
電圧信号パルスを通信の目的で通信線に提供するため
に、電圧信号線ドライバが使用される。そのような場
合、提供される電圧信号パルスは、銅製のねじりペア線
等の通信線上を送信される。もちろん、本発明はそのよ
うな場合に限定されない。他の通信線のタイプ、たとえ
ば同軸ケーブル等も、電圧信号線ドライバとともに使用
することができる。
電圧信号パルスを通信の目的で通信線に提供するため
に、電圧信号線ドライバが使用される。そのような場
合、提供される電圧信号パルスは、銅製のねじりペア線
等の通信線上を送信される。もちろん、本発明はそのよ
うな場合に限定されない。他の通信線のタイプ、たとえ
ば同軸ケーブル等も、電圧信号線ドライバとともに使用
することができる。
【０００９】一つの典型的な電気通信環境において、米
国標準局（ＡＮＳＩ）は、デジタル信号標準として、図
２に示すようなＤＳ１パルス形状テンプレートを規定し
た。この点でも、本発明はこの例に限定されない。たと
えば、ＣＥＰＴパルス形テンプレートまたはその他のパ
ルステンプレートを採用してもよい。たとえば、ＡＮＳ
Ｉ勧告T1.102およびＣＣＩＴＴ（国際電信電話諮問委員
会）勧告G.703を参照されたい。
国標準局（ＡＮＳＩ）は、デジタル信号標準として、図
２に示すようなＤＳ１パルス形状テンプレートを規定し
た。この点でも、本発明はこの例に限定されない。たと
えば、ＣＥＰＴパルス形テンプレートまたはその他のパ
ルステンプレートを採用してもよい。たとえば、ＡＮＳ
Ｉ勧告T1.102およびＣＣＩＴＴ（国際電信電話諮問委員
会）勧告G.703を参照されたい。
【００１０】図２に示すプロットでは、横軸は、ナノ秒
で測定した時間であり、縦軸は、電圧信号パルスの規格
化した電圧レベルまたは規格化した振幅である。たとえ
ば３ボルト直流（ＤＣ）電源によるような、低電圧環境
下では、図２に示すような電圧テンプレート内の電圧信
号パルスに常に合わせるかまたはそのような電圧信号パ
ルスを供給することは困難である。その理由はいくつか
あるが、一つには、たとえば製造プロセスの統計的特質
や回路の動作中に起こる接続点温度の変動等による集積
回路の処理工程での許容誤差がある。
で測定した時間であり、縦軸は、電圧信号パルスの規格
化した電圧レベルまたは規格化した振幅である。たとえ
ば３ボルト直流（ＤＣ）電源によるような、低電圧環境
下では、図２に示すような電圧テンプレート内の電圧信
号パルスに常に合わせるかまたはそのような電圧信号パ
ルスを供給することは困難である。その理由はいくつか
あるが、一つには、たとえば製造プロセスの統計的特質
や回路の動作中に起こる接続点温度の変動等による集積
回路の処理工程での許容誤差がある。
【００１１】電圧信号線ドライバによって生成されるこ
れらの出力電圧信号は、低電圧環境において特にはっき
りと現れる。低電圧環境では、有効な通信を行うのに満
足な回路動作を実現するために、そのような電圧変動ま
たは異常に対して余裕が小さい。ただし、本発明は低電
圧環境に限定されるものではない。たとえば、低電圧電
源が使用されていないときでも、このような出力電圧信
号変動を低減することは望ましい。
れらの出力電圧信号は、低電圧環境において特にはっき
りと現れる。低電圧環境では、有効な通信を行うのに満
足な回路動作を実現するために、そのような電圧変動ま
たは異常に対して余裕が小さい。ただし、本発明は低電
圧環境に限定されるものではない。たとえば、低電圧電
源が使用されていないときでも、このような出力電圧信
号変動を低減することは望ましい。
【００１２】図１に、本発明による電圧信号線ドライバ
９００の例を示す。図１では、電圧信号線ドライバが集
積回路（ＩＣ）チップ内に作り込まれている。ただし、
本発明はこれに限定されるものではない。図１の例で
は、電圧信号線ドライバ９００は、プッシュプルブリッ
ジ増幅器回路が第１の端子１１０および第２の端子１２
０を有する負荷１１５に電気的に接続される。負荷１１
５は、たとえば変圧器コイルからなる。
９００の例を示す。図１では、電圧信号線ドライバが集
積回路（ＩＣ）チップ内に作り込まれている。ただし、
本発明はこれに限定されるものではない。図１の例で
は、電圧信号線ドライバ９００は、プッシュプルブリッ
ジ増幅器回路が第１の端子１１０および第２の端子１２
０を有する負荷１１５に電気的に接続される。負荷１１
５は、たとえば変圧器コイルからなる。
【００１３】プッシュプルブリッジ増幅器回路はよく知
られており、たとえば、Harcourt Brace Jovanovich Co
llege Publishers発行のA.S.Sedra and K.C.Smith著"Mi
croelectronics Circuits"第３版第９章に記述されてい
る。同様に、プッシュプル増幅器回路は、McGraw-Hill,
Inc.(1979)発行のJ.Millman著"Microelectronics"第１
８章に記述されている。ここで、「プッシュプル」増幅
器とは、負荷への大きな電力出力を得るために、その回
路内の２以上の方向の電流を利用する増幅器回路であ
る。この回路はしたがって、「プッシュプル」効果を達
成するために、典型的には２個の増幅器または２個の増
幅器構造を有する。
られており、たとえば、Harcourt Brace Jovanovich Co
llege Publishers発行のA.S.Sedra and K.C.Smith著"Mi
croelectronics Circuits"第３版第９章に記述されてい
る。同様に、プッシュプル増幅器回路は、McGraw-Hill,
Inc.(1979)発行のJ.Millman著"Microelectronics"第１
８章に記述されている。ここで、「プッシュプル」増幅
器とは、負荷への大きな電力出力を得るために、その回
路内の２以上の方向の電流を利用する増幅器回路であ
る。この回路はしたがって、「プッシュプル」効果を達
成するために、典型的には２個の増幅器または２個の増
幅器構造を有する。
【００１４】同様に「ブリッジ」とは、回路内で、２個
の増幅器または増幅器構造の対応する信号ポートすなわ
ち接続点の間のブリッジとして負荷を使用することをい
う。その結果、一つの端子がグラウンドに接続された一
つの負荷を有する従来型増幅器回路に比べて、生成され
る出力信号の電圧振れ幅が実質的に２倍になる。
の増幅器または増幅器構造の対応する信号ポートすなわ
ち接続点の間のブリッジとして負荷を使用することをい
う。その結果、一つの端子がグラウンドに接続された一
つの負荷を有する従来型増幅器回路に比べて、生成され
る出力信号の電圧振れ幅が実質的に２倍になる。
【００１５】図示されているように、電圧信号線ドライ
バ９００は、電源、この例では直流（ＤＣ）電圧電源Ｖ
DDに接続され、図１で電圧信号（Ｖ1−ＶBUS）として示
されている電気信号により駆動される。典型的な適用例
では、伝送される電圧パルスは、限られた帯域の媒体ま
たはチャネルの上の伝送により、図２のパルステンプレ
ートに示すようなシンボル間の(intersymbol)干渉を最
小限にするために、あらかじめ等価にしておく。ただ
し、本発明はこれに限定されるものではない。前述のＡ
ＮＳＩ標準を満足するためには、長さ６６０フィートの
ねじりペア銅線を通過した後の伝送パルスが図２に示す
テンプレートに適合しなければならない。
バ９００は、電源、この例では直流（ＤＣ）電圧電源Ｖ
DDに接続され、図１で電圧信号（Ｖ1−ＶBUS）として示
されている電気信号により駆動される。典型的な適用例
では、伝送される電圧パルスは、限られた帯域の媒体ま
たはチャネルの上の伝送により、図２のパルステンプレ
ートに示すようなシンボル間の(intersymbol)干渉を最
小限にするために、あらかじめ等価にしておく。ただ
し、本発明はこれに限定されるものではない。前述のＡ
ＮＳＩ標準を満足するためには、長さ６６０フィートの
ねじりペア銅線を通過した後の伝送パルスが図２に示す
テンプレートに適合しなければならない。
【００１６】電圧信号線ドライバ９００の動作を、図３
に示すタイミング図を参照して説明する。もちろん、図
における相対的電圧レベルおよび時間間隔は厳密な縮尺
になってはいない。たとえば負荷１１５に電圧パルスを
生成する回路動作のシーケンスは次のようにする。この
実施例では、電圧信号線ドライバ９００が図３で時刻ｔ
0から時刻ｔ1として示す期間のようにほぼゼロボルト出
力を生成しているとき、プリドライバ増幅器１００、２
００は低電流状態にバイアスされている。したがって、
図３の時刻ｔ0と時刻ｔ1の間のようにデジタル制御信号
ＣＬＡＭＰＰおよびＣＬＡＭＰＮがともに「低」の時、
トランジスタ５００、４００により、端子１２０、１１
０はＶDDに向けて「プル」され（引かれ）る。
に示すタイミング図を参照して説明する。もちろん、図
における相対的電圧レベルおよび時間間隔は厳密な縮尺
になってはいない。たとえば負荷１１５に電圧パルスを
生成する回路動作のシーケンスは次のようにする。この
実施例では、電圧信号線ドライバ９００が図３で時刻ｔ
0から時刻ｔ1として示す期間のようにほぼゼロボルト出
力を生成しているとき、プリドライバ増幅器１００、２
００は低電流状態にバイアスされている。したがって、
図３の時刻ｔ0と時刻ｔ1の間のようにデジタル制御信号
ＣＬＡＭＰＰおよびＣＬＡＭＰＮがともに「低」の時、
トランジスタ５００、４００により、端子１２０、１１
０はＶDDに向けて「プル」され（引かれ）る。
【００１７】パルスの正部分を生成するために、増幅器
１００は初めに高電流モードにバイアスさせておく。も
ちろん、このような高電圧モードと低電圧モードの動作
は、本発明による満足な回路動作を達成するために必須
のものではない。たとえば、ほぼあらかじめ定められた
一つのバイアスでの一つのモードの動作を有する増幅器
を用いてもよい。
１００は初めに高電流モードにバイアスさせておく。も
ちろん、このような高電圧モードと低電圧モードの動作
は、本発明による満足な回路動作を達成するために必須
のものではない。たとえば、ほぼあらかじめ定められた
一つのバイアスでの一つのモードの動作を有する増幅器
を用いてもよい。
【００１８】次に、図３に示す時刻ｔ1で、デジタル制
御信号ＣＬＡＭＰＰが「高」電圧信号を出し、これによ
り、図１のスイッチ４２５を電気的に駆動して増幅器１
００の入力端子をＶBUSに電気的に接続する。したがっ
て、図１に示すように、デジタル制御信号ＣＬＡＭＰＰ
が、トランジスタ４００の動作により「開」回路を生成
するが、スイッチ４２５の動作により「短絡」回路を生
成する。同様に、スイッチ３２５が、デジタル制御信号
ＣＬＡＭＰＰの逆の動作により駆動される。これらのス
イッチは、たとえばＣＭＯＳ伝送ゲート等種々の方法で
実現できる。
御信号ＣＬＡＭＰＰが「高」電圧信号を出し、これによ
り、図１のスイッチ４２５を電気的に駆動して増幅器１
００の入力端子をＶBUSに電気的に接続する。したがっ
て、図１に示すように、デジタル制御信号ＣＬＡＭＰＰ
が、トランジスタ４００の動作により「開」回路を生成
するが、スイッチ４２５の動作により「短絡」回路を生
成する。同様に、スイッチ３２５が、デジタル制御信号
ＣＬＡＭＰＰの逆の動作により駆動される。これらのス
イッチは、たとえばＣＭＯＳ伝送ゲート等種々の方法で
実現できる。
【００１９】さらに、この例のＣＬＡＭＰＰ信号は、ト
ランジスタ６００を「開」回路に動作させる。したがっ
て電流は、ＶDDから、トランジスタ５００（この実施例
ではＣＭＯＳ ｐチャネルトランジスタすなわち半導体
デバイス）を通り、負荷１１５を通り、そしてトランジ
スタ７００（この実施例ではＣＭＯＳ ｎチャネルトラ
ンジスタすなわち半導体デバイス）を通って、グラウン
ドへ流れる。この期間の回路動作では、増幅器構造４０
５は線形増幅器として動作している。
ランジスタ６００を「開」回路に動作させる。したがっ
て電流は、ＶDDから、トランジスタ５００（この実施例
ではＣＭＯＳ ｐチャネルトランジスタすなわち半導体
デバイス）を通り、負荷１１５を通り、そしてトランジ
スタ７００（この実施例ではＣＭＯＳ ｎチャネルトラ
ンジスタすなわち半導体デバイス）を通って、グラウン
ドへ流れる。この期間の回路動作では、増幅器構造４０
５は線形増幅器として動作している。
【００２０】図３に示すように、時刻ｔ2に達すると、
電圧信号線ドライバは出力電圧パルスの正部分を完了す
る。時刻ｔ2に、増幅器１００は電圧信号ＶBUSを供給す
るバスから切り離され、信号ＣＬＡＭＰＰにより提供さ
れるデジタル信号制御のもとに端子１１０がＶDDに向け
て「プル」される。
電圧信号線ドライバは出力電圧パルスの正部分を完了す
る。時刻ｔ2に、増幅器１００は電圧信号ＶBUSを供給す
るバスから切り離され、信号ＣＬＡＭＰＰにより提供さ
れるデジタル信号制御のもとに端子１１０がＶDDに向け
て「プル」される。
【００２１】次に、図示されているように、時刻ｔ2と
時刻ｔ3の間に、出力電圧パルスの負部分が、上述の正
部分の場合と同様に生成される。この期間中は、前述の
場合に増幅器構造４０５がそうであったように、今度は
増幅器構造５０５が線形増幅器として動作する。
時刻ｔ3の間に、出力電圧パルスの負部分が、上述の正
部分の場合と同様に生成される。この期間中は、前述の
場合に増幅器構造４０５がそうであったように、今度は
増幅器構造５０５が線形増幅器として動作する。
【００２２】この実施例では、増幅器構造４０５および
５０５等は、一つの折り曲げカスコード(folded-cascod
e)増幅器１００または２００等と一対のＣＭＯＳ ｎチ
ャネル半導体デバイス７００と８００または６００と８
５０を有する。この実施例では、ＣＭＯＳ ｎチャネル
半導体デバイスは、各増幅器構造の出力ドライバとして
組み込まれている。ただし、本発明はこれに限定される
ものではない。この実施例では、トランジスタ６００お
よび７００のゲートキャパシタンスは、それぞれ増幅器
構造５０５および４０５の周波数補償をする。同様に、
出力ドライバトランジスタ６００および７００の電流許
容値は、低電圧環境では、図２に示すテンプレートに適
合するために比較的大きい。
５０５等は、一つの折り曲げカスコード(folded-cascod
e)増幅器１００または２００等と一対のＣＭＯＳ ｎチ
ャネル半導体デバイス７００と８００または６００と８
５０を有する。この実施例では、ＣＭＯＳ ｎチャネル
半導体デバイスは、各増幅器構造の出力ドライバとして
組み込まれている。ただし、本発明はこれに限定される
ものではない。この実施例では、トランジスタ６００お
よび７００のゲートキャパシタンスは、それぞれ増幅器
構造５０５および４０５の周波数補償をする。同様に、
出力ドライバトランジスタ６００および７００の電流許
容値は、低電圧環境では、図２に示すテンプレートに適
合するために比較的大きい。
【００２３】図１に示す本発明の電圧信号線ドライバの
実施例では、出力ドライバトランジスタはＣＭＯＳ ｎ
チャネル半導体デバイスによって達成される。ＣＭＯＳ
ｎチャネル半導体デバイスは、通常、ＣＭＯＳ ｐチ
ャネル半導体デバイスに比べて、スピードが速く、許容
電流が大きい。これは、ホールに比べて電子の方が動き
やすいというのが少なくとも一つの理由である。その結
果として、ｐチャネルデバイスを使用するよりもｎチャ
ネルデバイスを使用する方が閉ループ帯域幅が大きくな
る。この許容電流が大きいことは、低電圧環境において
有用である。その理由は、少なくとも一つには、大きな
信号変化を起こさせるための大きな電圧が得られないか
らである。
実施例では、出力ドライバトランジスタはＣＭＯＳ ｎ
チャネル半導体デバイスによって達成される。ＣＭＯＳ
ｎチャネル半導体デバイスは、通常、ＣＭＯＳ ｐチ
ャネル半導体デバイスに比べて、スピードが速く、許容
電流が大きい。これは、ホールに比べて電子の方が動き
やすいというのが少なくとも一つの理由である。その結
果として、ｐチャネルデバイスを使用するよりもｎチャ
ネルデバイスを使用する方が閉ループ帯域幅が大きくな
る。この許容電流が大きいことは、低電圧環境において
有用である。その理由は、少なくとも一つには、大きな
信号変化を起こさせるための大きな電圧が得られないか
らである。
【００２４】図１に示す実施例では、デジタル信号制御
のもとに動作する電流源またはスイッチとしてＣＭＯＳ
ｐチャネル半導体デバイスが使用されている。
のもとに動作する電流源またはスイッチとしてＣＭＯＳ
ｐチャネル半導体デバイスが使用されている。
【００２５】ｎチャネルとｐチャネルのＣＭＯＳ半導体
デバイスを配置することにより、電圧信号線ドライバが
負荷をドライブしていないときに半導体デバイス６０
０、７００をそれらのしきい値電圧にあらかじめバイア
スしておくことによって電圧信号線ドライバの速度を改
善するという必要がなくなる。それに対して、そのよう
なあらかじめバイアスをかけておくというやり方は、た
とえば、前述のHein andStarkeの記事に記載されている
電圧信号線ドライバにおいて利用されている。したがっ
て、本発明の方法によれば、あらかじめバイアスをかけ
る方法に比べて電力効率が改善される。
デバイスを配置することにより、電圧信号線ドライバが
負荷をドライブしていないときに半導体デバイス６０
０、７００をそれらのしきい値電圧にあらかじめバイア
スしておくことによって電圧信号線ドライバの速度を改
善するという必要がなくなる。それに対して、そのよう
なあらかじめバイアスをかけておくというやり方は、た
とえば、前述のHein andStarkeの記事に記載されている
電圧信号線ドライバにおいて利用されている。したがっ
て、本発明の方法によれば、あらかじめバイアスをかけ
る方法に比べて電力効率が改善される。
【００２６】さらに、ＣＭＯＳ ｎチャネル半導体デバ
イスは常に飽和領域で動作し、トリオード(triode)動作
領域にはいらない。したがって、そのドライバに比較的
高い開ループゲインが得られ、その結果、十分な余裕を
もってテンプレート内のパルス出力が得られる。本発明
の電圧信号線ドライバでは、前述のように、線形ドライ
ブ機能を実現するために、ＣＭＯＳ ｐチャネル半導体
デバイスの代わりにＣＭＯＳ ｎチャネル半導体デバイ
スを採用してもよい。これを実現するために、図３に示
すように、プッシュプルブリッジ増幅器回路の出力電圧
信号は、グラウンドに対してでなくてＶDDに対して対比
される。
イスは常に飽和領域で動作し、トリオード(triode)動作
領域にはいらない。したがって、そのドライバに比較的
高い開ループゲインが得られ、その結果、十分な余裕を
もってテンプレート内のパルス出力が得られる。本発明
の電圧信号線ドライバでは、前述のように、線形ドライ
ブ機能を実現するために、ＣＭＯＳ ｐチャネル半導体
デバイスの代わりにＣＭＯＳ ｎチャネル半導体デバイ
スを採用してもよい。これを実現するために、図３に示
すように、プッシュプルブリッジ増幅器回路の出力電圧
信号は、グラウンドに対してでなくてＶDDに対して対比
される。
【００２７】本発明の電圧信号線ドライバの他の特徴
は、ＣＭＯＳ半導体デバイス４００、５００での電圧降
下に関係する。通常、この電圧降下の変動は、回路の動
作中に起きる接続点温度の変動およびシリコンすなわち
ＩＣの製造工程での許容誤差に強く関係する。この電圧
降下は信号にも依存する。これは、ＣＭＯＳデバイスを
流れる電流が増幅器１００および２００に供給される入
力信号に比例するからである。
は、ＣＭＯＳ半導体デバイス４００、５００での電圧降
下に関係する。通常、この電圧降下の変動は、回路の動
作中に起きる接続点温度の変動およびシリコンすなわち
ＩＣの製造工程での許容誤差に強く関係する。この電圧
降下は信号にも依存する。これは、ＣＭＯＳデバイスを
流れる電流が増幅器１００および２００に供給される入
力信号に比例するからである。
【００２８】図２に示す北アメリカのＤＳ１標準のよう
に出力電圧パルスが複数の電圧レベルを有する用途にお
いては、ＣＭＯＳ半導体デバイス４００または５００で
の電圧降下の変動は、少なくともパルステンプレートに
関しては不満足な電圧出力信号をもたらす。この電圧降
下がＣＭＯＳ ｐチャネル半導体デバイスで起こるこ
と、低電圧環境にしては回路電流レベルが比較的高いこ
と、およびその他の理由から、半導体デバイス４００ま
たは５００での電圧降下による電圧出力信号の変動を減
らすこと、できればなくすことが望ましい。
に出力電圧パルスが複数の電圧レベルを有する用途にお
いては、ＣＭＯＳ半導体デバイス４００または５００で
の電圧降下の変動は、少なくともパルステンプレートに
関しては不満足な電圧出力信号をもたらす。この電圧降
下がＣＭＯＳ ｐチャネル半導体デバイスで起こるこ
と、低電圧環境にしては回路電流レベルが比較的高いこ
と、およびその他の理由から、半導体デバイス４００ま
たは５００での電圧降下による電圧出力信号の変動を減
らすこと、できればなくすことが望ましい。
【００２９】これを実現するための一つの方法は、入力
信号路内または入力信号に依存する信号路内に電子回路
素子、たとえばトランジスタ（この実施例ではＣＭＯＳ
ｐチャネル半導体デバイス）、を結合する方法であ
る。前述のように、デバイス４００および５００での電
圧降下は信号に依存する。図１のプッシュプルブリッジ
増幅器回路４００または５００のＣＭＯＳ ｐチャネル
半導体デバイス内の電流密度を半導体デバイス３００内
の電流密度に合わせることにより、半導体デバイス４０
０または５００での電圧降下に寄与する電圧出力信号振
幅の変動を低減することができる。この方法により、半
導体デバイス３００にオフセット電圧降下が与えられ
る。その結果、出力電圧パルスレベル同士すなわち振幅
同士の整合性が得られる。
信号路内または入力信号に依存する信号路内に電子回路
素子、たとえばトランジスタ（この実施例ではＣＭＯＳ
ｐチャネル半導体デバイス）、を結合する方法であ
る。前述のように、デバイス４００および５００での電
圧降下は信号に依存する。図１のプッシュプルブリッジ
増幅器回路４００または５００のＣＭＯＳ ｐチャネル
半導体デバイス内の電流密度を半導体デバイス３００内
の電流密度に合わせることにより、半導体デバイス４０
０または５００での電圧降下に寄与する電圧出力信号振
幅の変動を低減することができる。この方法により、半
導体デバイス３００にオフセット電圧降下が与えられ
る。その結果、出力電圧パルスレベル同士すなわち振幅
同士の整合性が得られる。
【００３０】図１に示す実施例で、増幅器１００および
２００に与えられる入力信号は、図１の抵抗器３５０を
通る電流として与えられ、その結果、その抵抗器両端の
電圧である。その電流は、デジタル・アナログ変換器
（ＤＡＣ）により供給される。ただし、本発明はこれに
限定されるものではない。この電流信号は図１および図
３でＩDACとして示されている。図示されていないが、
ＩＣが電圧信号線ドライバを組み込む場合は、その同じ
ＩＣ上にＤＡＣその他の電流源を組み込んでもよい。
２００に与えられる入力信号は、図１の抵抗器３５０を
通る電流として与えられ、その結果、その抵抗器両端の
電圧である。その電流は、デジタル・アナログ変換器
（ＤＡＣ）により供給される。ただし、本発明はこれに
限定されるものではない。この電流信号は図１および図
３でＩDACとして示されている。図示されていないが、
ＩＣが電圧信号線ドライバを組み込む場合は、その同じ
ＩＣ上にＤＡＣその他の電流源を組み込んでもよい。
【００３１】図１に示すようにプッシュプルブリッジ増
幅器回路内に半導体デバイス３００を採用することによ
る前述の利点は、デジタル制御信号ＣＬＡＭＰＰが高
で、デジタル制御信号ＣＬＡＭＰＮが低の場合の回路動
作を考えるとよく理解できる。その場合の回路動作は次
の式で表される。
幅器回路内に半導体デバイス３００を採用することによ
る前述の利点は、デジタル制御信号ＣＬＡＭＰＰが高
で、デジタル制御信号ＣＬＡＭＰＮが低の場合の回路動
作を考えるとよく理解できる。その場合の回路動作は次
の式で表される。
【数１】 ただしＲ2／Ｒ1は、この実施例では、抵抗器２５０と抵
抗器１５０の抵抗値の比、または抵抗器４５０と抵抗器
５５０の抵抗値の比である。
抗器１５０の抵抗値の比、または抵抗器４５０と抵抗器
５５０の抵抗値の比である。
【００３２】この式は、端子１１０での電圧信号を表
す。式（１）は、代数的に変形して、端子１１０での電
圧信号を与える次の式になる。
す。式（１）は、代数的に変形して、端子１１０での電
圧信号を与える次の式になる。
【数２】 ただし、Ｖin＝Ｖ1−ＶBUS である。
【００３３】同様に、端子１２０での電圧信号は次の式
により与えられる。
により与えられる。
【数３】 ただし、Ｖ1Bは、この実施例では、半導体デバイス５０
０がトリオード(triode)動作領域にあるときのその半導
体デバイス５００での電圧降下である。式（３）を式
（２）と組み合わせることにより、負荷１１５での電圧
降下を表す次の式が得られる。
０がトリオード(triode)動作領域にあるときのその半導
体デバイス５００での電圧降下である。式（３）を式
（２）と組み合わせることにより、負荷１１５での電圧
降下を表す次の式が得られる。
【数４】 この式によれば、この実施例の場合、半導体デバイス３
００および半導体デバイス５００内の電流密度を合わせ
ることにより、この式の電圧のＶ1B−Ｖ1に帰する部分
をほとんどゼロにできることがわかる。このようにすれ
ば、Ｖinは、抵抗値の比で表されるスケールファクタが
かかった形での負荷１１５の電圧となる。
００および半導体デバイス５００内の電流密度を合わせ
ることにより、この式の電圧のＶ1B−Ｖ1に帰する部分
をほとんどゼロにできることがわかる。このようにすれ
ば、Ｖinは、抵抗値の比で表されるスケールファクタが
かかった形での負荷１１５の電圧となる。
【００３４】この実施例では、半導体デバイス３００
は、半導体デバイス５００に帰すべき電圧降下に少なく
とも一部のオフセットを与える。半導体デバイス３００
はまた、回路動作中に、たとえば、この実施例で電圧振
幅レベルを変えることによって、デジタル制御信号ＣＬ
ＡＭＰＰおよびＣＬＡＭＰＮの状態が変わったときに、
半導体デバイス４００に少なくとも部分的なオフセット
を与える。
は、半導体デバイス５００に帰すべき電圧降下に少なく
とも一部のオフセットを与える。半導体デバイス３００
はまた、回路動作中に、たとえば、この実施例で電圧振
幅レベルを変えることによって、デジタル制御信号ＣＬ
ＡＭＰＰおよびＣＬＡＭＰＮの状態が変わったときに、
半導体デバイス４００に少なくとも部分的なオフセット
を与える。
【００３５】ただし、本発明はこの実施例の信号ＣＬＡ
ＭＰＰおよびＣＬＡＭＰＮについての規約のような特定
の信号規約に限定されるものではない。前述のように、
半導体デバイス４００または半導体デバイス５００での
電圧降下の変動はＩＣ処理工程の許容誤差と温度変動に
帰するものであるので、出力電圧信号に生じうる変動の
電圧振幅を低減する効果がある。本発明による電圧信号
線ドライバの利点は、プッシュプルブリッジ増幅器回路
のトランジスタまたは半導体デバイスがトリオード動作
領域にないときであっても生じる。
ＭＰＰおよびＣＬＡＭＰＮについての規約のような特定
の信号規約に限定されるものではない。前述のように、
半導体デバイス４００または半導体デバイス５００での
電圧降下の変動はＩＣ処理工程の許容誤差と温度変動に
帰するものであるので、出力電圧信号に生じうる変動の
電圧振幅を低減する効果がある。本発明による電圧信号
線ドライバの利点は、プッシュプルブリッジ増幅器回路
のトランジスタまたは半導体デバイスがトリオード動作
領域にないときであっても生じる。
【００３６】したがって、電圧信号線ドライバの負荷に
現れる出力電圧信号の振幅の望ましくない変動は、次に
述べる方法により低減できる。前に述べ、また図１に示
すように、本発明による電圧信号線ドライバは、２個の
増幅器構造（たとえば４０５および５０５）と、２個の
トランジスタ（たとえばＣＭＯＳ ｐチャネル半導体デ
バイス４００および５００）を有し、プッシュプルブリ
ッジ増幅器回路を形成するように結合されている。図示
されているように、増幅器構造は、負荷１１５のそれぞ
れの端子に電気的に接続された信号ポートすなわち接合
部を有する。
現れる出力電圧信号の振幅の望ましくない変動は、次に
述べる方法により低減できる。前に述べ、また図１に示
すように、本発明による電圧信号線ドライバは、２個の
増幅器構造（たとえば４０５および５０５）と、２個の
トランジスタ（たとえばＣＭＯＳ ｐチャネル半導体デ
バイス４００および５００）を有し、プッシュプルブリ
ッジ増幅器回路を形成するように結合されている。図示
されているように、増幅器構造は、負荷１１５のそれぞ
れの端子に電気的に接続された信号ポートすなわち接合
部を有する。
【００３７】前述のように、回路の動作中２個の半導体
デバイス（たとえば４００と５００）のうちの１個が常
に入力信号に依存する電圧降下を有するように、Ｖ1−
ＶBUS等の入力信号とＣＬＡＭＰＮやＣＬＡＭＰＰ等の
デジタル制御信号が、ブリッジ回路に与えられる。図１
に示す実施例では、特定のデバイスがそのトリオード領
域での動作による電圧降下を有する。したがって、少な
くともこの一つのトランジスタまたはデバイスは、電圧
信号線ドライバの出力電圧信号に影響する電圧降下をも
つ。その電圧または電圧降下が電圧信号線ドライバの出
力電圧信号に影響を与える２個の半導体デバイスのうち
の１個に帰すべき電圧を少なくとも部分的にオフセット
するように電圧信号が生成される。
デバイス（たとえば４００と５００）のうちの１個が常
に入力信号に依存する電圧降下を有するように、Ｖ1−
ＶBUS等の入力信号とＣＬＡＭＰＮやＣＬＡＭＰＰ等の
デジタル制御信号が、ブリッジ回路に与えられる。図１
に示す実施例では、特定のデバイスがそのトリオード領
域での動作による電圧降下を有する。したがって、少な
くともこの一つのトランジスタまたはデバイスは、電圧
信号線ドライバの出力電圧信号に影響する電圧降下をも
つ。その電圧または電圧降下が電圧信号線ドライバの出
力電圧信号に影響を与える２個の半導体デバイスのうち
の１個に帰すべき電圧を少なくとも部分的にオフセット
するように電圧信号が生成される。
【００３８】前述のように、この少なくとも部分的にオ
フセットする電圧信号は、入力信号路内または入力信号
に依存する信号路内に結合されたたとえばＣＭＯＳ ｐ
チャネル半導体デバイス（図１に示す例では、半導体デ
バイス３００）等のトランジスタにより、与えられる。
フセットする電圧信号は、入力信号路内または入力信号
に依存する信号路内に結合されたたとえばＣＭＯＳ ｐ
チャネル半導体デバイス（図１に示す例では、半導体デ
バイス３００）等のトランジスタにより、与えられる。
【００３９】たとえば図１で、回路動作中、半導体デバ
イス３００の電流密度と、半導体デバイス４００または
５００のどちらかの電流密度とをほぼ一致させる。した
がって、半導体デバイス４００または５００のどちらか
が半導体デバイス３００での電圧降下分だけ少なくとも
部分的にオフセットしているので、電圧信号線ドライバ
の出力電圧信号振幅の望ましくない変動が低減される。
このような望ましくない変動には、たとえば、この実施
例でトリオード領域の動作中に、半導体デバイス４００
または５００での電圧降下に影響する接合部温度変動ま
たはＩＣ処理の許容誤差に帰すべき望ましくない変動が
含まれている。
イス３００の電流密度と、半導体デバイス４００または
５００のどちらかの電流密度とをほぼ一致させる。した
がって、半導体デバイス４００または５００のどちらか
が半導体デバイス３００での電圧降下分だけ少なくとも
部分的にオフセットしているので、電圧信号線ドライバ
の出力電圧信号振幅の望ましくない変動が低減される。
このような望ましくない変動には、たとえば、この実施
例でトリオード領域の動作中に、半導体デバイス４００
または５００での電圧降下に影響する接合部温度変動ま
たはＩＣ処理の許容誤差に帰すべき望ましくない変動が
含まれている。
【００４０】
【発明の効果】本発明によれば、電圧信号線ドライバに
よって生成される出力電圧信号の出力電圧信号振幅の変
動を小さく抑えることができる。
よって生成される出力電圧信号の出力電圧信号振幅の変
動を小さく抑えることができる。
【図１】本発明に係る電圧信号線ドライバの一実施例の
回路図である。
回路図である。
【図２】本発明による電圧信号線ドライバの一実施例に
よって生成される電圧信号パルスに適合するＤＳ１パル
ス形テンプレートを示す図である。
よって生成される電圧信号パルスに適合するＤＳ１パル
ス形テンプレートを示す図である。
【図３】図１に示す本発明による電圧信号線ドライバの
実施例に係る電気信号を示すタイミング図である。
実施例に係る電気信号を示すタイミング図である。
１００、２００ プリドライバ増幅器 １１０、１２０ 端子 １１５ 負荷 ３００、４００、５００、６００、７００、８００、８
５０ トランジスタ ３２５、４２５ スイッチ ３５０ 抵抗器 ４０５、５０５ 増幅器構造 ９００ 電圧信号線ドライバ
５０ トランジスタ ３２５、４２５ スイッチ ３５０ 抵抗器 ４０５、５０５ 増幅器構造 ９００ 電圧信号線ドライバ
Claims (10)
- 【請求項１】 電気信号によって駆動されるプッシュプ
ル増幅器ブリッジ回路を有し、負荷（１１５）に結合さ
れる電圧信号線ドライバ（９００）において、 前記ブリッジ回路は、当該ブリッジ回路の動作中に前記
負荷で生じる望ましくない出力電圧信号振幅変動を減ら
すように、前記電気信号に従って、当該ブリッジ回路内
の信号路に結合される電子回路要素（３００）を有する
ことを特徴とする電圧信号線ドライバ。 - 【請求項２】 前記ブリッジ回路は電源に結合されるよ
うに構成されており、 前記電子回路要素は、前記ブリッジ回路内で前記電源と
前記電気信号との間に結合されるように構成されている
ことを特徴とする請求項１の電圧信号線ドライバ。 - 【請求項３】 前記ブリッジ回路は、プッシュプル増幅
器ブリッジ回路を形成するように、２個の増幅器構造
（４０５、５０５）と２個のトランジスタ（７００、６
００）とを結合していることを特徴とする請求項１の電
圧信号線ドライバ。 - 【請求項４】 前記電子回路要素（３００）はトランジ
スタを含むことを特徴とする請求項３の電圧信号線ドラ
イバ。 - 【請求項５】 前記電源は３ボルト直流（ＤＣ）電源で
あることを特徴とする請求項２の電圧信号線ドライバ。 - 【請求項６】 第１の端子（１１０）および第２の端子
（１２０）を有する負荷（１１５）に結合されるように
構成されたプッシュプル増幅器ブリッジ回路と、 前記ブリッジ回路を形成するように結合された２個の増
幅器構造（４０５、５０５）および２個のトランジスタ
（６００、７００）とを有し、 前記増幅器構造のそれぞれは電気信号によって駆動され
るものであり、前記増幅器構造のそれぞれは前記負荷の
それぞれの一つの端子（１１０、１２０）に結合された
信号接続点を有し、 前記トランジスタのそれぞれは前記負荷のそれぞれの一
つの端子を電源に結合するように構成されており、 前記ブリッジ回路は、前記トランジスタのうちの少なく
とも一つによる、負荷の出力信号振幅の望ましくない変
動を少なくとも部分的にオフセットするように結合され
た電子回路要素（３００）を有することを特徴とする集
積回路。 - 【請求項７】 電圧信号線ドライバ（９００）の出力信
号の振幅の望ましくない変動を低減する方法において、 前記電圧信号線ドライバは、プッシュプル増幅器ブリッ
ジ回路を形成するように結合された２個の増幅器構造
（４０５、５０５）と２個のトランジスタ（６００、７
００）とを含み、 前記方法は、 前記２個のトランジスタのうちの少なくとも１個が、入
力信号に依存する電圧降下を有するように、入力信号お
よび電気制御信号を前記ブリッジ回路に与えるステップ
と、 前記２個のトランジスタのうちの少なくとも１個での電
圧降下による出力信号の一部分をオフセットするよう
に、ある大きさと極性をもつ前記ブリッジ回路での電圧
降下を生成するステップとを有することを特徴とする、
電圧信号線ドライバの出力信号の振幅の望ましくない変
動を低減する方法。 - 【請求項８】 前記トランジスタそれぞれは電流密度を
もち、 前記ブリッジ回路での電圧降下を生成するステップは、
前記２個のトランジスタのうちの少なくとも１個内の電
流密度を前記電圧信号線ドライバの入力信号に依存する
信号路に結合されたトランジスタ（３００）内の電流密
度にほぼ合わせるステップを有することを特徴とする請
求項７の方法。 - 【請求項９】 前記２個のトランジスタ（６００、７０
０）それぞれはＣＭＯＳ ｐチャネル半導体デバイスで
あり、 入力信号および電気制御信号を前記ブリッジ回路に与え
るステップは、前記２個のＣＭＯＳ ｐチャネル半導体
デバイス（６００、７００）のうちの少なくとも１個で
の電圧降下が前記入力信号に依存するように、入力信号
と電気制御信号とを前記ブリッジ回路に与えるものであ
ることを特徴とする請求項８の方法。 - 【請求項１０】 前記入力信号に依存する信号路に結合
された前記トランジスタがＣＭＯＳ ｐチャネル半導体
デバイスであることを特徴とする請求項９の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US31572394A | 1994-09-30 | 1994-09-30 | |
| US315723 | 1994-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125457A true JPH08125457A (ja) | 1996-05-17 |
Family
ID=23225763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7275118A Pending JPH08125457A (ja) | 1994-09-30 | 1995-09-29 | 電圧信号線ドライバ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5631595A (ja) |
| JP (1) | JPH08125457A (ja) |
| KR (1) | KR960012859A (ja) |
| CN (1) | CN1142710A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3204132B2 (ja) * | 1996-11-29 | 2001-09-04 | ヤマハ株式会社 | 駆動回路 |
| JP2000268309A (ja) * | 1999-03-19 | 2000-09-29 | Mitsubishi Electric Corp | 書き込み電流駆動回路 |
| US6400190B1 (en) * | 1999-05-07 | 2002-06-04 | Texas Instruments Incorporated | Controlled current undershoot circuit |
| US6275078B1 (en) * | 2000-02-04 | 2001-08-14 | Stmicroelectronics, Inc. | Self-adjustable impendance line driver |
| US6229396B1 (en) * | 2000-02-04 | 2001-05-08 | Stmicroelectronics, Inc. | Controlled impedance transformer line driver |
| US6323733B1 (en) | 2000-03-30 | 2001-11-27 | Nortel Networks Limited | High efficiency dual supply power amplifier |
| US6784702B1 (en) * | 2003-05-05 | 2004-08-31 | Winbond Electronics Corporation | Driver circuit with dynamically adjusting output current and input current-limiting function |
| CN1306703C (zh) * | 2004-04-30 | 2007-03-21 | 华为技术有限公司 | 线驱动器及其控制输出信号的方法 |
| US7339427B2 (en) * | 2005-12-02 | 2008-03-04 | Sigc Semiconductor (Europe) Limited | Analogue power control in a saturated amplifier |
| US7635998B1 (en) * | 2008-07-10 | 2009-12-22 | Freescale Semiconductor, Inc. | Pre-driver for bridge circuit |
| DE102014226719B3 (de) * | 2014-12-19 | 2016-03-31 | Dialog Semiconductor (Uk) Limited | Leistungsumsetzer mit Fähigkeit für negativen Strom und niedrigem Ruhestromverbrauch |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4403198A (en) * | 1981-03-27 | 1983-09-06 | General Electric Company | Biasing circuit for MOSFET power amplifiers |
| US4569011A (en) * | 1983-11-14 | 1986-02-04 | Tandem Computers Incorporated | Constant current drive for switching power supply |
| JPS60190010A (ja) * | 1984-03-12 | 1985-09-27 | Sony Corp | パルス幅変調信号による制御回路 |
| US5272393A (en) * | 1987-11-24 | 1993-12-21 | Hitachi, Ltd. | Voltage converter of semiconductor device |
| US4910477A (en) * | 1989-03-27 | 1990-03-20 | Elantec | Bridge-type linear amplifier with wide dynamic range and high efficiency |
| US5057701A (en) * | 1990-02-13 | 1991-10-15 | Hewlett-Packard Company | High speed low skew clock circuit |
| US5191297A (en) * | 1991-07-25 | 1993-03-02 | Iomega Corporation | Transconductance amplifier having sensfets which drive a load with linearly proportional current |
| US5408150A (en) * | 1992-06-04 | 1995-04-18 | Linear Technology Corporation | Circuit for driving two power mosfets in a half-bridge configuration |
-
1995
- 1995-09-27 CN CN95117394A patent/CN1142710A/zh active Pending
- 1995-09-29 JP JP7275118A patent/JPH08125457A/ja active Pending
- 1995-09-29 KR KR1019950032610A patent/KR960012859A/ko not_active Application Discontinuation
-
1996
- 1996-02-27 US US08/607,619 patent/US5631595A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1142710A (zh) | 1997-02-12 |
| US5631595A (en) | 1997-05-20 |
| KR960012859A (ko) | 1996-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122690A (en) | Interface circuits including driver circuits with switching noise reduction | |
| US4859877A (en) | Bidirectional digital signal transmission system | |
| US5739707A (en) | Wave shaping transmit circuit | |
| JPH07297678A (ja) | Ｃｍｏｓ終端抵抗回路 | |
| US5977819A (en) | CMOS gigabit serial link differential transmitter and receiver | |
| JP2669435B2 (ja) | 単一チップ型レシーバ回路 | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| US20070252619A1 (en) | Differential current-mode driver with high common-mode range and controlled edge rates | |
| KR101121460B1 (ko) | Ｃｍｌ 버퍼들용 공통－모드 시프팅 회로 | |
| JPH08125457A (ja) | 電圧信号線ドライバ | |
| US5635859A (en) | Level converting circuit | |
| US6242980B1 (en) | Differential amplifier circuit | |
| US5994921A (en) | Universal sender device | |
| US4808944A (en) | High accuracy differential output stage | |
| CN1050114A (zh) | 高速cmos差动接口电路 | |
| US5201009A (en) | Signal processor | |
| US6320422B1 (en) | Complementary source coupled logic | |
| US5592108A (en) | Interface circuit adapted for connection to following circuit using metal-semiconductor type transistor | |
| US6084466A (en) | Variable gain current summing circuit with mutually independent gain and biasing | |
| US6218884B1 (en) | Cancellation of Ron resistance for switching transistor in LVDS driver output | |
| US6433611B1 (en) | Voltage level shifting circuit | |
| KR100626548B1 (ko) | 차동 라인 구동기 | |
| US6426646B2 (en) | ECL terminating circuit | |
| US6259302B1 (en) | Gain control signal generator that tracks operating variations due to variations in manufacturing processes and operating conditions by tracking variations in DC biasing | |
| US5633602A (en) | Low voltage CMOS to low voltage PECL converter |