KR930007094A - 멀티모드 입력회로 - Google Patents

멀티모드 입력회로 Download PDF

Info

Publication number
KR930007094A
KR930007094A KR1019920015978A KR920015978A KR930007094A KR 930007094 A KR930007094 A KR 930007094A KR 1019920015978 A KR1019920015978 A KR 1019920015978A KR 920015978 A KR920015978 A KR 920015978A KR 930007094 A KR930007094 A KR 930007094A
Authority
KR
South Korea
Prior art keywords
input
circuit
input circuit
potential
power
Prior art date
Application number
KR1019920015978A
Other languages
English (en)
Other versions
KR950007462B1 (ko
Inventor
사토시 스즈키
이사오 아베
Original Assignee
사토 후미오
가부시키가이샤 도시바
오카모토 세이시
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바, 오카모토 세이시, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 사토 후미오
Publication of KR930007094A publication Critical patent/KR930007094A/ko
Application granted granted Critical
Publication of KR950007462B1 publication Critical patent/KR950007462B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Abstract

본 발명은 회로 전체의 패턴면적과, 더욱이 집적회로상의 패턴 점유면적을 축소화할수 있는 멀티모드 입력회로에 관한 것이다.
본 발명은 제1기준전위로부터 제1전원전위까지의 진폭변화를 갖는 제1입력신호 또는 제2기준전위로부터 제2전원전위까지의 진폭변화를 갖는 제2입력신호가 입력되는 입력단자(10)와, 상기 제1전원전위가 동작전원으로서 공급되면서 상기 입력단자(10)의 제1입력회로(IN1)를 검출하는 제1입력회로(11), 상기 제2전원전위가 동작전원으로서 공급되면서 상기 입력단자(10)의 제2입력회로를 검출하는 제2입력회로(12) 및 상기 제1전원전위가 동작전원으로서 공급되면서 상기 제1입력회로(11)의 출력 또는 제2입력회로(12)의 출력을 선택신호(S)에 따라 절환 선택하여 집적회로 내부회로(14)로 출력하는 멀티플렉서회로(13)를 구비하여 이루어진 멀티모드 입력회로에 있어서, 상기 제2입력회로(12)가 제2전원전위 · 접지전위간에 직렬로 접속되면서 상호 상보적인 도전형을 갖는 부하용 MOS트랜지스터(22) 및 입력용 MOS트랜지스터(23)를 갖추고, 상기 부하용 MOS트랜지스터(22)의 게이트에 선택신호(S)가 인가되도록 된 것을 특징으로 한다.

Description

멀티모드 입력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 멀티모드 입력회로의 일예를 나타낸 회로도,
제2도는 제1도의 회로의 동작을 나타낸 특성도,
제3도는 LCD데이터구동용 IC의 멀티모드 입력회로의 기본구성을 나타낸 블록도.

Claims (4)

  1. 집적회로에 설치되면서 제1기준전위로부터 제1전원전위까지의 진폭변화를 갖는 제1입력신호 또는 제2기준전위로부터 제2전원전위까지의 진폭변화를 갖는 제2입력신호가 입력되는 입력단자(10)와, 상기 제1전원전위가 동작전원으로서 공급되면서 상기 입력단자(10)의 제1입력회로(IN1)를 검출하는 제1입력회로(11), 상기 제2전원전위가 동작전원으로서 공급되면서 상기 입력단자(10)의 제2입력회로를 검출하는 제2입력회로(12) 및 상기 제1전원전위가 동작전원으로서 공급되면서 상기 제1입력회로(11)의 출력 또는 제2입력회로(12)의 출력을 선택신호(S)에 따라 절환 선택하여 집적회로 내부회로(14)로 출력하는 멀티플렉서회로(13)를 구비하여 이루어진 멀티모드 입력회로에 있어서, 상기 제2입력회로(12)가 재2전원전위 · 접지전위간에 직렬로 접속되면서 상호 상보적인 도전형을 갖는 부하용 MOS트랜지스터(22) 및 입력용 MOS트랜지스터(23)를 갖추고, 상기 부하용 MOS트랜지스터(22)의 게이트에 선택신호(S)가 인가되도록 된 것을 특징으로 하는 멀티모드 입력회로.
  2. 제1항에 있어서, 상기 제2입력회로(12)는 제2입력신호(IN2)를 검출하여 제1기준전위로부터 제1전원전위까지의 진폭변화를 갖는 신호로 레벨변환을 수행하여 출력하도록 된 것을 특징으로 하는 멀티모드 입력회로.
  3. 제1항 또는 제2항에 있어서, 상기 멀티플렉서회로(13)는 상기 제1입력회로(11)의 출력 및 제2입력회로(12)의 출력을 각각 클록드 · 게이트회로(24, 25)에 의해 절환 선택하도록 된 것을 특징으로 하는 멀티모드 입력회로.
  4. 제1항에 있어서, 상기 멀티모드 입력회로가 액정 데이터구동용 집적회로의 입력단에 설치된 것을 특징으로 하는 멀티모드 입력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920015978A 1991-09-03 1992-09-03 멀티모드 입력회로 KR950007462B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22288691A JP3204690B2 (ja) 1991-09-03 1991-09-03 マルチモード入力回路
JP91-222886 1991-09-03

Publications (2)

Publication Number Publication Date
KR930007094A true KR930007094A (ko) 1993-04-22
KR950007462B1 KR950007462B1 (ko) 1995-07-11

Family

ID=16789420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015978A KR950007462B1 (ko) 1991-09-03 1992-09-03 멀티모드 입력회로

Country Status (3)

Country Link
US (1) US5283565A (ko)
JP (1) JP3204690B2 (ko)
KR (1) KR950007462B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224621A (ja) * 1992-02-14 1993-09-03 Toshiba Corp 液晶パネル駆動電源用半導体装置
US5461501A (en) * 1992-10-08 1995-10-24 Hitachi, Ltd. Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate
US6686976B2 (en) 1992-10-08 2004-02-03 Hitachi, Ltd. Liquid crystal light valve and projection type display using same
KR950007126B1 (ko) * 1993-05-07 1995-06-30 삼성전자주식회사 액정 디스플레이 구동장치
US5510748A (en) * 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
JPH08511357A (ja) * 1994-03-23 1996-11-26 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 表示装置
EP0686958B1 (en) * 1994-06-06 2003-10-29 Canon Kabushiki Kaisha DC compensation for interlaced display
KR0124975B1 (ko) * 1994-06-07 1997-12-01 김광호 박막 트랜지스터형 액정표시장치의 전력 구동회로
US5528256A (en) * 1994-08-16 1996-06-18 Vivid Semiconductor, Inc. Power-saving circuit and method for driving liquid crystal display
US5600345A (en) * 1995-03-06 1997-02-04 Thomson Consumer Electronics, S.A. Amplifier with pixel voltage compensation for a display
JP3520131B2 (ja) * 1995-05-15 2004-04-19 株式会社東芝 液晶表示装置
US5754156A (en) * 1996-09-19 1998-05-19 Vivid Semiconductor, Inc. LCD driver IC with pixel inversion operation
JP3396448B2 (ja) * 1999-09-07 2003-04-14 株式会社 沖マイクロデザイン ドライバ回路
US6344814B1 (en) 1999-12-10 2002-02-05 Winbond Electronics Corporation Driving circuit
US6346900B1 (en) 1999-12-10 2002-02-12 Winbond Electronics Corporation Driving circuit
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
JP2006005661A (ja) 2004-06-17 2006-01-05 Matsushita Electric Ind Co Ltd フリップフロップ回路
KR100604904B1 (ko) * 2004-10-02 2006-07-28 삼성전자주식회사 스캔 입력을 갖는 플립 플롭 회로
US7427875B2 (en) * 2005-09-29 2008-09-23 Hynix Semiconductor Inc. Flip-flop circuit
US7679458B2 (en) * 2005-12-06 2010-03-16 Qualcomm, Incorporated Ring oscillator for determining select-to-output delay of a multiplexer
US7382170B2 (en) * 2006-04-18 2008-06-03 Agere Systems Inc. Programmable delay circuit having reduced insertion delay
KR100933668B1 (ko) * 2008-04-30 2009-12-23 주식회사 하이닉스반도체 출력회로
TW201039307A (en) * 2009-04-24 2010-11-01 Princeton Technology Corp Liquid crystal display

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070600A (en) * 1976-12-23 1978-01-24 General Electric Company High voltage driver circuit
US5165046A (en) * 1989-11-06 1992-11-17 Micron Technology, Inc. High speed CMOS driver circuit

Also Published As

Publication number Publication date
KR950007462B1 (ko) 1995-07-11
JPH0563555A (ja) 1993-03-12
JP3204690B2 (ja) 2001-09-04
US5283565A (en) 1994-02-01

Similar Documents

Publication Publication Date Title
KR930007094A (ko) 멀티모드 입력회로
KR860009431A (ko) Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로
KR950012313A (ko) 액정 디스플레이에서 선택선 스캐너로 사용되는 시프트 레지스터
KR860003664A (ko) 칩온칩(Chip-on-Chip)반도체 장치
KR900012372A (ko) 절연-게이트 필드 효과트랜지스터를 포함한 집적 반도체 장치
KR0141590B1 (ko) 집적회로의 클록 전극용 제어회로
US6456110B1 (en) Voltage level shifter having zero DC current and state retention in drowsy mode
KR900019315A (ko) 전압 레벨 전환 회로
KR960012859A (ko) 푸시풀 브리지 증폭기를 포함하는 전압 신호 선로 구동기
KR940010532A (ko) 인터페이스회로
JPH04284021A (ja) 出力回路
KR930006875A (ko) 집적회로
ATE253784T1 (de) Ausgangstreiberschaltung
KR960036330A (ko) 논리 게이트 회로 및 디지털 집적회로
KR970076811A (ko) 다전원 반도체 집적회로
US5455531A (en) Flip-flop circuit
KR950012708A (ko) 반도체 장치
KR100190212B1 (ko) 신호선 절환 회로
JPH03258115A (ja) インバータ回路装置
KR970024569A (ko) 시간지연회로
KR970002822A (ko) 중소형 액정표시장치의 세그먼트 구동용 멀티레벨 출력회로
JP2548813B2 (ja) ガリウム砒素半導体集積回路
JPH07134158A (ja) Ｃｍｏｓ半導体集積回路の出力バッファ回路
KR960027318A (ko) 어드레스 천이 검출의 합회로
KR890013649A (ko) 데이터 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee