JP2548813B2 - ガリウム砒素半導体集積回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ガリウム砒素半導体装置に関し、ガリウ
ム砒素半導体メモリの読み出し系回路の改良に関するも
のである。

〔従来の技術〕

第４図は「1988,ガリウム砒素ICシンポジウム テク
ニカル ダイジェスト」（1988,GaAs IC SYMPOTIUM TEC
HNICAL DIGEST,P73,FIG.6）に記載されたガリウム砒素
半導体メモリの読み出し系回路部を示す図である。図に
おいて、１はビット線対、２はカラムセンスアンプ、３
はセンスアンプ選択線、４はカラムデータ線対、５はデ
ータ線対、７はDOUTバッファ、８は出力端子、11はカラ
ム選択線、12はトランスファゲートトランジスタであ
る。

次に上記従来例の読み出し時の動作について説明す
る。カラムの選択がカラム選択線11によって行われる。
選択されたカラムではカラム選択信号が“High"レベル
にあるため、トランスファデートトランジスタ12が導通
状態となり、カラムセンスアンプ２により増幅されたビ
ット線対１の読み出しデータがカラムデータ線対４から
データ線対５に伝達される。一方、非選択カラムでは、
カラム選択信号が“LOW"レベルであるためトランスファ
ゲートトランジスタ12が非導通状態となり、従ってデー
タ線対５へのデータの伝達は行われない。この結果、選
択カラムの読み出しデータのみがデータ線対５を経てDO
UTバッファ７へ伝達され出力端子から外部に出力され
る。

なお、上記従来例ではセンスアンプ選択線３にカラム
選択線11と同相の信号が印加されており、これにより、
非選択カラムのカラムセンスアンプへの電流の遮断が行
われ、低消費電力化が図られている。

〔発明が解決しようとする課題〕

従来のガリウム砒素半導体メモリの読み出し系回路は
以上のように構成されているので、読み出しデータの伝
達はトランスファゲートトランジスタを介して行われな
ければならない。ところがガリウム砒素半導体では良好
な絶縁膜を形成することが困難であるため、一般にMESF
ETやJFET等のトランジスタが基本素子となっており、こ
れらトランジスタはゲート・ソース間、ゲート・ドレイ
ン間に寄生的にダイオードが形成されている。

上記トランスファゲートトランジスタが上記のように
寄生ダイオードを持つトランジスタで形成された場合、
上記トランスファゲートトランジスタのゲート入力信号
の設定は微妙な調整が必要となる。つまり上記ゲート入
力信号の“High"レベルが低いと上記トランスファゲー
トトランジスタが十分に導通状態にならず、伝達波形の
劣化を招く一方、上記“High"レベルが高いと、上記寄
生ダイオードをへてゲートからソース及びドレイン方向
に電流が流れ、やはり伝達波形の劣化を招く。

このような、伝達波形の劣化はアクセスタイムの劣
化，動作マージン不良等の読み出し動作不良の主な要因
の一つであり、特に、ガリウム砒素半導体のように内部
振幅が狭く高速動作を要求される素子では敏感なセンス
回路を含むため、伝達波形のわぜかな劣化が、出力波形
に大きな影響を与える。さらにはノイズマージン低下の
要因ともなる。

また、上記トランスファゲートのゲート入力信号の
“High"レベルは素子特性のばらつきの影響を受けるほ
か、温度依存性、電源電圧依存性を持つため、上記伝達
波形の劣化を完全に防ぐことはできない。

この発明は上記のような伝達波形の劣化を解消するた
めになされたもので、ガリウム砒素半導体メモリにおい
て、良好な読み出し動作を行うことができるガリウム砒
素半導体集積回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明（請求項１）に係るガリウム砒素半導体集積
回路は、ガリウム砒素半導体メモリにおいて、ソースが
第１の電源に接続された２つのエンハンスメント型トラ
ンジスタ、ソースが該２つのエンハンスメント型トラン
ジスタのドレインに接続されるとともにカラムデータ線
対に接続された２つのデプレッション型トランジスタ、
およびソースが上記２つのデプレッション型トランジス
タのドレインに接続されドレインが上記第１の電源より
高電位である第２の電源に接続されゲートにセンスアン
プ選択信号が入力するように接続されたエンハンスメン
ト型のスイッチトランジスタを有し、上記２つのデプレ
ッション型トランジスタのゲートが上記２つのエンハン
スメント型トランジスタのゲートにたすきがけで接続さ
れるとともにこれにビット線対が接続されてなる複数の
カラムセンスアンプと、ソースが上記第１の電源に接続
され，ゲートが対応するカラムセンスアンプからの上記
カラムデータ線に接続された、上記複数のカラムセンス
アンプと同数のエンハンスメント型の駆動トランジス
タ、および該複数の駆動トランジスタのドレインと上記
第２の電源との間に接続された一つの負荷素子からな
り、上記複数の駆動トランジスタのドレインがデータ線
に接続されてなる２つのNOR回路とを備えたものであ
る。

また、この発明（請求項２）に係るガリウム砒素半導
体集積回路は、ガリウム砒素半導体メモリにおいて、ソ
ースが第１の電源に接続された２つのエンハンスメント
型トランジスタ、ソースが該２つのエンハンスメント型
トランジスタのドレインに接続された２つのデプレッシ
ョン型トランジスタ、およびソースが該２つのデプレッ
ション型トランジスタのドレインに接続されドレインが
上記第１の電源より高電位である第２の電源に接続され
ゲートにセンスアンプ選択信号が入力するように接続さ
れたエンハンスメント型のスイッチトランジスタを有
し、上記２つのデプレッション型トランジスタのゲート
が上記２つのエンハンスメント型トランジスタのゲート
にたすきがけで接続されるとともに、上記２つのエンハ
ンスメント型トランジスタのいずれか一方とこれに直列
接続された上記デプレッション型トランジスタの２つの
ゲートにビット線対が接続されてなるセンス回路と、ソ
ースが上記第１の電源に接続されたエンハンスメント型
の第１のトランジスタ、ソースが該第１のトランジスタ
のドレインに接続されるとともにドレインが上記エンハ
ンスメント型のスイッチトランジスタのソースに接続さ
れたデプレッション型の第２のトランジスタを有し、上
記第１および第２のトランジスタのゲートがそれぞれ上
記センス回路のエンハンスメント型トランジスタとデプ
レッション型トランジスタの２つの共通接続点に接続さ
れ、該第１および第２のトランジスタの共通接続点がカ
ラムデータ線に接続されてなるバッファ回路とからなる
カラムセンスアンプと、ソースが上記第１の電源に接続
され，ゲートが対応するカラムセンスアンプからの上記
カラムデータ線に接続された、上記複数のカラムセンス
アンプと同数のエンハンスメント型の駆動トランジス
タ、および該複数の駆動トランジスタのドレインと上記
第２の電源との間に接続された一つの負荷素子からな
り、上記複数の駆動トランジスタのドレインがデータ線
に接続されてなる１つのNOR回路とを備えたものであ
る。

〔作用〕

この発明（請求項１）に係るガリウム砒素半導体集積
回路は、上述のように構成したことにより、カラムセン
スアンプとデータ線の間の読み出しデータの伝達をトラ
ンスファゲートトランジスタを介して行っていないた
め、トランスファゲートトランジスタのゲート入力信号
のように微妙な設定を要求する箇所がない。またこの読
み出しデータの伝達に上記のNOR回路を用いているた
め、広い信号振幅が保持でき、波形の劣化のない良好な
読み出し動作が可能になる。

また、この発明（請求項２）に係るガリウム砒素半導
体集積回路は、上述のように構成したことにより、カラ
ムセンスアンプとデータ線の間の読み出しデータの伝達
をトランスファゲートトランジスタを介して行っていな
いため、トランスファゲートトランジスタのゲート入力
信号のように微妙な設定を要求する箇所がない。またこ
の読み出しデータの伝達に上記のNOR回路を用いている
ため、広い信号振幅が保持でき、波形の劣化のない良好
な読み出し動作が可能になる。さらにカラムセンスアン
プの中にセンス回路の１対の出力を１本にまとめる第１
と第２のトランジスタを有しているため、１本のデータ
線でデータを伝達することが可能になる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例によるガリウム砒素半導体
集積回路を示し、図において、６はNOR回路である。

次に本実施例の動作についての説明を行う。

カラム選択は、センスアンプ選択線３によって行われ
る。選択されたカラムではセンスアンプ信号が“High"
レベルにあるため、カラムセンスアンプ２は選択状態と
なり、上記カラムセンスアンプ２により増幅されたビッ
ト線対１の読み出しデータがカラムデータ線４に伝達さ
れる。一方、非選択カラムではセンスアンプ選択信号が
“LOW"レベルにあるため、カラムセンスアンプ２は非選
択状態となる。ビット線の電位は“High"レベルが0.6V
程度、“LOW"レベルが0.2V程度にあるためのカラムセン
スアンプ２内のデプレッション型トランジスタ及びビッ
ト線の接続された２つのエンハンスメント型トランジス
タのどちらか一方は、センスアンプ選択信号のレベルに
かかわらず、常に導通状態にある。非選択状態のカラム
センスアンプ２では電源からの電流の供給が遮断される
ため、非選択状態にあるカラムセンスアンプ２に接続さ
れているカラムデータ線対４の電位はGNDレベルまで低
下する。

全てのカラムデータ線は、NOR回路６の入力信号であ
り、１本の選択カラムからの信号以外は全て“LOW"レベ
ルに固定されているためデータ線対５には選択されたカ
ラムのカラムデータ線対４の反転信号がそれぞれ伝達さ
れることになり、最終的にDOUTバッファ７を経て出力端
子８に読み出しデータが伝達される。この結果トランス
ファデートトランジスタを用いずデータの伝達が行える
ので、伝達波形の劣化がなく、またトランスファゲート
トランジスタのゲート入力信号のように微妙な電位レベ
ルを必要とする信号を生成する箇所もないため、良好な
読み出し動作が可能となる。

なお、上記実施例では、NOR回路での信号伝達を可能
にするため、非選択メモリセルからの出力信号を“LOW"
に固定する必要があり、この必要性を満足するために、
従来例と同じタイプのカラムセンスアンプを用いている
が、第２図に示された本発明の第２の実施例のようなカ
ラムセンスアンプを採用することも可能であり、これに
より、１本のデータ線５′でデータを伝達することも可
能となる。

また、第３図に本発明を用いデータ線のブロック分割
を行う場合の例を本発明の第３の実施例として示す。こ
の例では32本のカラムが４分割された場合を示してい
る。32本のカラムのうち１本のみが非選択状態にあれ
ば、選択カラムを担当しているサブデータ線９以外のサ
ブデータ線９は全て“High"レベルになるため、それぞ
れのサブデータ線９をインバータ回路で反転し、再度NO
R回路に入力することで、選択カラムのデータがメイン
データ線10に伝達される。

上記第３の実施例ではブロック分割によりデータ線負
荷が分散されるほか、カラムデータ線４′からメインデ
ータ線10まで少なくとも３個のインバータ回路を経てデ
ータの伝達がなされるため、無理なく各インバータ回路
の負荷駆動力を上げることができ、高速化に有利とな
る。なお、上記第３の実施例ではカラムセンスアンプ２
に第２の実施例で示したタイプのカラムセンスアンプを
用いている。

〔発明の効果〕

以上のように、この発明（請求項１）に係るガリウム
砒素半導体集積回路によれば、ガリウム砒素半導体メモ
リにおいて、ソースが第１の電源に接続された２つのエ
ンハンスメント型トランジスタ、ソースが該２つのエン
ハンスメント型トランジスタのドレインに接続されると
ともにカラムデータ線対に接続された２つのデプレッシ
ョン型トランジスタ、およびソースが上記２つのデプレ
ッション型トランジスタのドレインに接続されドレイン
が上記第１の電源より高電位である第２の電源に接続さ
れゲートにセンスアンプ選択信号が入力するように接続
されたエンハンスメント型のスイッチトランジスタを有
し、上記２つのデプレッション型トランジスタのゲート
が上記２つのエンハンスメント型トランジスタのゲート
にたすきがけで接続されるとともにこれにビット線対が
接続されてなる複数のカラムセンスアンプと、ソースが
上記第１の電源に接続され，ゲートが対応するカラムセ
ンスアンプからの上記カラムデータ線に接続された、上
記複数のカラムセンスアンプと同数のエンハンスメント
型の駆動トランジスタ、および該複数の駆動トランジス
タのドレインと上記第２の電源との間に接続された一つ
の負荷素子からなり、上記複数の駆動トランジスタのド
レインがデータ線に接続されてなる２つのNOR回路とを
備えることにより、カラムセンスアンプとデータ線の間
の読み出しデータの伝達を、トランスファゲートトラン
ジスタではなく上記のNOR回路を用いることにより行わ
れるようにしたので、データ伝達波形の劣化のない良好
な読み出し動作が可能なメモリが得られる効果がある。

また、この発明（請求項２）に係るガリウム砒素半導
体集積回路によれば、ガリウム砒素半導体メモリにおい
て、ソースが第１の電源に接続された２つのエンハンス
メント型トランジスタ、ソースが該２つのエンハンスメ
ント型トランジスタのドレインに接続された２つのデプ
レッション型トランジスタ、およびソースが該２つのデ
プレッション型トランジスタのドレインに接続されドレ
インが上記第１の電源より高電位である第２の電源に接
続されゲートにセンスアンプ選択信号が入力するように
接続されたエンハンスメント型のスイッチトランジスタ
を有し、上記２つのデプレッション型トランジスタのゲ
ートが上記２つのエンハンスメント型トランジスタのゲ
ートにたすきがけで接続されるとともに、上記２つのエ
ンハンスメント型トランジスタのいずれか一方とこれに
直列接続された上記デプレッション型トランジスタの２
つのゲートにビット線対が接続されてなるセンス回路
と、ソースが上記第１の電源に接続されたエンハンスメ
ント型の第１のトランジスタ、ソースが該第１のトラン
ジスタのドレインに接続されるとともにドレインが上記
エンハンスメント型のスイッチトランジスタのソースに
接続されたデプレッション型の第２のトランジスタを有
し、上記第１および第２のトランジスタのゲートがとれ
ぞれ上記センス回路のエンハンスメント型トランジスタ
とデプレッション型トランジスタの２つの共通接続点に
接続され、該第１および第２のトランジスタの共通接続
点がカラムデータ線に接続されてなるバッファ回路とか
らなるカラムセンスアンプと、ソースが上記第１の電源
に接続され，ゲートが対応するカラムセンスアンプから
の上記カラムデータ線に接続された、上記複数のカラム
センスアンプと同数のエンハンスメント型の駆動トラン
ジスタ、および該複数の駆動トランジスタのドレインと
上記第２の電源との間に接続された１つの負荷素子から
なり、上記複数の駆動トランジスタのドレインがデータ
線に接続されてなる１つのNOR回路とを備えることによ
り、カラムセンスアンプとデータ線の間の読み出しデー
タの伝達を、トランスファゲートトランジスタではなく
上記のNOR回路を用いることにより行うようにしたの
で、データ伝達波形の劣化のない良好な読み出し動作が
可能なメモリが得られるとともに、１本のデータ線でデ
ータを伝達することを可能にできる効果がある。

【図面の簡単な説明】

第１図はこの発明の第１の実施例を示す回路図、第２図
はこの発明の第２の実施例を示す回路図、第３図はこの
発明の第３の実施例を示す回路図、第４図は従来例を示
す回路図である。 図において、１はビット線対、２はカラムセンスアン
プ、３はセンスアンプ選択線、４はカラムデータ線対、
４′はカラムデータ線、５はデータ線対、５′はデータ
線、６はNOR回路、７はDOUTバッファ、８は出力端子、
９はサブデータ線、10はメインデータ線、11はカラム選
択線、12はトランスファゲートトランジスタである。 なお図中同一符号は同一又は相当部分を示す。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】ガリウム砒素半導体メモリにおいて、 ソースが第１の電源に接続された２つのエンハンスメン
   ト型トランジスタ、ソースが該２つのエンハンスメント
   型トランジスタのドレインに接続されるとともにカラム
   データ線対に接続された２つのデプレッション型トラン
   ジスタ、およびソースが上記２つのデプレッション型ト
   ランジスタのドレインに接続されドレインが上記第１の
   電源より高電位である第２の電源に接続されゲートにセ
   ンスアンプ選択信号が入力するように接続されたエンハ
   ンスメント型のスイッチトランジスタを有し、上記２つ
   のデプレッション型トランジスタのゲートが上記２つの
   エンハンスメント型トランジスタのゲートにたすきがけ
   で接続されるとともにこれにビット線対が接続されてな
   る複数のカラムセンスアンプと、 ソースが上記第１の電源に接続され，ゲートが対応する
   カラムセンスアンプからの上記カラムデータ線に接続さ
   れた、上記複数のカラムセンスアンプと同数のエンハン
   スメント型の駆動トランジスタ、および該複数の駆動ト
   ランジスタのドレインと上記第２の電源との間に接続さ
   れた一つの負荷素子からなり、上記複数の駆動トランジ
   スタのドレインがデータ線に接続されてなる２つのNOR
   回路とを備えたことを特徴とするガリウム砒素半導体集
   積回路。
2. 【請求項２】ガリウム砒素半導体メモリにおいて、 ソースが第１の電源に接続された２つのエンハンスメン
   ト型トランジスタ、ソースが該２つのエンハンスメント
   型トランジスタのドレインに接続された２つのデプレッ
   ション型トランジスタ、およびソースが該２つのデプレ
   ッション型トランジスタのドレインに接続されドレイン
   が上記第１の電源より高電位である第２の電源に接続さ
   れゲートにセンスアンプ選択信号が入力するように接続
   されたエンハンスメント型のスイッチトランジスタを有
   し、上記２つのデプレッション型トランジスタのゲート
   が上記２つのエンハンスメント型トランジスタのゲート
   にたすきがけで接続されるとともに、上記２つのエンハ
   ンスメント型トランジスタのいずれか一方とこれに直列
   接続された上記デプレッション型トランジスタの２つの
   ゲートにビット線対が接続されてなるセンス回路と、ソ
   ースが上記第１の電源に接続されたエンハンスメント型
   の第１のトランジスタ、ソースが該第１のトランジスタ
   のドレインに接続されるとともにドレインが上記エンハ
   ンスメント型のスイッチトランジスタのソースに接続さ
   れたデプレッション型の第２のトランジスタを有し、上
   記第１および第２のトランジスタのゲートがそれぞれ上
   記センス回路のエンハンスメント型トランジスタとデプ
   レッション型トランジスタの２つの共通接続点に接続さ
   れ、該第１および第２のトランジスタの共通接続点がカ
   ラムデータ線に接続されてなるバッファ回路からなるカ
   ラムセンスアンプと、 ソースが上記第１の電源に接続され，ゲートが対応する
   カラムセンスアンプからの上記カラムデータ線に接続さ
   れた、上記複数のカラムセンスアンプと同数のエンハン
   スメント型の駆動トランジスタ、および該複数の駆動ト
   ランジスタのドレインと上記第２の電源との間に接続さ
   れた一つの負荷素子からなり、上記複数の駆動トランジ
   スタのドレインがデータ線に接続されてなる１つのNOR
   回路とを備えたことを特徴とするガリウム砒素半導体集
   積回路。