KR960036330A

KR960036330A - 논리 게이트 회로 및 디지털 집적회로

Info

Publication number: KR960036330A
Application number: KR1019960008399A
Authority: KR
Inventors: 아키라 오타; 노리오 히가시사카
Original assignee: 기다오까 다까시; 미쓰비시 뎅끼 가부시끼가이샤
Priority date: 1995-03-28
Filing date: 1996-03-26
Publication date: 1996-10-28
Also published as: EP0735683A2; JPH08265127A; EP0735683A3; US5656956A

Abstract

논리 게이트 회로는 제1항(11), 전류 제한 회로(12), 스위칭 트랜지스터(1), 부하 트랜지스터(2), 상기 스위칭 트랜지스터(1)의 드레인으로 접속되는 상기 부하 트랜지스터(2)의 소스, 입력단자(5)에 접속되는 스위칭 트랜지스터(1)의 게이트, 부하 트랜지스터의 소스에 접속되는 상기 제1저항(11)의 한단과 상기 부하트랜지스터의 게이트에 접속되는 제1저항의 다른단과, 부하트랜지스터(2)의 게이트에 접속되는 상기 전류 제한 회로(12)의 한단과, 스위칭 트랜지스터(1)의 소스에 접속되는 상기 전류 제한 회로(12)의 다른단을 구비한다.

그러므로, LSI의 저속 동작부에서 이러한 논리 게이트 회로를 사용함으로서, 소비 전류와 칩 영역이 상기 부하 FET의 드레숄드전위와 게이트 폭이 고속 동작부와 같을 때 조차도 감소된다.

Description

논리 게이트 회로 및 디지털 집적회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 제1의 실시예에 의한 논리 게이트 회로의 회로도이다. 제2도는 본 발명의 제2의 실시예에 의한 논리 게이트 회로의 회로도이다.

Claims

입출력단자(5, 6)와 양단을 가지는 제1저항(11)과, 양단을 가지는 전류 제한 회로(12)와, 드레인, 소스, 게이트를 가지는 스위칭 트랜지스터(1)와, 소스 및 게이트를 가지는 디플레숀 형 필드효과 트랜지스터인 부하 트랜지스터(2)를 구비하고, 상기 스위칭 트랜지스터(1)의 상기 드레인에 접속되는 부하트랜지스터(2)의 소스와 상기 입력단자(5)에 접속되는 스위칭 트랜지스터(1)의 게이트와 상기 출력단자(6)에 접속되는 스위칭 트랜지스터(1)의 드레인과 상기 부하 트렌지스터(2)의 소스에 접속되는 제1저항(11)의 한단과 상기 부하 트랜지스터(2) 의 게이트에 접속되는 제1저항(11)의 다른단과 상기 부하트랜지스터(2)에 접속되는 상기 전류 제한 회로(12)의 한단과 스위칭 트랜지스터(1)의 소스에 접속되는 상기 전류 제한 회로(12)의다른단을 구비하는 논리 게이트 회로.
제1항에 있어서, 상기 전류 제한 회로는 한단이 상기 전류제한회로의 한단이고 다른 한단이 상기 전류 제한 회로의 다른 한단인 양단을 가지는 제2저항(12)으로 구비하는 논리 게이트 회로.
상기 전류제한회로는 전류제어 신호입력단자(20)과, 그 한단을 상기 전류제한회로의 한단으로 하는 양단을 가지는 제2저항(12)과, 상기 전류 제한 회로의 다른 단인 소스와, 제2저항의 다른단에 접속되는 드레인 및 상기 전류제어 신호입력단자(20)에 접속되는 게이트를 가지는 전류제어 트랜지스터(3)를 구비하는 논리 게이트회로.
제1항에 있어서, 상기 전류 제한 회로는 전류 제어 신호 입력 단자(21,22,23)과 한단이 전류 제한 회로의 한단에 접속되는 양단을 가지는 제2저항(121,122,123)과, 상기 전류 제한 회로의 다른 단에 접속된 소스와, 상기 제2저항(121,122,123)의 다른 단에 접속되는 드레인과, 상기 전류제어 신호 입력단자(21,22,23)인 게이트를 가지는 전류 제어 트랜지스터(31,32,33)을 구비하는 병렬로 접속된 복수의 전류제어소자를 구비하는 논리 게이트 회로.
제3항 또는 제4항에 있어서, 각 전류 제어 소자는 복수의 전류 제어 신호 입력단자(21,22,23)고, 한단이 상기 전류 제한회로의 한단에 접속되는 양단을 가진 제2저항(12), 상기 제2저항(12)에 접속되는 드레인과, 상기 전류 제어 신호 입력 단자(21,22,23)의 하나인 게이트와, 상기 전류 제한 회로의 다른 단에 접속되는 소스를 가지고 전류 제어 신호 입력 단자(21,22,23)로서 병렬로 접속되는 동일수의 전류제어 트랜지스터(31,32,33)를 구비하는 논리 게이트 회로.
제3항 또는 제4항에 있어서, 각 전류 제어 소자는 복수의 전류 제어 신호 입력단자(21,22,23)과, 한단이 상기 전류 제한회로의 한단에 접속되는 양단을 가진 제2저항(12)와, 상기 전류 제한 회로의 다른 단에 접속되는 직력의 한단에서 전류 젱 트랜지스터(33)의 하난의 소스와 직력으 다른단에서 제2저항(12)의 다른 단에 접속되는 전류 젱 트랜지스터(31)의 또다른 하나의 드레인과 전류 제어 신호입력 단자(21,22,23)의 하나인 게이트를 가지는 전류제어신호입력단자(21,22,23)로서 직렬로 접속되는 동일수의 전류제어 트랜지스터(31,32,33)를 구비하는 논리게이트 회로.
제1항에 있어서, 상기 전류 제한 회로는 전류 제어 회로 입력 단자(20)과, 상기 전류 제한 회로의 일단인 드레인과, 상기 전류 제한 회로의 다른 단인 소스와, 전류 제어 신호 입력 단자(20)인 게이트를 가지는 전류제어 트랜지스터(3)을 구비하는 논리 게이트 회로.
제1항에 있어서, 상기 전류 제한 회로는 복수의 전류 제어 신호 입력 단자(21,22,23)과, 상기 전류 제한 회로의 한단에 접속된 드레인과, 상기 전류제한회로의 다른 한단에 접속되는 소스와, 상기전류 제어 신호 입력단자(21,22,23)의 하나인 게이트를 가지고 상기 전류 젱 신호 입력 단자 (21,22, 23)로서 병력로 접속되는 동일수는 전류제어 트랜지스터(31,32,33)을 구비하는 논리 게이트 회로.
제1항에 있어서, 상기전류회로는 복수의 전류제어신호입력단자(21,22,23)과, 직렬의 한단에서 상기전류 제한 회로의 한단인 전류 제어 트랜지스터(31)의 하나의 드레인과, 직렬의 다른 단에서 상기 전류 제한회로의 다른 단인 상기 전류 제어 트랜지스터(33)의 하나의 또다른 소스와, 상기 전류 제어 신호 입력 단자(21,22,23)인 각 전류 제어 트랜지스터(31,32,33)의 게이트를 가지고, 상기 전류 제어신호 입력단자(21,22,23)로서 직렬로 접속되는 동일수는 전류제어 트랜지스터(31,32,33)를 구비하는 논리 게이트 회로.
제1항에 있어서, 한단이 스위칭 트랜지스터(1)의 게이트에 접속되는 한단과, 부하 트랜지스터(2)에 접속되는 캐패시터(50)의 다른단을 가지는 양단을 가지는 콘덴서를 더 포함하는 논리 게이트 회로.
입출력단자(5,6)와, 양단을 가지는 제1저항(13)과, 양단을 가지는 전류 제한 회로(14)와, 드레인과 게이트를 가지는 스위칭 트랜지스터(1)와, 상기 스위칭 트랜지스터(1)의 드레인에 접속되는 부하트랜지스터의 소스와, 상기 입력단자인 상기 스위칭 트랜지스터(1)의 게이트와, 출력단자(6)에 접속되는상기 스위칭 트랜지스터(1)의 드레인을 가지는 부하 트랜지스터(2)와, 상기 부하 트랜지스터(2) 에 소스에 접속되는 제1저항(13)의 한단과 상기 부하 트랜지스터(2)의 게이트에 접속되는 제1저항(13)의 다른단과, 상기 부하 트랜지스터(2)에 접속된 상기 전류제한 회로(14)의 한다과 상기 부하 트랜지스터(2)의 드레인에 접속되는 상기 전류 제한회로(14)의 다른단을 구비하는 논리 게이트 회로.
제11항에 있어서, 상기 전류 제한회로는 한단이 상기 전류 제한회로의 한단이고 다른 단이 상기 전류 제한회로의 다른 단으로 되는 양단을 가지는 제2저항(14)을 구비하는 논리 게이트 회로.
제11항에 있어서, 상기 전류 제한회로는 전류제어 신호 입력 단자(20)와, 한단이 상기 전류 제한 회로의 한단인 양단을 가지는 제2저항(14)과, 상기 전류 제한회로의 한단이 되는 드레인과, 상기 제2저항(14)의 다른단에 접속되는 소스와, 상기 전류제어 신호 입력 단자(20)에 접속되는 게이트를 가지는 전류 제어 트랜지스터(3)를 구비하는 논리 제한회로.
제11항에 있어서, 상기 전류회로는 한단이 상기 전류제한 회로에 접속되는 양단을 가진 제2저항과, 상기 전류 제한회로의 다른단에 접속되는 드레인과, 상기 제2저항의 다른 단에 접속되는 소스와, 상기 전류 제어신호 입력단자(21,22,23)로 되는 게이트를 가지는 전류 제어 트랜지스터(31,32,33)를 구비하는 병렬로 접속된 복수의 전류제어 소자를 구비하는 논리 게이트 회로.
제13항 또는 제14항에 있어서, 각 전류 제어 소자를 복수의 전류제어 신호 입력 단자(21,22,23)와, 한단이 상기 전류제한회로의 한단에 접속되는 양단을 가지는 제2저항(14)과, 상기 제2저항의 다른단에 접속되는 소스와, 상기 전류제어 신호 입력 단자 (21,22,23)중 하나로 되는 게이트와, 상기 전류 제한 회로의 다른 단에 접속되는 드레인을 가지고 상기 전류 제어 신호입력단자(21,22,23)로서 병렬로 접속되는 동일수의 전류제어 트랜지스터(31,32,33)를 구비하는 논리 게이트 회로.
제13항 또는 제14항에 있어서, 상기 전류 제어 소자는 복수의 전류 제어 신호 입력 단자(21,22,23)와, 한단이 상기 전류 제한회로의 한단에 접속되는 양단을 가진 제2저항(14)과, 직렬의 한단에서 상기 전류제한회로의 다른단에 접속되는 전류제어 트랜지스터(31)의 하나의 드레인과, 직렬의 다른단에서 상기 제2저항(14)의 다른 단에 접속되는 상기 전류제어 트랜지스터(33)의 또다른 하나의 소스와, 상기 전류 제어 신호 입력 단자(21,22,23)의 하나로 되는 게이트를 가지고 상기 전류 신호 입력단자(21,22,23)로서 직렬로 접속되는 동일수의 전류 제어 트랜지스터(31, 32, 33)를 구하는 논리 게이트 회로.
제11항에 있어서, 상기 전류 제한 회로는 전류 제어 신호 입력 단자(20)과, 상기 전류 제한 회로의 한단이 되는 소스와, 상기 전류제한 회로의 다른단으로 되는 드레인과, 상기 전류 제어신호입력 단자(20)로 되는 게이트를 가지는 전류제어 트랜지스터(3)를 구비하는 논리게이트 회로.
제11항에 있어서, 상기 전류 제한 회로는 복수의 전류 제어 신호 입력 단자(21,22,23)와, 상기 전류제한회로의 한단에 접속되는 소스와, 상기 전류제한 회로의 다른 단에 접소되는 드레인과, 상기 전류제어 신호 입력단자(21,22,23)로서 병렬로 접속되는 동일수의 전류 제어 트랜지스터(31,32,33)를 구비하는 논리 게이트 회로.
제11항에 있어서, 상기 전류 제한 회로는 복수의 전류 제어 신호 입력 단가(21,22,23)와, 직렬의 한단에서 상기 전류제한 회로의 한단으로 되는 상기 전류제어 트랜지스터의 하나의 소스와, 직렬의 다른단에서 상기 전류제한 회로의 다른단으로 되는 상기 전류 제어 트랜지스터의 또다른 하나의 드레인과, 상기전류제어 신호 입력단자(21,22,23)중 하나로 되는 각 전류 제어 트랜지스터의 게이트를 가지고, 상기 전류 제어 신호 입력 단자(21,22,23)로서 직렬로 접속되는 동일수의 전류 제어 트랜지스터(31,32,33)를 구비하는 논리 게이트 회로.
제11항에 있어서, 한단이 부하 트랜지스터(2)의 소스에 접속되고, 다른단이 부하 트랜지스터(2)에 접속되는 양단을 가진 콘덴서(50)을 더 구비하는 논리게이트 회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.