JPS5869124A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS5869124A
JPS5869124A JP56167556A JP16755681A JPS5869124A JP S5869124 A JPS5869124 A JP S5869124A JP 56167556 A JP56167556 A JP 56167556A JP 16755681 A JP16755681 A JP 16755681A JP S5869124 A JPS5869124 A JP S5869124A
Authority
JP
Japan
Prior art keywords
power supply
transistor
circuit
gate
vcc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56167556A
Other languages
English (en)
Inventor
Shoji Ariizumi
有泉　「あ」次
Makoto Segawa
瀬川　真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56167556A priority Critical patent/JPS5869124A/ja
Priority to US06/429,183 priority patent/US4578694A/en
Priority to DE3238486A priority patent/DE3238486C2/de
Publication of JPS5869124A publication Critical patent/JPS5869124A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、Ｅ／Ｄ（エンハレスメ２′Ｆ／ディプレッ
ション）型の回路に係り、特にその入力段にエンハンス
メント型およびディプレッション型トランジスタで構成
されるインバータ回路を有する半導体集積回路に関する
〇 一般に、Ｅ／Ｄ回路方式ではその入力段に第１図に示す
ようなインバータ回路を使用している。（ａ）図はＥ／
Ｄインバータの回路図で、電源ｖＣｃとＶ８！１との間
に、ディプレッション型トランジスタＴ　Ｄ　Ｉ　　お
↓びエンハンスメント型トランジスタＴｇ１が直列接続
され、上記トランジスタＴ町のゲートがトランジスタＴ
　Ｄ　ｘ　、　Ｔ　ｗ　ｓの接続点に接続される。そし
て、トランジスタＴＥｌのゲートに入力信号ＩＮが供給
され、上記トランジスタ”Ｉ　＃　”ｌの接続点から出
力信号ＯＵＴ會得る↓うにして成る。
（ｂ）図は（ＪＬ）図の回路の断面構成例を示すもので
、図において同じ符号がそれぞれ対応している。
すなわち、Ｐ形の半導体基板１１上にＮ＋の拡散領域１
２ａ、１２ｂ、１２ｃが形成され、この拡散領域１２ａ
、１２ｂ間の基板１１上にシリコン酸化膜等の絶縁層１
３を介してゲート電極１４が配設されて工ンノ・ンスメ
ント型トランジスタＴ町が構成される。ま次、上記拡散
領域１２ｂと１２ｃとの間にヒ素Ａｓ　　がイオン注入
され、このイオン注入領域上に絶縁層１３′　。
ゲート電極１４′が順次形成されてディプレッション型
トランジスタＴＤ、が構成されて成る。
ところで、上述した回路はレシオ回路であり、駆動ＭＯ
８）ランジスタＴｘ、と負荷ＭＯ８）ランジスタＴＤ、
の幾何学的寸法の比 「β−Ｒ＝βｄ／βｔｊ　（β＝Ｗ／Ｌ）會適切に設定
することによって、論理上の′１”と０”を区Ｗｄ　　
、Ｗｔ 別している。通常このβ比（Ｌｄ　’　ＬＡ　）は、３
〜５の値に設定している。ここでＷｄ　　は駆動側トラ
ンジスタのチャネル幅、　Ｌｄ　はチャネル長。
ｗｔは負荷側トランジスタのチャネル幅、　Ｌｔはチャ
ネル長である。しかし、この値はデバイス内部のＭＯＳ
レベル（Ｖ１８〜Ｖｅｅの間をフルスイングする）で動
作するインバータ回路に用いる場合で、入力段のインバ
ータ回路に関してはこのようなβ家　値はとらない０ すなわち、通常のデバイスの場合、ＩＣの入力信号はＴ
ＴＬレベルであるため、入力信号のローレベルは０〜Ｏ
，ＳＶ、ハイレベルは２．Ｏｖ以上というスペックであ
り、ノ・インベルはＶｅｃ　（５Ｖ　）まで上昇してい
なくてもよいことになっている。し次がって設計的には
入力信号のハイレベルが２．Ｏｖでもハイレベルと感知
し得なければならない友め、入力段インバータ回路のβ
Ｒは１０〜１５と大きくとっている。
このようなβＲ°値のインバータ回路では、通常の使用
では特に問題はないが、入力信号をＭＯＳレベルで使用
したり、各種のライフテスト等を行なったりする場合に
おいては、入力信号がほぼｖ■とｖｎｎの間をスイング
する。この場合入力信号は駆動側のトランジスタＴｌ１
Ｋに印加されるので、この駆動能力が大きくなり、イン
バータ回路の出力レベルはほぼＶｓｓレベルとなる０こ
の時トランジスタＴＤ１やβＲが大きいため過大な電流
がこのトランジスタに流れるとともに、トランジスタＴ
Ｄ、のゲート、ドレイン間には電源Ｖｅｅが印加される
ことになる。この工うな過酷な状態で電源Ｖｃｃ＠にノ
イズ等が印加されると、ゲート破壊等の不良が発生する
場合があり、デバイスの信頼性上大きな問題となる０ この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、入力段のインバータ回路にお
ける負荷側トランジスタのゲート破壊を防止できる保護
回路を備えた半導体集積回路を提供することである。
以下、この発明の一実施例について図面を参照して説明
する。
第２図はその構成を示すもので、電源Ｖｃｃとディプレ
ッション型トランジスタＴＤｌとの間にディプレッショ
ン型トランジスタＴＤｔｋ設けたものである。（ａ）図
に示す工うにこのトランジスタＴＤ、はそのゲートが電
源Ｖｃｅに接続されて導通設定されており、Ｅ／Ｄイン
バータを構成する負荷トランジスタＴＤ、に比べて充分
ドライブ能力の大きいものが望ましい。
（ｂ）図は上記（ａ）図の断面構成を示すもので、トラ
ンジスタＴ　Ｄ２はＴＬｌｌと同一工程で同様に形成す
れば良いＯ この↓うな構成によれば、入力信号の・・インペルが大
きくなり前述した過酷な状態に、なっても、電源Ｖｅｃ
側と出力端子との間でトランジス９　ＴＤ、　、　ＴＤ
□がレシオ回路となり、このトランジス９　”ｔ　＃　
Ｔ”ｌ　Ｏ接続点Ａは電源ＶｅｅとｖｓＩ！との中間レ
ベルとなる。このため、トランジスタＴＤ、のドレイン
には電源Ｖｅｃが印加されないので負荷が少なくなる。
またノイズが印加される可能性のあるＶｅｃ側のトラン
ジスタＴＤ、ｉ！ゲートトドレインが同一の電位なので
このトランジスタＴＤ、が静電破壊することはない〇な
お、上記実施例では電源Ｖｃｅと入力段のインバータ回
路との間に保護素子としてディプレッション型のトラン
ジスタを設けたが、イントリンシック型（＃１はＯｖの
ｖｔｈ　ｙもっ）のトランジスタを設けても良く、論理
レベルが問題にならない場合は、エンハンスメント型の
トランジスタでも良い。また、Ｎチャネル型のトランジ
スタについて説明したが、Ｐチャネル型のトランジスタ
にも応用できるのはもちろんである。
以上説明したようにこの発明によれば、入力段のＥ／Ｄ
インバータ回路と電源との間に保護素子としてゲート・
ドレイン間を短絡したトランジスタ全段けたので、ノイ
ズ等の印加による負荷側トランジスタの破壊が少ないＥ
／Ｄインバータ回路を有する半導体集積回路が得られる
０
【図面の簡単な説明】
第１図は従来のＥ／Ｄインバータ回路の回路図および断
面構成図、第２図はこの発明の一実施例に係る半導体集
積回路の入力段のＥ／Ｄインバータ回路を示す回路図お
よび断面構成図である。

Claims (1)

    【特許請求の範囲】
  1. ＭＯＳ）ランジスタで構成され、入力回路としてディプ
    レッション型トランジスタとエンノ・ンスメント型トラ
    ンジスタから成るインバータ回路を有するエンノ・ンス
    メント／ディプレッション回路方式の装置において、上
    記インバータ回路と電源との間に保睦素子として働くト
    ランジスタを備え、このトランジスタはそのゲートが上
    記電源に接続されて導通設定されていることを特徴とす
    る半導体集積回路０
JP56167556A 1981-10-20 1981-10-20 半導体集積回路 Pending JPS5869124A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56167556A JPS5869124A (ja) 1981-10-20 1981-10-20 半導体集積回路
US06/429,183 US4578694A (en) 1981-10-20 1982-09-30 Inverter circuit provided with gate protection
DE3238486A DE3238486C2 (de) 1981-10-20 1982-10-18 Integrierte Halbleiterschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56167556A JPS5869124A (ja) 1981-10-20 1981-10-20 半導体集積回路

Publications (1)

Publication Number Publication Date
JPS5869124A true JPS5869124A (ja) 1983-04-25

Family

ID=15851906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56167556A Pending JPS5869124A (ja) 1981-10-20 1981-10-20 半導体集積回路

Country Status (3)

Country Link
US (1) US4578694A (ja)
JP (1) JPS5869124A (ja)
DE (1) DE3238486C2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6062726A (ja) * 1983-09-17 1985-04-10 Fujitsu Ltd Ｃ−ｍｏｓインバ−タ
US4661726A (en) * 1985-10-31 1987-04-28 Honeywell Inc. Utilizing a depletion mode FET operating in the triode region and a depletion mode FET operating in the saturation region
CA1289267C (en) * 1987-09-24 1991-09-17 Mitel Corporation Latchup and electrostatic discharge protection structure
US4937477A (en) * 1988-01-19 1990-06-26 Supertex, Inc. Integrated mos high-voltage level-translation circuit, structure and method
US5051618A (en) * 1988-06-20 1991-09-24 Idesco Oy High voltage system using enhancement and depletion field effect transistors
US5124877A (en) * 1989-07-18 1992-06-23 Gazelle Microcircuits, Inc. Structure for providing electrostatic discharge protection
JP2626229B2 (ja) * 1989-10-12 1997-07-02 日本電気株式会社 半導体入力保護装置
DE4341170C2 (de) * 1993-12-02 2001-05-03 Siemens Ag ESD-Schutzstruktur für integrierte Schaltungen
JPH08148986A (ja) * 1994-11-21 1996-06-07 Mitsubishi Electric Corp 出力バッファ回路
JPH08265127A (ja) * 1995-03-28 1996-10-11 Mitsubishi Electric Corp ゲート回路，及びディジタル集積回路
US6137318A (en) * 1997-12-09 2000-10-24 Oki Electric Industry Co., Ltd. Logic circuit having dummy MOS transistor
KR100248509B1 (ko) * 1997-12-30 2000-03-15 김영환 매몰 채널 nmos 트랜지스터를 구비하는 반도체 장치의cmos 논리 게이트 및 그 제조방법
JP2002158578A (ja) * 2000-11-22 2002-05-31 Seiko Instruments Inc インバータ回路
US6703670B1 (en) * 2001-04-03 2004-03-09 National Semiconductor Corporation Depletion-mode transistor that eliminates the need to separately set the threshold voltage of the depletion-mode transistor
US7550998B2 (en) * 2005-10-26 2009-06-23 Motorola, Inc. Inverter circuit having a feedback switch and methods corresponding thereto

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5211199B1 (ja) * 1970-05-27 1977-03-29
US3731161A (en) * 1970-09-05 1973-05-01 Nippon Electric Co Semiconductor integrated circuit
GB1345818A (en) * 1971-07-27 1974-02-06 Mullard Ltd Semiconductor devices
DE2435606C3 (de) * 1974-07-24 1979-03-01 Siemens Ag, 1000 Berlin Und 8000 Muenchen Reihenschaltung aus Feldeffekttransistoren zur Realisierung eines hxxochohmigen linearen Widerstandes
JPS522266A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Mos push-pull circuit
JPS525254A (en) * 1975-07-02 1977-01-14 Hitachi Ltd High voltage resistance mis switching circuit
JPS5267548A (en) * 1975-12-03 1977-06-04 Hitachi Ltd Push pull circuit
DE2738185A1 (de) * 1977-08-24 1979-03-01 Siemens Ag Widerstand fuer mos-integrierte schaltkreise
JPS5443551A (en) * 1977-09-14 1979-04-06 Hitachi Ltd Monolithic semiconductor integrated circuit
JPS5681965A (en) * 1979-12-07 1981-07-04 Toshiba Corp Mos semiconductor integrated circuit
JPS577969A (en) * 1980-06-18 1982-01-16 Toshiba Corp Semiconductor integrated circuit

Also Published As

Publication number Publication date
DE3238486A1 (de) 1983-05-11
DE3238486C2 (de) 1986-09-25
US4578694A (en) 1986-03-25

Similar Documents

Publication Publication Date Title
US4139880A (en) CMOS polarity reversal circuit
US4303958A (en) Reverse battery protection
JPS5869124A (ja) 半導体集積回路
US4736117A (en) VDS clamp for limiting impact ionization in high density CMOS devices
KR900701045A (ko) 상보형 mos 회로기술을 이용한 래치업 방지회로를 가진 집적회로
USRE35221E (en) Schottky enhanced CMOS output circuit
US4647798A (en) Negative input voltage CMOS circuit
JPH0653497A (ja) 入出力保護回路を備えた半導体装置
JPS5937585B2 (ja) 相補性ｍｉｓ論理回路
US6043968A (en) ESD protection circuit
JPH065747B2 (ja) Ｍｏｓ型半導体装置
JPH0532908B2 (ja)
JPH07235608A (ja) 半導体集積回路装置
JPS6233752B2 (ja)
US5990523A (en) Circuit structure which avoids latchup effect
JP2979716B2 (ja) Ｃｍｏｓ集積回路
US5723988A (en) CMOS with parasitic bipolar transistor
JPH0344692B2 (ja)
JPH058584B2 (ja)
JP2629429B2 (ja) Ｍｏｓトランジスタ
JPH03149873A (ja) 半導体集積回路装置
JPH05327456A (ja) 半導体集積回路装置
JPS62222713A (ja) 遅延用ｃｍｏｓインバ−タ回路
JPH05152530A (ja) 半導体集積回路
JPH04103215A (ja) 半導体集積回路の入力回路