DE2738185A1 - Widerstand fuer mos-integrierte schaltkreise - Google Patents
Widerstand fuer mos-integrierte schaltkreiseInfo
- Publication number
- DE2738185A1 DE2738185A1 DE19772738185 DE2738185A DE2738185A1 DE 2738185 A1 DE2738185 A1 DE 2738185A1 DE 19772738185 DE19772738185 DE 19772738185 DE 2738185 A DE2738185 A DE 2738185A DE 2738185 A1 DE2738185 A1 DE 2738185A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- resistor
- drain
- depletion type
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 abstract 3
- 238000005259 measurement Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Widerstand für MOS-inte#ierte Schaltkreise
- Die vorliegende Erfindung betrifft einen Widerstand für MOS-integrierte Schaltkreise in Form mindestens eines MOS-Transistors vom Depletion-Typ (Verarmungstyp) mit einer direkten Verbindung des Gates mit einer der Elektroden seiner gesteuerten Strecke.
- Es ist bekannt, in MOS-integrierten Schaltkreisen MOS-Transistoren sowohl vom Depletion-Typ als auch vom Enhencement-Typ (Anreicherungstyp) als Widerstände zu verwenden. Bei Enhencement-Typen werden dabei gewöhnlich die Gates an VDD bzw. VGG geschaltet, während bei Depletion-Typen gewöhnlich Gate und Source miteinander verbunden werden.
- Eine der Anforderungen an derartige Widerstände ist ihre Linearität in einem weiten Spannungsbereich. Bei der vorgenannten Verbindung von Gate und Source von Depletion-Typen wird die Widerstandskennlinie von einer gewissen Drain-Source-Spannung an nichtlinear und verläuft oberhalb dieser Spannung in die Sättigung.
- Dieser Nachteil wird bei einem Widerstand der in Rede stehenden Art erfindungsgemäß dadurch vermieden, daß Gate und Drain direkt miteinander verbunden sind.
- Um einen hinsichtlich der Polarität symmetrischen linearen Widerstand zu erhalten, können in Weiterbildung der Erfindung zwei MOS-Transistoren vom Depletion-Typ, deren Gate und Drain Jeweils direkt miteinander verbunden sind, antiparallel geschaltet werden.
- Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert.
- Es zeigen: Fig. 1 einen erfindungsgemäßen Widerstand mit einem MOS-Transistor vom Depletion-Typ; Fig. 2 einen hinsichtlich der Polarität linearen Widerstand mit zwei MCS-Transistoren vom Depletion-Typ; Fig. 3 einen Spannungsteiler mit zwei MOS-Transistoren vom Depletion-Typ für eine Widerstands-Kennlsnien-Messung; Fig. 4 ein Diagramm mit am Spannungsteiler nach Fig. 3 gemessenen Spannungen bei BerUcksichtigung der Polarität im Vergleich zu einer nicht-linearen Spannungskennlinie anderer Widerstandstypen in Form von MOS-Transistoren.
- Gemäß Fig. 1 ist bei einem MOS-Transistor T des Depletion-Typs mit Gate G, Source S und Drain D erfindungsgemäß Gate G und Drain D direkt verbunden.
- Fig. 2 zeigt eine Ausführungsform für einen hinsichtlich der Polarität linearen Widerstand mit zwei MOS-Transistoren T1 und T2 vom Depletion-Typ, deren entsprechende Elektroden-Bezugszeichen sit einem Index 1 bzw. 2 versehen sind. In dieser Anordnung sind die beiden Transistoren T1 und T2 antiparallel geschaltet.
- Fig. 3 zeigt einen Spannungsteiler mit zwei MCS-Transistoren T3 und T4 vom Depletion-Typ, wobei die Elektroden-Bezugszeichen entsprechend mit einem Index 3 bzw. 4 bezeichnet sind. In diesem Spannungsteiler sind die beiden Transistoren T3 und T4 in Reihe geschaltet und Gate G3 bzw. G4 und Drain D bzw. D4 Jeweils 3 D4 direkt miteinander verbunden. An Klemmen a und b ist eine Spannung zuführbar, während die Teilerspannung an einer Klemme c abnehmbar ist.
- Das Diagramm nach Fig. 4 zeigt in ausgezogener Darstellung Meßkurven für den Spannungsteiler nach Fig. 3. Wie ersichtlich, verläuft eine am Teilerpunkt c abnehmbare Spannung Uc linear, wenn eine an den Klemmen a und b angelegte Eingangsspannung richtiger Polarität linear verläuft. Eine gestrichelt dargestellte Kurve U zeigt qualitativ einen entsprechenden Spannungsverlauf für andersartig als Widerstand geschaltete MOS-Transistoren. Dabei kann es sich beispielsweise um Depletion-Typen mit direkter Verbindung von Gate und Source, um Depletion-Typen mit auf fester Spannung liegendem Gate oder um Enhencement-Typen mit auf fester Spannung liegendem Gate handeln. Die Spannungsverläufe sind in Fig. 4 als Funktion der Zeit t dargestellt.
- Die Fig. 4 entsprechenden Kurvenverläufe ergeben sich auch, wenn Strommessungen an entsprechenden als Widerstand betriebenen MOS-Transistoren durchgeführt werden.
- Ein wesentlicher Vorteil von erfindungsgemäßen Widerständen besteht auch darin, daß sie in integrierten Schaltkreisen wesentlich weniger Fläche benötigen, weil sie im Vergleich zu aus Diffusions- bzw. Polysiliciumstrecken aufgebauten Widerstandstypen hochohmiger sind.
- 4 Figuren 2 Patentansprüche
Claims (2)
- Patentansprüche 1. Widerstand fur MOS-integrierte Schaltkreise in Form mindestens eines MOS-Transistors vom Depletion-Typ (Verarmungstyp) mit einer direkten Verbindung seines Gates mit einer der Elektroden seiner gesteuerten Strecke, d a d u r c h g e k e n n z e i c h -n e t, daß Gate (G) und Drain (D) direkt miteinander verbunden sind.
- 2. Widerstand nach Anspruch 1, dadurch gekennzeichnet, daß die Antiparallelschaltung zweier MOS-Transistoren (T1, T2) vom Depletion-Typ, deren Gate (G1 bzw. G2) und Drain (D1, D2) Jeweils direkt miteinander verbunden sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772738185 DE2738185A1 (de) | 1977-08-24 | 1977-08-24 | Widerstand fuer mos-integrierte schaltkreise |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772738185 DE2738185A1 (de) | 1977-08-24 | 1977-08-24 | Widerstand fuer mos-integrierte schaltkreise |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2738185A1 true DE2738185A1 (de) | 1979-03-01 |
DE2738185C2 DE2738185C2 (de) | 1987-07-09 |
Family
ID=6017192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772738185 Granted DE2738185A1 (de) | 1977-08-24 | 1977-08-24 | Widerstand fuer mos-integrierte schaltkreise |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2738185A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2512589A1 (fr) * | 1981-09-05 | 1983-03-11 | Nippon Telegraph & Telephone | Resistance variable reglee par une tension pour circuit electronique |
US4578694A (en) * | 1981-10-20 | 1986-03-25 | Tokyo Shibaura Denki Kabushiki Kaisha | Inverter circuit provided with gate protection |
DE102005009138A1 (de) * | 2005-03-01 | 2006-09-07 | Newlogic Technologies Ag | Widerstands-Schaltkreis |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569299A (zh) * | 2010-12-14 | 2012-07-11 | 无锡华润矽科微电子有限公司 | 耗尽型mos管电阻器及其形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2435606A1 (de) * | 1974-07-24 | 1976-02-05 | Siemens Ag | Reihenschaltung |
-
1977
- 1977-08-24 DE DE19772738185 patent/DE2738185A1/de active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2435606A1 (de) * | 1974-07-24 | 1976-02-05 | Siemens Ag | Reihenschaltung |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2512589A1 (fr) * | 1981-09-05 | 1983-03-11 | Nippon Telegraph & Telephone | Resistance variable reglee par une tension pour circuit electronique |
DE3230510A1 (de) * | 1981-09-05 | 1983-03-24 | Nippon Telegraph & Telephone Public Corp., Tokyo | Variabler mis-widerstand |
NL8203424A (nl) * | 1981-09-05 | 1983-04-05 | Nippon Telegraph & Telephone | Variabele mis weerstand. |
US4578694A (en) * | 1981-10-20 | 1986-03-25 | Tokyo Shibaura Denki Kabushiki Kaisha | Inverter circuit provided with gate protection |
DE102005009138A1 (de) * | 2005-03-01 | 2006-09-07 | Newlogic Technologies Ag | Widerstands-Schaltkreis |
Also Published As
Publication number | Publication date |
---|---|
DE2738185C2 (de) | 1987-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2930424C3 (de) | Schaltung zum Bestimmen, ob eine Spannung einen hohen oder einen niedrigen Pegel hat | |
DE3789662T2 (de) | Schaltung zur linearen Messung eines in einer Last fliessenden Stromes. | |
DE2855303C2 (de) | ||
EP0076963B1 (de) | Schaltungsanordnung zur Erzeugung eines von Schwankungen einer Versorgungsgleichspannung freien Gleichspannungspegels | |
DE3206507C2 (de) | ||
EP1126350B1 (de) | Spannungs-Strom-Wandler | |
DE3884912T2 (de) | Schaltungen für einen Spannungsteiler. | |
DE3243674C2 (de) | Bezugsspannungsschaltung | |
DE2556683C3 (de) | Negativ-Widerstandsnetzwerk | |
DE2024806B2 (de) | Lineare verstaerkerschaltung | |
EP0010149A1 (de) | Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle | |
DE19533768C1 (de) | Stromtreiberschaltung mit Querstromregelung | |
DE2738185A1 (de) | Widerstand fuer mos-integrierte schaltkreise | |
DE2638086A1 (de) | Integrierte stromversorgung | |
DE2824727A1 (de) | Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen | |
DE69001185T2 (de) | Regelbarer Widerstand in MOS-Technik. | |
DE2751886A1 (de) | Monolithisch integrierte, rueckgekoppelte verstaerkerschaltung | |
DE10103920A1 (de) | Schaltungsanordnung mit einem Lasttransistor und einer Strommessanordnung | |
DE112021001229T5 (de) | Konstantspannung-Erzeugungsschaltung | |
DE19527384C2 (de) | Schaltungsanordnung zur Analogsignalverarbeitung | |
DE2608576A1 (de) | Aus feldeffekt-transistoren vom gleichen kanaltyp aufgebauter differenzverstaerker mit hoher gleichtaktunterdrueckung | |
DE3026361C2 (de) | ||
DE3026741A1 (de) | Mos-spannungsteiler | |
DE3242417A1 (de) | Differentialkomparator mit hysteresecharakteristik | |
DE69403559T2 (de) | Differentielle Laststufe mit stufenweise veränderlicher Impedanz, und getakteter Komparator mit einer solchen Laststufe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 23/56 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |