NL8203424A - Variabele mis weerstand. - Google Patents
Variabele mis weerstand. Download PDFInfo
- Publication number
- NL8203424A NL8203424A NL8203424A NL8203424A NL8203424A NL 8203424 A NL8203424 A NL 8203424A NL 8203424 A NL8203424 A NL 8203424A NL 8203424 A NL8203424 A NL 8203424A NL 8203424 A NL8203424 A NL 8203424A
- Authority
- NL
- Netherlands
- Prior art keywords
- mis
- transistor
- variable
- gate
- resistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical group 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000011449 brick Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
4 i N.O. 31307 1
Variabele MIS weerstand.
De uitvinding heeft betrekking op een verbetering van een variabele weerstand van het spanninggestuurde type welke een metaal gelsoleer-de halfgeleider (waarnaar hierna met MIS verwezen wordt) heeft en heeft meer in het bijzonder betrekking op een verbetering van de lineairiteit 5 van een dergelijke variabele weerstand van het spanninggestuurde type.
Een variabele weerstand van het spanninggestuurde type met een MIS
(waarnaar met een variabele MIS weerstand verwezen wordt) weerstand van gebruikelijke soort is in figuur 1 aangegeven. Daarbij heeft men een zodanige struktuur bijvoorbeeld voorgesteld dat de halfgeleidergebieden 10 3 en 4 van het Ν'1- type gevormd zijn vanuit het oppervlak 2 in een halfgeleidersubstraat 1 van het p type, dat een elektrode 7 op de ge-
Isoleerde laag 6 vanaf de zijde van het oppervlak 2 op een gebied 5 tussen de gebieden 3 en 4 van de halfgeleider is geplaatst, en dat het · gebied 3 verbonden is met het substraat 1 en naar een klem 8 leidt, 15 terwijl het gebied 4 en de elektrode 7 respectievelijk naar de klemmen 9 en 10 leiden.
Bij een variabele MIS weerstand met een dergelijke konstruktie met het halfgeleidersubstraat 1, wordt het halfgeleidergebied 3 als bron S, het gebied 4 als afvoer D, het gebied 5 als kanaalgebied, de gelsoleer-20 de laag 6 als een poort gelsoleerde film en de elektrode 7 als een poort G toegepast. Door de konstruktie volgens de boven aangegeven ma-nier wordt wat men de zelf uitgelijnde poort MIS transistor Q noemt gevormd. Wanneer de klemmen 8 en 10 als de stuurklemmen worden gebruikt, wordt een variabele spanningsbron 11 daartussen aangesloten, dat wil 25 zeggen tussen de bron S en de poort G en wanneer de spanning van de variabele spanningsbron 11 gevarieerd wordt, verschijnt er een met de spanning van de variabele spanningsbron 11 overeenkomende weerstand tussen de weerstandsklemmen 8 en 9 of met andere woorden tussen de bron S en de afvoer D. De variabele MIS weerstand functioneert op de boven 30 aangegeven manier als variabele weerstand van het spanninggestuurde type.
In het geval van de bekende variabele MIS weerstanden, waarblj een omkeerspanning met de positieve zijde op de bron S wordt toegevoerd tussen de klemmen 8 en 9 of tussen de bron S en de afvoer D, daar de PN 35 junctie 12 tussen de afvoer D en het halfgeleidersubstraat 1 in voor-waartse richting is voorgespannen, vloeit er echter een elektrische stroom door de PN junctie 12. De grootte aan de negatieve zijde van de spanning Vq van de afvoer D gebaseerd op de bron S is daarom beperkt 8203424 i · 2 tot een buitengewoon kleine waarde, bijvoorbeeld tot ongeveer -0,7 V teneinde een dergelijke stroom te verhinderen. In figuur 2 is de af-voerspanning uitgezet op de abscisas, terwijl de afvoerstroom op de or-dinaatas is uitgezet. De vaste lijn toont de waarde in het geval er een 5 stuurspanning aan de stuurklemmen 10 en 8 wordt toegevoerd teneinde de weerstand tussen de weerstandsklemmen 8 en 9 klein te maken, terwijl de streep-puntlijn de waarde aangeeft in het geval de daaraan toegevoerde stuurspanning zodanig is dat de weerstand groter wordt.
Zoals duidelijk uit figuur 2 blijkt, is de bekende inrichting 10 hierin in gebreke dat hij niet voor een breed gebied van afvoerspannin-gen Vp gebruikt kan worden.
Daar de MIS transistor Q in de gebruikelijke in figuur 1 aangege-ven variabele MIS weerstand van het zelf-uitgelijnde type is, is het lineaire gebied van de karakteristiek van de afvoerstroom Ip ten op-15 zichte van de afvoerspanning V'p speciaal wanneer een grotere weer-standswaarde wordt verkregen, buitengewoon beperkt en is daarom het toepasbare gebied van de weerstand of het dynamische gebied daarvan on-gemakkelijk smal.
De uitvinding beoogt daarom een variabele MIS weerstand van het 20 spanninggestuurde type te verschaffen die voor een breder gebied van weerstandswaarden een lineaire weerstandskarakteristiek heeft.
De uitvinding beoogt eveneens een variabele MIS weerstand van het spanninggestuurde type te verschaffen die voor een breder gebied van afvoerspanningen gebruikt kan worden.
25 De uitvinding beoogt eveneens een variabele MIS weerstand van het spanninggestuurde type te verschaffen waarvan de weerstand konstant ge-houden wordt zelfs wanneer de amplitude, van het aan de weerstand toegevoerde signaal toeneemt of, met andere woorden, waarvan het dynamische bereik voor dergelijke signalen groter is.
30 De uitvinding beoogt eveneens een variabele MIS weerstand van het spanninggestuurde type te verschaffen die geschikt is voor een gelnte-greerde schakeling.
De uitvinding beoogt eveneens een variabele MIS weerstand van het spanninggestuurde type te verschaffen die op effectieve wijze als weer-35 stand werkt zelfs bij hoge-frequentiewerking.
Bij de onderhavige aanvrage betekent een "zelf-uitgelijnde MIS poorttransistor" een MIS transistor waarin een kanaalgebied en een af-voergebied aan elkaar grenzen. Een "verschoven (offset) poort MIS transistor” wil zeggen een MIS transistor waarin een kanaalgebied fysiek 40 ten opzichte van een afvoergebied door een verschuivings- of offsetge- 8203424 * 4 3 bied is gescheiden.
De variabele MIS weerstand volgens de uitvinding bestaat uit een metaal gelsoleerde halfgeleider (MIS), een paar met de MIS verbonden stuurklemmen, en een paar met de MIS verbonden weerstandsklemmen, waar-5 bij de aan de beide einden van de weerstandsklemmen optredende weer-standswaarden gevarieerd worden door de aan de stuurklemmen toegevoerde spanning, welke weerstand het kenmerk heeft dat de metaal gelsoleerde halfgeleider omvat een verschoven-poort MIS transistor en een zelf uitgeli jnde-poort MIS transistor met een drempelspanningsverschil van de 10 transistor, waarbij de poorten, de afvoeren en de bronnen van de beide transistoren respectievelijk met elkaar verbonden zijn. De poorten en de bronnen leiden naar de stuurklemmen, en de afvoeren en de bronnen leiden naar de weerstandsklemmen.
Bij de onderhavige uitvinding is de absolute waarde van de drem-15 pelspanning van de zelf uitgelijnde-poort MIS transistor groter dan die van de verschoven-poort MIS transistor. De beide transistoren zijn zo-danig gebouwd dat zij of een gemeenschappelijke bron of een gemeen-schappelijke afvoer op het gelsoleerde substraat hebben.
Tevens kunnen de beide transistoren zodanig gebouwd zijn dat de 20 dikten van de gelsoleerde lagen verschillend zijn waardoor respectieveli jke drempelspanningen verschillend zijn.
De drempelspanning van de zelf uitgelijnde-poort MIS transistor kan ingesteld worden op een waarde in wezen gelijk aan de poortspanning hetgeen de weerstandswaarde tussen de afvoer en de bron van de verscho-25 ven-poort MIS transistor tot een minimum beperkt.
De MIS transistor kan een transistor met metaaloxide gelsoleerde halfgeleider zijn.
In het geval van een variabele MIS weerstand die een MIS transistor met P-kanaal heeft, is het gewenst om de drempelspanning van de 30 verschoven-poort MIS transistor in te stellen op ongeveer -1,4 V en be-draagt de drempelspanning van de zelf uitgelijnde-poort MIS transistor ongeveer -2,7 V.
De uitvinding zal nader worden toegelicht met verwijzing naar de tekeningen, waarin: 35 figuur 1 een dwarsdoorsnede-aanzicht geeft van de struktuur van een variabele MIS weerstand uit de bekende techniek; figuur 2 een grafiek geeft van de spanning-stroomkarakteristiek van de bekende variabele MIS weerstand, waarin de afvoerspanning op de abscisas en de afvoerstroom op de ordinaatas is uitgezet; 40 figuur 3 een planaanzicht geeft van de struktuur van een uitvoe- 8203424 * * 4 ring van de variabele MIS weerstand volgens de uitvinding; figuur 4 een dwarsdoorsnede-aanzicht geeft van de struktuur van de variabele MIS weerstand volgens de uitvinding; de figuren 5, 6 en 7 elektrische karakteristieken tonen van de va-5 riabele MIS weerstand volgens de uitvinding, waarin figuur 5 de weer-standskarakteristiek ten opzichte van de poortspanning aangeeft; figuur 6 de afvoerstroom ten opzichte van de afvoerspanning aangeeft en figuur 7 een vervormingswaarde ten opzichte van de afvoerspanning (signaal/ vervormingswaarde) aangeeft; * 10 figuur 8 een dwarsdoorsnedeaanzicht geeft van de struktuur van een andere uitvoering van de variabele MIS weerstand volgens de uitvinding; en figuur 9 kort het fabrikageproces toont van een variabele MIS weerstand met een N-kanaal MIS transistor.
15 De inrichting volgens de uitvinding zal nu in detail met verwij- zing naar voorkeursuitvoeringen toegelicht worden.
De figuren 3 en 4 tonen de strukturen van de eerste uitvoerings-vorm van de variabele MIS weerstand volgens de uitvinding. De inrichting bevat een gelsoleerd substraat 21 op het oppervlak 22 waarvan een 20 halfgeleiderlaag 23 van het P“ type in de vorm van een eiland is ge-vormd, waarvan de onzuiverheid minder dan ongeveer 10^6 cm-3 bedraagt. Binnen de halfgeleiderlaag 23 zijn vanuit het oppervlak 24 daarvan een halfgeleidergebied 25 van het P-^ type waarvan de onzuiverheid meer dan ongeveer 10*9 cm“^ bedraagt, een halfgelei-25 dergebied 26 van het P** type, een halfgeleidergebied 27 van het P+ of P” type waarvan de onzuiverheid ligt tussen ongeveer 10l6cm-3 _ iol9cm-3j ^ een halfgeleidergebied 28 van het P++ type in die volgorde gevormd met een diepte welke reikt tot aan het gelsoleerde substraat 21. Een uit de halfgeleiderlaag 23 ge-30 maakt halfgeleidergebied 29 blijft tussen de halfgeleidergebieden 25 en 26, terwijl het van de halfgeleiderlaag 23 gemaakte halfgeleidergebied 30 tussen de gebieden 27 en 28 overblijft. De halfgeleidergebieden 26 en 27 grenzen aan elkaar. Het halfgeleidergebied 27 kan een gebied zijn dat deel uitmaakt van de halfgeleiderlaag 23 wanneer het van het P~ 35 type is.
Een elektrode 23 wordt op het halfgeleidergebied 29 vanaf de zijde van het oppervlak 24 via een gelsoleerde laag 32 aangebracht en een elektrode 35 wordt op het halfgeleidergebied 30 vanaf het oppervlak 24 via een gelsoleerde laag 34 aangebracht.
40 De halfgeleidergebieden 25 en 28 zijn elektrisch met elkaar en met 8203424 w » 5 een klem 41 verbonden, terwijl het halfgeleidergebled 26 met een klem 42 is verbonden en de elektroden 33 en 35 elektrisch met elkaar en met een klem 43 zijn verbonden.
Een uitvoeringsvorm van een variabele MIS weerstand volgens de 5 uitvinding wordt beschreven waarin het gelsoleerde substraat 21 ge-bruikt wordt om een zelf uitgelijnde-poort MIS transistor Q1 te vormen, waarin de halfgeleidergebieden 25 en 26 als bron S en afvoer D respec-tievelijk worden gebruikt, het halfgeleidergebied 29 als kanaalgebied, de gelsoleerde laag 32 als poortgelsoleerde film en de elektrode 33 als 10 een poort G worden gebruikt, en om een verschoven-poort MIS transistor Q2 te vormen, waarin de halfgeleidergebieden 28 en 26 respectievelijk als bron S en afvoer D, het halfgeleidergebied 30 als kanaalgebied, het halfgeleidergebied 27 als verschoven gebied, de gelsoleerde laag 34 als poortgelsoleerde film en de elektrode 35 als poort G worden toegepast.
15 Wanneer een variabele spanningsbron 51 tussen de klemmen 41 en 43 of tussen de bron S en de poort G van de transistoren Q1 en Q2 wordt aan-gesloten en de spanning van de spanningsbron 51 gevarieerd wordt, ver-schijnt er een met de spanning van de variabele spanningsbron 51 over-eenkomende weerstand tussen de klemmen 41 en 42 of tussen de-bron S en 20 de afvoer D van de transistoren Q1 en Q2. De inrichting werkt daarom als variabele weerstand.
In het geval van de inrichting volgens de onderhavige uitvinding aangegeven in de figuren 3 en 4, heeft deze inrichting de functie van een variabele weerstand waarin de relatie tussen de drempelspanning 25 Vtl van de zelf uitgelijnde-poort MIS transistor Q1 en de drempel-spanning Vt2 van de verschoven-poort MIS transistor Q2 ingesteld is °P Ivtll/Hvt2l* De dikte T1 van de gelsoleerde laag 32 van de transistor Ql wordt bijvoorbeeld gekozen groter dan de dikte T2 van de gelsoleerde laag 34 van de transistor Q2. Voor wat betreft de 30 transistor Ql zal, wanneer de relatie tussen de spanning Vg van de klem 43 of de poort G op de basis van de klem 41 of de bron S en de weerstand R tussen klem 41 of de bron S en de klem 421 of de afvoer D gerealiseerd is zoals aangegeven door de kromme 61 van figuur 5, de relatie tussen de poortspanning Vg en de weerstand R op gelijke wijze 35 voor de weerstand Q2 worden zoals aangegeven door de kromme 62 in figuur 5. De relatie tussen de poortspanning Vg en de weerstand R wanneer gecombineerd zal worden zoals aangegeven door de kromme 63 in figuur 5.
Overeenkomstig het geval van de variabele weerstand die de onder-40 havige uitvinding zoals aangegeven in de figuren 3 en 4 voorstelt, kan 8203424 \ * 6 wanneer de drempelspanning Vj-]_ van de transistor Ql ingesteld wordt op een waarde in wezen gelijk aan de poortspanning Vg waaruit de minimale waarde van de weerstand R voor de transistor Q2 (die waarde komt in wezen overeen met de weerstandswaarde van het halfgeleidergebied 27 5 dat het verschuivingsgebied omvat) verkregen kan worden, de weerstand R gevarieerd worden over een breder gebied voor de poortspanning Vg in een lineair bereik en binnen een breder weerstandsbereik.
In het geval van de variabele weerstand overeenkomstig de uitvin-ding aangegeven in de figuren 3 en 4, zal daar beide transistoren Ql en 10 Q2 op het gelsoleerde substraat 21 zijn gevormd, er geen elektrische stroom door het substraat vloeien zelfs wanneer de spanning Vp van de klem 42 of de afvoer D een negatieve polariteit ten opzichte van de bron S heeft. Zelfs wanneer de waarde van de afvoerspanning Vp nega-tief is, wordt het lineaire gebied daarom niet beperkt door de inge-15 bouwde spanning zoals dit het geval was bij de bekende techniek, maar kan groter dan die van de bekende techniek gemaakt worden. Dit blijkt duidelijk uit de relatie tussen de afvoerspanning Vp met de in figuur 6 aangegeven weerstand R als parameter en de door de afvoer D vloeiende stroom Ip.
20 In het geval van de variabele weerstand zoals aangegeven in de fi guren 3 en 4 kan deze daarom voor de afvoerspanning Vp gebruikt worden die groter is dan die van de bekende weerstand.
Bij het geval van de variabele weerstand volgens de uitvinding zoals aangegeven in de figuren 3 en 4, heeft deze de gecombineerde struk-25 tuur van een zelf uitgelijnde-poort MIS transistor Ql en de verschui-ving-poort MIS transistor Q2. Wanneer de lengte van het verschuivingsgebied 27 van de transistor Q2 op een grote waarde wordt ingesteld, kan dienovereenkomstig de afknijpspanning van de transistor Q2 groter gemaakt worden. Daarom kan het lineaire gebied van de karakteristiek van 30 de afvoerspanning Vp ten opzichte van de afvoerstroom ID groter gemaakt worden vergeleken met die van de gebruikelijke inrichting van figuur 1. Figuur 7 geeft een grafiek van de S/D(ssignaal/vervorming) karakteristiek ten opzichte van de afvoerspanning Vp. Dientengevolge heeft de variabele weerstand volgens de uitvinding, zoals aangegeven in 35 de figuren 3 en 4, het voordeel van minder beperkingen voor wat betreft de toepassing in vergelijking met de bekende techniek.
Figuur 8 geeft de dwarsdoorsnede van de struktuur van de tweede uitvoeringsvorm volgens de uitvinding. In deze uitvoeringsvorm zijn de halfgeleidergebieden 25, 26, 27, 28 als KT*"*·, N'1"*', IT*" en 40 N^-gebieden uitgevoerd om een MIS transistor met N kanaal te vor- 8203424 ψ ► 7 men. De onderhavige uitvinding kan eveneens met behulp van een derge-lijke uitvoering gerealiseerd worden.
Figuur 9 toont kort de vervaardigingsstappen van een variabele MIS weerstand onder toepassing van een MIS transistor van het N kanaal 5 type.
Figuur 9A toont de stappen dat het enkelvoudige siliciumkristal 50 van het P~ type met zuurstofionen gelmplanteerd wordt, vervolgens aan een gloeiingsbehandeling onderwrorpen wordt waarbij vervolgens een sili-ciumoxidelaag 51 met isolerende eigenschappen in het enkelvoudige sili-10 ciumkristal 50 van het P~ type begraven wordt.
Een enkelvoudig kristal van het N“ type wordt epitaxiaal op het aldus gevormde gelsoleerde substraat bestaande uit de begraven laag 51 van siliciumoxide en het enkelvoudige siliciumkristal 50 van het P“ type, aangegroeid en wordt vervolgens verwerkt teneinde het enkelvoudi-15 ge eilandkristal 52 van het N- type met de in figuur 9B aangegeven struktuur te vormen. Deze struktuur wordt vervolgens thermisch geoxi-deerd teneinde een poortgelsoleerde film 53 te vormen waarop polykris-tallijn silicium 54 en 55 van vooraf bepaalde vorm worden gevormd teneinde de in figuur 9C aangegeven struktuur te verkrijgen. Een maskeer-20 materiaal 56 wordt in vooraf bepaalde vorm op het gebied aangebracht dat het verschuivings-poortgebied moet worden en vervolgens worden on-zuiverheden van het N type, zoals fosfor, ionen- gelmplanteerd over het polykristallijne silicium 54 en 55 en wordt het maskeermateriaal 56 ge-bruikt als een masker om de gebieden 57, 58 en 59 van het N* type te 25 vormen waardoor de struktuur van figuur 9D verkregen wordt.
Uit de enkelvoudige kristaleilanden van het N“ type wordt het gedeelte direct onder het polykristallijne silicium 55 een gebied 60 van het N" type, wordt het gedeelte direct onder het polykristallijne silicium 54 een gebied 61 van het N“ type en wordt het gedeelte di-30 rect onder het maskeermateriaal 56 een gebied 62 van het N- type. De in fuguur 9E aangegeven struktuur wordt verkregen door het polykristallijne silicium 55 en het maskeermateriaal 56 weg te nemen, door een gelsoleerde laag 63 van materiaal, zoals fosforglas, te vormen met een dikte groter dan die van de poortgelsoleerde film 53 teneinde hele ge-35 bieden, waar de enkelvoudige silicium kristaleilanden van het N“ type waren, te bedekken.
Kontaktgaten op gedeelten van de gelsoleerde lagen respectievelljk op de gebieden 57, 58, 59 van het F*" type en het polykristallijne silicium 54 worden gevormd onder toepassing van geleidend materiaal, zo-40 als aluminium op de gelsoleerde laag 63, waarbij het aluminium in voor- 8203424
V
8 af bepaalde vorm wordt verwerkt teneinde de elektroden 70 tot 73 te vormen waarbij tegelijkertijd een poortelektrode 74 op het N“ gebied 60 gevormd wordt. In de in figuur 9E aangegeven struktuur is het N* gebied 57 de afvoer van de zelfuitgelijnde-poort MIS transistor, is het 5 N* gebied 58 de door zowel de zelf uitgelijnde-poort MIS transistor als de verschuivings-poort MIS transistor te gebruiken bron, is het N* gebied 59 de afvoer van de verschuivings-poort MIS transistor en is de gelsoleerde laag 63 het poortgelsoleerde materiaal van de zelf-uitgelijnde-poort MIS transistor.
10 Ofschoon de twee transistoren Q1 en Q2 in de beide boven vermelde uitvoeringsvormen een op de gelsoleerde substraat te vormen afvoer ge-meenschappelijk gebruiken, behoeven de beide transistoren Q1 en Q2 niet noodzakelijkerwijze een elektrode of een deel daarvan gemeenschappelijk te gebruiken. De beide transistoren kunnen afzonderlijk (onafhankelijk) 15 zodanig gevormd zijn dat zij elektrisch volgens de uitvinding verbonden worden. Zij kunnen een gemeenschappelijke bron hebben in plaats van een gemeenschappelijke afvoer te gebruiken.
Welke transistor van beide transistoren van een hogere drempel-spanning moet worden voorzien kan bij het ontwerp door het karakter van 20 de transistor bepaald worden.
De drempelspanning kan niet alleen door de dikte van de gelsoleerde laag bepaald worden zoals boven beschreven, maar kan eveneens door de onzuiverheidsconcentratie in het kanaal bepaald worden.
Een MIS transistor met begraven kanaal, die is aangegeven in fi-25 guur 4 of figuur 9E, en een MIS transistor met oppervlaktekanaal zoals aangegeven in figuur 8, kunnen beide volgens onderhavige uitvinding toegepast worden.
8203424
Claims (8)
1. Variabele MIS (metaal gelsoleerde halfgeleider) weerstand voor-zien van een metaal gelsoleerde halfgeleider, een paar met de mataal gelsoleerde halfgeleider verbonden stuurklemmen, een paar met de metaal 5 gelsoleerde halfgeleider verbonden weerstandsklemmen zodanig dat de aan beide einden van de weerstandsklemmen optredende weerstandswaarden ge-varieerd worden door de aan de stuurklemmen toegevoerde spanning, met het kenmerk, dat de metaal gelsoleerde halfgeleider omvat een verschuivings-poort metaal gelsoleerde halfgeleidertransistor en een zelf uit- 10 gelijnde-poort metaal gelsoleerde halfgeleider transistor met een drempelspanning verschillend van die van de andere transistor, waarbij de poorten, afvoeren en bronnen van de beide transistoren respectievelijk met elkaar verbonden zijn, en waarbij de poorten en de bronnen verbonden zijn met de stuurklemmen, terwijl de afvoeren en de bronnen met de 15 weerstandsklemmen verbonden zijn.
2. Variabele MIS weerstand volgens conclusie 1* met het kenmerk, dat de absolute drempelspanningswaarde van de zelf uitgelijnde-poort MIS transistor groter is dan de absolute drempelspanningswaarde van de verschuivings-poort MIS transistor.
3. Variabele MIS weerstand volgens conclusie 1 of 2, met het ken merk, dat of de bron of de afvoer van de beide transistoren gemeen-schappelijk op een gelsoleerd sub'straat gevormd is.
4. Variabele MIS weerstand volgens een der conclusies 1 tot 3, met het kenmerk, dat de beide transistoren zijn samengesteld uit poortge-
25 Isoleerde films van verschillende dikte om· de verschillende drempel-spanningen te verkrijgen.
5. Variabele MIS weerstand volgens een der conclusies 1 tot 3, met het kenmerk, dat de beide transistoren zijn samengesteld met verschillende concentraties in de kanaal-gebieden onzuiverheid om de verschil- 30 lende drempelspanningen te verkrijgen.
6. Variabele MIS weerstand volgens een der conclusies 1 tot 5, met het kenmerk, dat de drempelspanning van de zelf uitgelijnde-poort MIS transistor ingesteld wordt op een waarde in wezen identiek aan de poortspanning die de weerstandswaarde tussen de afvoer en de bron van 35 de verschuiving-poort NIS transistor tot een minimum beperkt.
7. Variabele MIS weerstand volgens een der conclusies 1 tot 6, met het kenmerk, dat de MIS transistor een metaaloxide gelsoleerde halfgeleider transistor is.
8. Variabele MIS weerstand volgens conclusie 7, met het kenmerk, 40 dat de drempelspanning van de verschuivings-poort MIS transistor onge- 8203424 ψ veer -1,4 V bedraagt, en dat de drempelspanning van de zelf uitgelijn-de-poort MIS transistor ongeveer -2,7 V bedraagt. ************ 8203424
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56140175A JPS5842269A (ja) | 1981-09-05 | 1981-09-05 | Ｍｉｓ型可変抵抗器 |
| JP14017581 | 1981-09-05 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| NL8203424A true NL8203424A (nl) | 1983-04-05 |
| NL188609B NL188609B (nl) | 1992-03-02 |
| NL188609C NL188609C (nl) | 1992-08-03 |
Family
ID=15262625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NLAANVRAGE8203424,A NL188609C (nl) | 1981-09-05 | 1982-09-01 | Variabel weerstandselement. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4665423A (nl) |
| JP (1) | JPS5842269A (nl) |
| CA (1) | CA1200924A (nl) |
| DE (1) | DE3230510C2 (nl) |
| FR (1) | FR2512589B1 (nl) |
| GB (1) | GB2105110B (nl) |
| NL (1) | NL188609C (nl) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2154820B (en) * | 1984-01-23 | 1988-05-25 | Int Rectifier Corp | Photovoltaic relay |
| JP3283736B2 (ja) * | 1995-09-30 | 2002-05-20 | 日本電気株式会社 | 半導体集積回路装置 |
| JPH1174531A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| SE518797C2 (sv) * | 2000-07-19 | 2002-11-19 | Ericsson Telefon Ab L M | Effekt-LDMOS-transistor innefattande ett flertal parallellkopplade transistorsegment med olika tröskelspänningar |
| WO2002013235A2 (en) | 2000-08-08 | 2002-02-14 | Advanced Power Technology, Inc. | Power mos device with asymmetrical channel structure |
| US6404022B1 (en) * | 2001-02-26 | 2002-06-11 | Ericsson Inc. | AM/PM non-linearities in FETs |
| JP4052923B2 (ja) * | 2002-10-25 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7049875B2 (en) * | 2004-06-10 | 2006-05-23 | Theta Microelectronics, Inc. | One-pin automatic tuning of MOSFET resistors |
| DE102005009138A1 (de) * | 2005-03-01 | 2006-09-07 | Newlogic Technologies Ag | Widerstands-Schaltkreis |
| TWI562313B (en) * | 2010-09-06 | 2016-12-11 | shu lu Chen | Electrical switch using a recessed channel gated resistor structure and method for three dimensional integration of semiconductor device |
| TWI646658B (zh) * | 2014-05-30 | 2019-01-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001612A (en) * | 1975-12-17 | 1977-01-04 | International Business Machines Corporation | Linear resistance element for lsi circuitry |
| US4072974A (en) * | 1974-07-23 | 1978-02-07 | Rca Corp. | Silicon resistive device for integrated circuits |
| DE2738185A1 (de) * | 1977-08-24 | 1979-03-01 | Siemens Ag | Widerstand fuer mos-integrierte schaltkreise |
| GB2009502A (en) * | 1977-12-06 | 1979-06-13 | Rockwell International Corp | Field Effect semiconductor device |
| DE2924891A1 (de) * | 1978-06-28 | 1980-01-10 | Hitachi Ltd | Feldeffekt-widerstandsvorrichtung und dieselbe verwendende elektronische schaltung |
| EP0044021A1 (de) * | 1980-07-11 | 1982-01-20 | Siemens Aktiengesellschaft | Aus MIS-Feldeffekttransistoren bestehender elektrischer Widerstand für integrierte Halbleiterschaltungen |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3374406A (en) * | 1964-06-01 | 1968-03-19 | Rca Corp | Insulated-gate field-effect transistor |
| BE666834A (nl) * | 1964-07-13 | |||
| DE2435606C3 (de) * | 1974-07-24 | 1979-03-01 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Reihenschaltung aus Feldeffekttransistoren zur Realisierung eines hxxochohmigen linearen Widerstandes |
| JPS5411512U (nl) * | 1977-06-28 | 1979-01-25 |
-
1981
- 1981-09-05 JP JP56140175A patent/JPS5842269A/ja active Pending
-
1982
- 1982-08-17 DE DE3230510A patent/DE3230510C2/de not_active Expired
- 1982-08-30 CA CA000410371A patent/CA1200924A/en not_active Expired
- 1982-08-31 GB GB08224828A patent/GB2105110B/en not_active Expired
- 1982-09-01 NL NLAANVRAGE8203424,A patent/NL188609C/nl not_active IP Right Cessation
- 1982-09-06 FR FR8215113A patent/FR2512589B1/fr not_active Expired
-
1985
- 1985-10-02 US US06/783,063 patent/US4665423A/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4072974A (en) * | 1974-07-23 | 1978-02-07 | Rca Corp. | Silicon resistive device for integrated circuits |
| US4001612A (en) * | 1975-12-17 | 1977-01-04 | International Business Machines Corporation | Linear resistance element for lsi circuitry |
| DE2738185A1 (de) * | 1977-08-24 | 1979-03-01 | Siemens Ag | Widerstand fuer mos-integrierte schaltkreise |
| GB2009502A (en) * | 1977-12-06 | 1979-06-13 | Rockwell International Corp | Field Effect semiconductor device |
| DE2924891A1 (de) * | 1978-06-28 | 1980-01-10 | Hitachi Ltd | Feldeffekt-widerstandsvorrichtung und dieselbe verwendende elektronische schaltung |
| EP0044021A1 (de) * | 1980-07-11 | 1982-01-20 | Siemens Aktiengesellschaft | Aus MIS-Feldeffekttransistoren bestehender elektrischer Widerstand für integrierte Halbleiterschaltungen |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5842269A (ja) | 1983-03-11 |
| DE3230510A1 (de) | 1983-03-24 |
| FR2512589B1 (fr) | 1987-03-27 |
| US4665423A (en) | 1987-05-12 |
| CA1200924A (en) | 1986-02-18 |
| FR2512589A1 (fr) | 1983-03-11 |
| GB2105110B (en) | 1985-04-11 |
| DE3230510C2 (de) | 1987-05-14 |
| NL188609C (nl) | 1992-08-03 |
| GB2105110A (en) | 1983-03-16 |
| NL188609B (nl) | 1992-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796290A (en) | Temperature detection method and circuit using MOSFET | |
| US3603848A (en) | Complementary field-effect-type semiconductor device | |
| US4036672A (en) | Method of making a junction type field effect transistor | |
| KR940010367A (ko) | 반도체장치 및 그 제조방법 | |
| GB2083700A (en) | Semiconductor device having a reduced surface field strength | |
| FR2557727A1 (fr) | Transistor a effet de champ en arseniure de gallium a grille isole et mode inverse | |
| KR20070038128A (ko) | Ｃｍｏｓｆｅｔ 구조 | |
| GB1561903A (en) | Fild effect transistors | |
| US3657614A (en) | Mis array utilizing field induced junctions | |
| US4985743A (en) | Insulated gate bipolar transistor | |
| US4012762A (en) | Semiconductor field effect device having oxygen enriched polycrystalline silicon | |
| NL8203424A (nl) | Variabele mis weerstand. | |
| US4296428A (en) | Merged field effect transistor circuit and fabrication process | |
| US3996656A (en) | Normally off Schottky barrier field effect transistor and method of fabrication | |
| US4466008A (en) | Field effect transistor | |
| US3804681A (en) | Method for making a schottky-barrier field effect transistor | |
| US4987430A (en) | Organic semiconductor device based on phthalocyanine | |
| US3983572A (en) | Semiconductor devices | |
| JPS61150280A (ja) | 縦型ｍｏｓトランジスタ | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| US3619740A (en) | Integrated circuit having complementary field effect transistors | |
| US5264720A (en) | High withstanding voltage transistor | |
| US5270566A (en) | Insulated gate semiconductor device | |
| US3946415A (en) | Normally off schottky barrier field effect transistor and method of fabrication | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1A | A request for search or an international-type search has been filed | ||
| BB | A search report has been drawn up | ||
| A85 | Still pending on 85-01-01 | ||
| BC | A request for examination has been filed | ||
| CNR | Transfer of rights (patent application after its laying open for public inspection) |
Free format text: NIPPON TELEGRAPH AND TELEPHONE CORPORATION |
|
| V1 | Lapsed because of non-payment of the annual fee |