DE10103920A1

DE10103920A1 - Schaltungsanordnung mit einem Lasttransistor und einer Strommessanordnung

Info

Publication number: DE10103920A1
Application number: DE10103920A
Authority: DE
Inventors: Robert Oyrer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-01-30
Filing date: 2001-01-30
Publication date: 2002-08-22
Also published as: US20020101225A1; US6661249B2

Abstract

Die vorliegende Erfindung betrifft eine Schaltungsanordnung, die folgende Merkmale aufweist: DOLLAR A - einen Lasttransistor (T1) mit einem Steueranschluss (G), einem ersten Laststreckenanschluss (D), der an eine Klemme für ein erstes Versorgungspotential (V) angeschlossen ist, und einem zweiten Laststreckenanschluss (S) zum Anschließen an eine Last (L), DOLLAR A - eine an den Lasttransistor (T1) angeschlossene Strommessanordnung (2) mit einem Ausgang (27), wobei an dem Ausgang (27) gegen ein zweites Versorgungspotential (GND) ein Messstrom (I2) zur Verfügung steht, der ein gegenüber einem Laststrom (I1) zwischen dem ersten und zweiten Laststreckenanschluss (D, S) des ersten Transistors (T1) umgekehrtes Vorzeichen aufweist und dessen Betrag wenigstens annäherungsweise proportional zu dem Laststrom (I1) ist.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit einem Lasttransistor zum Schalten einer Last und mit ei ner Strommessanordnung zur Erfassung eines Laststroms durch den Lasttransistor.

Fig. 1 zeigt eine solche Schaltungsanordnung mit einem als MOS-Transistor ausgebildeten Lasttransistor T10 und einer an den Lasttransistor T10 angeschlossenen Strommessanordnung 100, die nach dem sogenannten "Strom-Sense-Prinzip" arbeitet. Der Drain-Anschluss des Lasttransistors T10 ist dabei an ein erstes Versorgungspotential V10 angeschlossen und dessen Source-Anschluss S ist über eine Last an ein zweites Versor gungspotential GND angeschlossen. Der Lasttransistor T10 funktioniert als Schalter zum Ansteuern der Last, wobei der Transistor T10 in dem Beispiel leitet, wenn an dessen Gate- Anschluss G ein Potential angelegt wird, das um den Wert ei ner Schwellenspannung höher ist als das Potential an dessen Source-Anschluss S. Der Transistor T10 und die Last werden dann von einem Laststrom I10 durchflossen. Bei der nach dem Strom-Sense-Prinzip arbeitenden Strommessanordnung ist ein Messtransistor T20 vorhanden, der im selben Arbeitspunkt wie der Lasttransistor T10 betrieben wird. Der Drain-Anschluss D des Messtransistors T20 ist dazu an den Drain-Anschluss D des Lasttransistors T10 und der Gate-Anschluss G des Messtransis tors T20 ist an den Gate-Anschluss des Lasttransistors T10 angeschlossen. Zur Einstellung des Arbeitspunktes des Mess transistors T20 ist ein Regelverstärker bzw. Operationsver stärker OPV vorhanden, dessen einer Eingang an den Source- Anschluss S des ersten Transistors T10 und dessen anderer An schluss an den Source-Anschluss S des zweiten Transistors T20 angeschlossen ist. Ein Ausgang des Regelverstärkers OPV steu ert einen Transistor T30, der dem Messtransistor T20 nachgeschaltet ist, derart an, dass die Potentiale an den Source- Anschlüssen S des Lasttransistors T10 und des Messtransistors T20 übereinstimmen. Der Lasttransistor T10 und der Messtran sistor T10 sind üblicherweise durch denselben Herstellungs prozess in einem gemeinsamen Halbleiterkörper bzw. Chip rea lisiert, wobei die Transistorfläche des Lasttransistors T10 erheblich größer als die des Messtransistors T20 ist. Der Strom I20 durch den Messtransistor T20, der im selben Ar beitspunkt wie der Lasttransistor T10 betrieben ist, ist pro portional zu dem Laststrom I10, wobei der Proportionalitäts faktor dem Verhältnis der Transistorflächen entspricht. An einem dem Transistor T30 nachgeschalteten Widerstand R30, dessen eine Klemme an den Transistor T30 und dessen andere Klemme an das zweite Versorgungspotential angeschlossen ist, ist dann eine Spannung U30 gegen das zweite Versorgungspoten tial GND abgreifbar, die proportional zu dem Laststrom I10 ist.

Nachteilig bei der in Fig. 1 dargestellten Schaltungsanord nung mit einem Lasttransistor T10 und einer Strommessanord nung 100 ist, dass die Strommessanordnung 100 nur dann einen zu dem Laststrom I10 proportionalen Messstrom I20 liefert, wenn sich der Lasttransistor T10 im Normalbetrieb befindet. Ein n-Kanal-Transistor befindet sich im Normalbetrieb, wenn dessen Drain-Potential größer als dessen Source-Potential ist, und ein p-Kanal-Transistor befindet sich im Normalbe trieb, wenn dessen Drain-Potential kleiner als dessen Source- Potential ist. Bei sogenanntem "Inversbetrieb" des Lasttransistors T10, wenn das Source-Potential bei n-Kanal- Transistoren größer als das Drain-Potential ist und der Strom I10 entgegen der in Fig. 1 eingezeichneten Richtung fließt, funktioniert die Messanordnung nicht. Um durch den Messtran sistor T20 einen entsprechenden Messstrom entgegen der in Fig. 1 eingezeichneten Richtung hervorzurufen, müsste an des sen Source-Anschluss S bei einer ausreichenden Stromergiebig keit ein Potential zur Verfügung stehen, das entsprechend dem Potential an dem Source-Anschluss des Lasttransistors T10 größer als das erste Versorgungspotential V10 ist. Die Be reitstellung eines solchen Potentials bei ausreichender Stromergiebigkeit zur Bereitstellung eines Messstroms in Source-Drain-Richtung des Messtransistors T20 ist On-Chip, also in demselben Halbleiterkörper, in dem der Lasttransistor T10 und die Strommessanordnung 100 realisiert sind, nicht o der nur mit erheblichem Mehraufwand möglich.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung mit einem Lasttransistor und einer Strom messanordnung zur Verfügung zu stellen, die eine Strommessung bei Inversbetrieb des Lasttransistors ermöglicht.

Diese Aufgabe wird durch eine Schaltungsanordnung gemäß den Merkmalen des Anspruchs 1 gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Die erfindungsgemäße Schaltungsanordnung weist einen Last transistor mit einem Steueranschluss, einem ersten Laststre ckenanschluss, der an eine Klemme für ein erstes Versorgungs potential angeschlossen ist, und einem zweiten Laststrecken anschluss zum Anschließen an eine Last auf. An den ersten Transistor ist eine Strommessanordnung angeschlossen, die ei nen Ausgang aufweist, an dem gegen ein zweites Versorgungspo tential ein Messstrom zur Verfügung steht, der ein gegenüber einem Laststrom zwischen dem ersten und zweiten Laststrecken anschluss des Lasttransistors umgekehrtes Vorzeichen aufweist und dessen Betrag wenigstens annäherungsweise proportional zu dem Betrag des Laststroms ist.

Gemäß einer Ausführungsform der Erfindung weist die Strom messanordnung einen Messtransistor mit einem Steueranschluss, einem ersten Laststreckenanschluss und einem zweiten Last streckenanschluss auf. Die Strommessanordnung weist des wei teren eine Regelschaltung mit einem an den zweiten Laststreckenanschluss des Messtransistors angeschlossenen steuerbaren Widerstand und einer Ansteuerschaltung zur Ansteuerung des Widerstands auf, wobei die Ansteuerschaltung gemäß einer Aus führungsform den steuerbaren Widerstand abhängig von einer ersten Laststreckenspannung zwischen dem ersten und zweiten Laststreckenanschluss des Lasttransistors und einer zweiten Laststreckenspannung zwischen dem ersten und zweiten Last streckenanschluss des Messtransistors derart ansteuert ist, dass der Betrag der zweiten Laststreckenspannung dem Betrag der ersten Laststreckenspannung entspricht und die zweite Laststreckenspannung ein gegenüber der ersten Laststrecken spannung umgekehrtes Vorzeichen aufweist.

Bei einer weiteren Ausführungsform ist vorgesehen, dass die Ansteuerschaltung den Betrag der zweiten Laststreckenspannung kleiner als den Betrag der ersten Laststreckenspannung ein stellt.

Vorzugsweise stellt die Ansteuerschaltung eine Spannung zwi schen dem Steueranschluss und dem zweiten Laststreckenan schluss des Messtransistors so ein, dass sie der Spannung zwischen dem Steueranschluss und dem ersten Laststreckenan schluss des Lasttransistors entspricht. Der Messtransistor, der vom selben Leitungstyp wie der Lasttransistor ist, wird dann in einem zu dem Arbeitspunkt des Lasttransistors "inver sen Arbeitspunkt" betrieben.

Der Lasttransistor und der Messtransistor sind vorzugsweise MOS-Transistoren, bei denen der Drain-Anschluss dem ersten Laststreckenanschluss, der Source-Anschluss dem zweiten Last streckenanschluss und der Gate-Anschluss dem Steueranschluss entspricht.

Befindet sich der Lasttransistor im Inversbetrieb, die sich bei n-Kanal-MOS-Transistoren durch eine negative Drain- Source-Spannung und bei p-Kanal-Transistoren durch eine posi tive Drain-Source-Spannung auszeichnet, so befindet sich der Messtransistor, der vom selben Leitungstyp wie der Lasttran sistor ist, im Normalbetrieb, die sich bei n-Kanal-MOS- Transistoren durch eine positive Drain-Source-Spannung und bei p-Kanal-Transistoren durch eine negative Drain-Source- Spannung auszeichnet.

Zur Einstellung der Spannung zwischen dem Steueranschluss und dem zweiten Laststreckenanschluss des Messtransistors ist ge mäß einer Ausführungsform der Erfindung eine Regelschaltung zwischen den Steueranschluss des Lasttransistors und den Steueranschluss des Messtransistors geschaltet, die zudem an den ersten Laststreckenanschluss des Lasttransistors und den zweiten Laststreckenanschluss des Messtransistors angeschlos sen ist. Das Leitungsverhalten des Lasttransistors wird im Inversbetrieb durch die Spannung zwischen dessen Steueran schluss und dessen ersten Laststreckenanschluss, also der Ga te-Drain-Spannung bei MOS-Transistoren, bestimmt, während das Leitungsverhalten des Messtransistors durch die Spannung zwi schen dessen Steueranschluss und dessen zweitem Laststrecken anschluss, also der Gate-Source-Spannung bei MOS-Transistoren bestimmt ist. Die Regelschaltung ist derart ausgebildet, dass die Spannung zwischen dem Steueranschluss und dem ersten Laststreckenanschluss des ersten Transistors der Spannung zwischen dem Steueranschluss und dem zweiten Laststreckenan schluss des Messtransistors entspricht. Der Lasttransistor und der Messtransistor werden dadurch in zueinander "inver sen" Arbeitspunkten betrieben, die sich durch einen entgegen gesetzten Stromfluss in den Transistoren auszeichnen. Ist der Lasttransistor bei Verwendung eines n-Kanal-MOS-Transistors im Inversbetrieb von einem negativen Drain-Source-Strom durchflossen, so ist der Drain-Source-Strom des Messtransis tors positiv.

Bei der erfindungsgemäßen Schaltungsanordnung steht bei In versbetrieb des Lasttransistors, wenn bei einem n-Kanal- Transistor an dessen Source-Anschluss durch eine angeschlos sene Last ein Potential anliegt, das größer als dessen Drain- Potential ist, ein gegen das zweite Versorgungspotential po sitiver Messstrom zur Verfügung, dessen Betrag proportional zu dem Laststrom ist.

Die vorliegende Erfindung wird nachfolgend in Ausführungsbei spielen anhand von Figuren näher erläutert. In den Figuren zeigt

Fig. 2 eine erfindungsgemäße Schaltungsanordnung mit einem Lasttransistor und einer Strommessanordnung,

Fig. 3 eine erfindungsgemäße Schaltungsanordnung mit einer Strommessanordnung, die einen Messtransistor und eine erste Regelschaltung aufweist,

Fig. 4 eine erfindungsgemäße Schaltungsanordnung mit einer Regelschaltung gemäß einer Ausführungsform der Erfindung,

Fig. 5 eine erfindungsgemäße Schaltungsanordnung mit einer Regelschaltung gemäß einer zweiten Ausführungsform der Erfindung.

In den Figuren bezeichnen, sofern nicht anders angegeben gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.

Die vorliegende Erfindung wird nachfolgend für eine Schal tungsanordnung mit einem n-Kanal-MOS-Transistor als Lasttran sistor beschrieben, wobei dessen Gate-Anschluss einen Steuer anschluss, dessen Drain-Anschluss einen ersten Laststrecken anschluss und dessen Source-Anschluss einen zweiten Laststre ckenanschluss bildet. Die erfindungsgemäße Schaltungsanord nung funktioniert selbstverständlich auch mit einem p-Kanal- MOS-Transistor als Lasttransistor, wobei dann die Vorzeichen der im folgenden zur Erläuterung genannten Potentiale und Spannungen zu vertauschen sind.

Fig. 2 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung, die einen in dem Beispiel als n-Kanal- MOS-Transistor ausgebildeten Lasttransistor T1 und eine an den Lasttransistor T1 angeschlossene Strommessanordnung 2 aufweist. Der Gate-Anschluss G des Lasttransistors T1 ist an eine Eingangsklemme IN der Schaltungsanordnung und der Drain- Anschluss D ist an eine Klemme für ein erstes Versorgungspo tential UV angeschlossen. Der Source-Anschluss S des Last transistors bildet eine Ausgangsklemme OUT der Schaltungsan ordnung die zum Anschließen an eine Klemme einer Last L, die mit einer anderen Klemme an ein zweites Versorgungspotential, bzw. ein Bezugspotential GND, angeschlossen ist, dient. Als Last ist in dem Ausführungsbeispiel beispielhaft zur Erläute rung der Funktionsweise der Schaltungsanordnung eine Indukti vität L dargestellt. Das Bezugspotential GND ist vorzugsweise Masse.

Der Lasttransistor leitet sicher, wenn dessen Gate-Potential, bzw. die an der Eingangsklemme IN gegenüber dem Bezugspoten tial GND anliegende Eingangsspannung Uin, größer als das ers te Versorgungspotential UV bzw. die daraus resultierende Ver sorgungsspannung UV gegen Bezugspotential GND ist. Übliche Werte für die Eingangsspannung Uin zum Ansteuern des Last transistors liegen etwa 8-9 V über der Versorgungsspannung UV. Ist das Drain-Potential des Lasttransistors T1, das dem ers ten Versorgungspotential UV entspricht, größer als dessen Source-Potential US1, ist dessen Drain-Source-Spannung UDS1 also positiv, so befindet sich der Transistor T1 im Normalbe trieb. Der in Fig. 2 eingezeichnete Laststrom I1, der in dem Lasttransistor T1 der Schaltungsanordnung fließt, wenn eine Last L zwischen die Ausgangsklemme OUT und eine Klemme für Bezugspotential GND geschaltet ist, und der dem Drain-Strom des Lasttransistors T10 entspricht, ist dann positiv.

Ist das Source-Potential US1 größer als das Drain-Potential UV, so befindet sich der Lasttransistor T1 im Inversbetrieb, der Laststrom I1 ist dann negativ. Ein gegenüber dem Drain- Potential, bzw. dem ersten Versorgungspotential UV, größeres Source-Potential US1 kann insbesondere bei der Ansteuerung induktiver Lasten, beispielsweise bei der Ansteuerung von Mo torbrücken auftreten.

Die Strommessanordnung 2 weist eine erste Anschlussklemme 21, die an den Drain-Anschluss des Lasttransistors T1 angeschlos sen, eine zweite Anschlussklemme 22, die an den Source- Anschluss S des Lasttransistors T1 angeschlossen ist, und ei ne dritte Anschlussklemme 23, die an den Gate-Anschlussklemme G des Lasttransistors angeschlossen ist, auf. An einer Aus gangsklemme 27 der Strommessanordnung steht ein Messstrom I2 gegen das Bezugspotential GND zur Verfügung, wobei die Aus gangsklemme 27 in dem Ausführungsbeispiel über einen Strom messwiderstand R1 an das Bezugspotential angeschlossen ist. Dieser Messstrom I2 weist erfindungsgemäß gegenüber dem Last strom I1 ein umgekehrtes Vorzeichen auf und der Betrag des Messstroms I2 ist wenigstens annäherungsweise proportional zu dem Laststrom, es gilt also:

I2 ∝ - I1 (Gleichung 1).

Die erfindungsgemäße Schaltungsanordnung bietet den Vorteil, dass bei Inversbetrieb des Lasttransistors T1, wenn dessen Laststrom I1 negativ ist, ein bezogen auf das Bezugspotential GND positiver Messstrom I2 zur Verfügung steht, der mittels des Strommesswiderstands R1 in eine an einer Ausgangsklemme A1 gegen das Bezugspotential GND positive Messspannung U1 um gesetzt ist. Zur Bereitstellung des Messstroms I20 sind das an der Anschlussklemme 21 anliegende Versorgungspotential UV, die an der Anschlussklemme 23 anliegende Ansteuerspannung Uin und das Bezugspotential GND in der Schaltungsanordnung erfor derlich.

Fig. 3 zeigt eine erfindungsgemäße Schaltungsanordnung mit einer Strommessanordnung 2, die einen Messtransistor T2 auf weist, der vom selben Leitungstyp wie der Lasttransistor T1 und in dem Ausführungsbeispiel als n-Kanal-MOS-Transistor ausgebildet ist. Der Drain-Source-Strecke D-S des Messtran sistor T2 ist ein Regeltransistor T3 nachgeschaltet, der die Funktion eines steuerbaren Widerstandes erfüllt und der in dem Ausführungsbeispiel als p-Kanal-MOS-Transistor ausgebil det ist. Der Source-Anschluss S des Regeltransistors T3 ist an den Source-Anschluss S des Messtransistors T2 und der Drain-Anschluss D des Regeltransistors T3 ist an die Aus gangsklemme 27 der Strommessanordnung 2 und über den Messwi derstand R1 an die Klemme für Bezugspotential GND angeschlos sen. Zur Ansteuerung des Regeltransistors T3 ist eine Ansteu erschaltung 20 vorhanden, die zum einen über die Anschluss klemmen 21 an den Drain-Anschluss D und über die Anschluss klemme 22 an den Source-Anschluss S des Lasttransistors T1 angeschlossen ist und die zum anderen über eine Anschluss klemme 24 an den Drain-Anschluss D des Messtransistors T2 und über eine Anschlussklemme 25 an den Source-Anschluss S des Messtransistors T2 angeschlossen ist.

Der Gate-Anschluss G des Lasttransistors T1 ist außerdem über den Anschluss 23 an die Ansteuerschaltung 20 angeschlossen und der Gate-Anschluss G des Messtransistors T2 ist an einen Anschluss 28 der Ansteuerschaltung 20 angeschlossen.

Die Ansteuerung des Regeltransistors T3, dessen Gate- Anschluss an einen Ausgang 26 der Ansteuerschaltung ange schlossen ist, erfolgt gemäß einer Ausführungsform derart, dass der Betrag der zwischen den Anschlussklemmen 24, 25 an liegenden Drain-Source-Spannung UDS2 des Messtransistors T2 dem Betrag der zwischen den Anschlussklemmen 21, 22 anliegen den Drain-Source-Spannung UDS1 des Lasttransistors ent spricht, wobei sich die Spannungen im Vorzeichen unterschei den, es gilt also:

UDS2 = -UDS1 (Gleichung 2).

Vorzugsweise sorgt die Ansteuerschaltung dafür, dass die Ga te-Drain-Spannung UGD1 des Lasttransistors T1, also die zwi schen den Anschlüssen 23 und 21 der Ansteuerschaltung 20 an liegende Spannung, der Gate-Source-Spannung UGS2 des Mess transistors T2, also der zwischen den Anschlüssen 28 und 25 der Ansteuerschaltung 20 anliegenden Spannung entspricht. Der Messtransistor T2 wird dann in einem zu dem Arbeitspunkt des Lasttransistors T1 inversen Arbeitspunkt betrieben. Das Leit verhalten des im Inversbetrieb betriebenen Lasttransistors T1 wird bestimmt durch dessen Gate-Drain-Spannung UGD1 und des sen Drain-Source-Spannung UDS1. Das Leitverhalten des Mess transistors T2 ist bestimmt durch dessen Gate-Source-Spannung UGS2 und dessen Drain-Source-Spannung UDS2. Der Betrag der Gate-Drain-Spannung UGD1 des Lasttransistors T1 stimmt mit dem Betrag des Gate-Source-Spannung UGS2 des Messtransistors T2 überein und die Beträge der Drain-Source-Spannungen UDS1, UDS2 des Lasttransistors T1 und des Messtransistors T2 stim men ebenfalls überein. Der Betrag des Messstroms I2 ist da durch proportional zu dem Betrag des Laststroms I1, wobei der Proportionalitätsfaktor durch das Verhältnis der aktiven Transistorflächen der beiden Transistoren T1, T2 bestimmt ist. Der Laststrom I1 und der Messstrom unterscheiden sich im Vorzeichen. Ist der Laststrom I1 negativ gegen das Bezugspo tential GND bei Inversbetrieb des Lasttransistors T1 so ist der Messstrom positiv gegen das Bezugspotential GND.

Dies setzt voraus, dass die beiden Transistoren T1, T2 sym metrisch aufgebaut sind, dass also Drain D und Source S be liebig vertauschbar sind. Bei nicht symmetrischem Aufbau be sitzt der im Inversbetrieb abhängig von seiner Gate-Drain- Spannung UGD1 angesteuerte Lasttransistor T1 eine geringere Verstärkung als der Messtransistor T2, der abhängig von sei ner Gate-Source-Spannung UGS2 angesteuert ist. Der Betrag des Messstroms I2 ist dann nicht exakt proportional zu dem Last strom I1. Ein daraus resultierender Messfehler ist für übli che Anwendungen der Messanordnung allerdings tolerierbar.

Fig. 4 zeigt eine erfindungsgemäße Schaltungsanordnung mit einer im Detail dargestellten Ansteuerschaltung 20, die eine Reihenschaltung eines ersten und zweiten Widerstandes R2, R3, die gemäß einer Ausführungsform denselben Widerstandswert R besitzen, zwischen dem Anschluss 22 und dem Anschluss 25, bzw. dem Source-Anschluss S des Lasttransistors T1 und dem Source-Anschluss S des Messtransistors T2, aufweist. Der Drain-Anschluss D des Lasttransistors T1 ist über die Ansteu erschaltung 20 direkt an den Drain-Anschluss D des Messtran sistors T2 angeschlossen. Die Ansteuerschaltung weist weiter hin einen Regelverstärker auf, der als Operationsverstärker OP1 ausgebildet ist, wobei ein Minus-Eingang des Operations verstärkers OP1 an einen dem ersten und zweiten Widerstand R2, R3 gemeinsamen Knoten angeschlossen ist und wobei ein Plus-Eingang des Operationsverstärkers OP1 an die Drain- Anschlüsse D des Lasttransistors T1 und des Messtransistors T2 angeschlossen ist.

Für die beiden Drain-Source-Spannungen UDS1, UDS2 des Last transistors T1 und des Messtransistors T2 gilt UDS2 = -UDS1, wenn der Lasttransistor T1 im Inversbetrieb betrieben ist, wie im folgenden erläutert ist.

Der Operationsverstärker stellt den Widerstand des Regeltran sistors T3 so ein dass die Spannungsdifferenz ΔU zwischen seinen Eingängen Null ist. Ein Potential an dem Knoten N, bzw. eine Spannung UN an diesem Knoten N gegen Bezugspotenti al. entspricht dann der Versorgungsspannung, es gilt:

UV = UN (Gleichung 3).

Das Source-Potential US1 des Lasttransistors T1, das bei In versbetrieb größer als das Versorgungspotential UV ist, setzt sich zusammen aus der Spannung US1S2 zwischen den Source- Anschlüssen S des Lasttransistors T1 und des Messtransistors T2 und dem Source-Potential US2 des Messtransistors,

US1 = US1S2 + US2 (Gleichung 4),

wobei über dem zweiten und dritten Widerstand R2, R3 jeweils die Spannung US1S2/2 anliegt. Außerdem gilt:

US1 = US1S2/2 + UN = US1S2/2 + UV (Gleichung 5).

Aus den Gleichungen (4) und (5) folgt:

US2 = -US1 + 2UV (Gleichung 6)

Für die Drain-Source-Spannung UDS1 des Lasttransistors T1 gilt:

UDS1 = UV - US1 (Gleichung 7)

und für die Drain-Source-Spannung UDS2 des Messtransistors T2 gilt:

UDS2 = UV - US2 (Gleichung 8).

Einsetzen von Gleichung (6) in Gleichung (8) liefert:

UDS2 = UV + US1 - 2UV = -UV + US1 = -UDS1 (Gleichung 9).

Der Betrag der Drain-Source-Spannung UDS2 des Messtransistors T2 entspricht also dem Betrag der Drain-Source-Spannung UDS1 des Lasttransistors T1, wobei sich die beiden Spannungen UDS1, UDS2 im Vorzeichen unterscheiden.

Bei dem Ausführungsbeispiel nach Fig. 4 ist der Gate- Anschluss G des Lasttransistors T1 direkt an den Gate- Anschluss G des Messtransistors T2 angeschlossen. Für die Ga te-Source-Spannung UGS2 des Messtransistors T2 gilt dabei in Abhängigkeit von der Gate-Drain-Spannung UGD1 des Lasttran sistors T1:

UGS2 = UGD1 + UDS2 (Gleichung 10).

Die Beträge der Gate-Drain-Spannung UGD1 und der Gate-Source- Spannung UGS2 unterscheiden sich damit um den Wert der Drain- Source-Spannung UDS2 des Messtransistors, die betragsmäßig der Drain-Source-Spannung UDS1 des Lasttransistors T1 ent spricht. Berücksichtigt man, dass bei üblichen Anwendungen, wenn die Eingangsspannung Uin um etwa 8 V über der Versor gungsspannung UV liegt, die Gate-Drain-Spannung UGD1 8 V und die Drain-Source-Spannung 50 mV beträgt, so weicht die Gate- Source-Spannung UGS2 des Messtransistors T2 nur um etwa 0,6% von der Gate-Drain-Spannung UGD1 des Lasttransistors ab. Eine hieraus resultierende Abweichung des Arbeitspunktes des Mess transistors T2 von dem Arbeitspunkt des Lasttransistors T1 führt zu einem Fehler bei der Bereitstellung des Messstroms I2, der für viele Anwendungen allerdings tolerierbar ist.

Die Widerstände R2, R3 zwischen den Source-Anschlüssen S, des Lasttransistors T1 und des Messtransistors T2 sind vorzugs weise sehr groß um zu verhindern, dass ein zwischen dem Sour ce-Anschluss des Lasttransistors T1 und dem Source-Anschluss S des Messtransistors T2 fließender Strom den Messstrom I2 signifikant verfälscht

Fig. 5 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Ansteuerschaltung, bei der keine Abweichung zwischen der Ga te-Drain-Spannung UGD1 des Lasttransistors T1 und der Gate- Source-Spannung UGS2 des Messtransistors T2 auftritt. Neben der Regelschaltung mit dem Regeltransistor T3, den Widerstän den R2, R3 und dem Operationsverstärker weist diese Ansteuer schaltung eine zweite Regelschaltung mit einem dritten und vierten Widerstand R4, R5 einem weiteren Regeltransistor T4 und einem weiteren Regelverstärker OP2 auf. Der Gate- Anschluss G des Messtransistors T2 ist bei diesem Ausfüh rungsbeispiel über den dritten Widerstand R4 und den An schluss 23 an den Gate-Anschluss G des Lasttransistors T1 an geschlossen. Eine Reihenschaltung mit dem zweiten Regeltransistor T4 und dem vierten Widerstand R5 ist zwischen den Ga te-Anschluss G des Messtransistors T2 und dessen Source- Anschluss S geschaltet. Der zweite Regeltransistor T4 ist an gesteuert durch den als Operationsverstärker ausgebildeten Regelverstärker OP2, wobei ein Plus-Anschluss des Operations verstärkers über den Anschluss 21 an den Drain-Anschluss D des Lasttransistors T angeschlossen ist und wobei ein Minus- Eingang des Operationsverstärkers OP2 an einen dem vierten Widerstand R5 und dem Regeltransistor T4 gemeinsamen Knoten M angeschlossen ist.

Die Widerstände R4 und R5 besitzen denselben Widerstandswert, so dass die über diesen Widerständen durch einen Strom I3 hervorgerufenen Spannungen U4, US gleich groß, das heißt:

U4 = U5 (Gleichung 11).

Die Spannung U4 lässt sich darstellen als

U4 = Uin - UG2 (Gleichung 12),

wobei UG2 das Potential an dem Gate-Anschluss G des Messtran sistors T2 gegen Bezugspotential GND ist. Für die Spannung U5 gilt:

U5 = UM - US2 = UV - US2 (Gleichung 13)

Aus Gleichung (12) und (13) folgt:

Uin - UV = UG2 - US2, (Gleichung 14)

wobei

Uin - UV = UGD1 (Gleichung 15)

und

UG2 - US2 = UGS2 (Gleichung 15)

gilt.

Die Gate-Drain-Spannung UGD1 des Lasttransistors T1 ent spricht somit der Gate-Source-Spannung UGS2 des Messtransis tors T2.

Die Widerstände R4, R5 sind vorzugsweise sehr groß, um zu verhindern, dass der durch die Widerstände R4, R5 fließende Strom den Messstrom I2 signifikant verfälscht.

Der Messtransistor T2 entspricht im Aufbau und in bezug auf seine Eigenschaften dem Lasttransistor T1, wobei die aktive Transistorfläche des Messtransistors T2 geringer als die des Lasttransistors T1 ist. Werden die beiden Transistoren T1, T2 im selben Arbeitspunkt, das heißt bei denselben Gate-Source- Spannungen, bzw. denselben Gate-Drain-Spannungen, und densel ben Drain-Source-Spannungen betrieben, so sind die durch die beiden Transistoren T1, T2 fließenden Ströme proportional zu einander, wobei der Proportionalitätsfaktor dem Verhältnis der Transistorflächen entspricht. Bei nicht symmetrischem Aufbau der beiden Transistoren T1, T2 ist deren Verstärkung geringer wenn sie im Inversbetrieb, das heißt mit einer nega tiven Drain-Source-Spannung betrieben werden. Dies führt da zu, dass die Verstärkung des Lasttransistors T1, der sich er findungsgemäß im Inversbetrieb befindet, geringer ist als die Verstärkung des Messtransistors T2, der sich im Normalbetrieb befindet. Die Verstärkung des Lasttransistors T1 ist im In versbetrieb von dessen Gate-Drain-Spannung UGD1 und dessen Gate-Source-Spannung UGS2 abhängig, und die Verstärkung des Messtransistors T2 ist im Normalbetrieb von dessen Gate- Source-Spannung UGS2 und von dessen Drain-Source-Spannung UDS2 abhängig. Die unterschiedliche Verstärkung des im In versbetrieb befindlichen Lasttransistors T1 und des im Normalbetrieb befindlichen Messtransistors T2 führt dazu, dass bei betragsmäßig gleichen Drain-Source-Spannungen UDS1, UDS2 und einer Gate-Source-Spannung UGS2 des Messtransistors T2, die betragsmäßig der Gate-Drain-Spannung UGD1 des Lasttransistors T1 entspricht, der Messstrom I2 etwas zu groß ist.

Um die unterschiedliche Verstärkung des Lasttransistors T1 und des Messtransistors T2 auszugleichen ist gemäß einer wei teren Ausführungsform der Erfindung daher vorgesehen, dass die Ansteuerschaltung 20 die Gate-Source-Spannung UGS2 des Messtransistors T2 kleiner als die Gate-Drain-Spannung UGD1 des Lasttransistors T1 einstellt. Dies kann bei der Regel schaltung mit den Widerständen R4, R5 dem Transistor T4 und dem Regelverstärker OP2 dadurch erreicht werden, dass der Wi derstand R5 kleiner als der Widerstand R4 gewählt wird.

Bei einer weiteren Ausführungsform ist vorgesehen, dass die Ansteuerschaltung 20 und der Regeltransistor T3 den Betrag der Drain-Source-Spannung UDS2 des Messtransistors T2 gerin ger als den Betrag der Drain-Source-Spannung UDS1 des Last transistors T1 einstellen. Dies kann bei der Regelschaltung mit dem ersten und zweiten Widerstand R2, R3 dadurch erreicht werden, dass der erste Widerstand R2 größer als der zweite Widerstand R3 gewählt wird.

Die Last ist in den Ausführungsbeispielen beispielhaft als Induktivität dargestellt. Mit der erfindungsgemäßen Schal tungsanordnung lassen sich selbstverständlich beliebige Las ten, beispielsweise Motoren, Magnetventile, ohmsche Lasten und dergleichen, ansteuern.

Vorzugsweise ist die Schaltungsanordnung mit dem Lasttransis tor T1, der Strommessanordnung und gegebenenfalls dem Messwi derstand R1 in einem Halbleiterkörper integriert.

Bezugszeichenliste

2

Strommessanordnung

20

Ansteuerschaltung

21

,

22

,

23

Anschlussklemmen der Strommessanordnung

24

,

25

,

28

Anschlussklemmen der Ansteuerschaltung

26

Ausgangsklemme der Ansteuerschaltung

27

Ausgangsklemme der Strommessanordnung
A1 Ausgangsklemme
D Drain-Anschluss
G Gate-Anschluss
GND Bezugspotential
I1 Laststrom
I2 Messstrom
IN Eingangsklemme
L Last
OP1, OP2 Operationsverstärker
OUT Ausgangsklemme
R1 Messwiderstand
R2, R3 Widerstände
R4, R5 Widerstände
S Source-Anschluss
T1 Lasttransistor
T2 Messtransistor
T3, T4 Regeltransistoren
UV Versorgungspotential, Versorgungsspannung

Claims

1. Schaltungsanordnung, die folgende Merkmale aufweist:

- einen Lasttransistor (T1) mit einem Steueranschluss (G), einem ersten Laststreckenanschluss (D), der an eine Klemme für ein erstes Versorgungspotential (V) angeschlossen ist, und einem zweiten Laststreckenanschluss (S) zum Anschließen an eine Last (L),
- eine an den Lasttransistor (T1) angeschlossene Strommessan ordnung (2) mit einem Ausgang (27), wobei an dem Ausgang (27) gegen ein zweites Versorgungspotential (GND) ein Messstrom (I2) zur Verfügung steht, der ein gegenüber einem Laststrom (I1) zwischen dem ersten und zweiten Laststreckenanschluss (D, S) des Lasttransistors (T1) umgekehrtes Vorzeichen auf weist und dessen Betrag wenigstens annäherungsweise proporti onal zu dem Laststrom (I1) ist.

2. Schaltungsanordnung nach Anspruch 1, bei der die Strom messanordnung eine erste Anschlussklemme (21), die an den ersten Laststreckenanschluss (D) des Lasttransistors (T1) an geschlossen ist, eine zweite Anschlussklemme, die an den zweiten Laststreckenanschluss (S) des Lasttransistors (T1) angeschlossen ist, und eine dritte Anschlussklemme (23), die an den Steueranschluss (G) des Lasttransistors (T1) ange schlossen ist, aufweist.

3. Schaltungsanordnung nach Anspruch 2, bei der die Strom messanordnung (2) folgende Merkmale aufweist:

- einen Messtransistor (T2) mit einem Steueranschluss (G), einem ersten Laststreckenanschluss (D) und einem zweiten Laststreckenanschluss (S),
- einen steuerbaren Widerstand (T3) mit einem Steueranschluss (G) und einer Laststrecke (D-S), wobei die Laststrecke (D-S) an den zweiten Laststreckenanschluss (S) des Messtransistors (T2) angeschlossen ist,
- eine Ansteuerschaltung (20) mit einer Ausgangsklemme (26), die an den Steueranschluss (G) des steuerbaren Widerstands (T3) angeschlossen ist, wobei die Ansteuerschaltung (20) an den Steueranschluss (G), den ersten Laststreckenanschluss (D) und den zweiten Laststreckenanschluss (S) des Lasttransistors (T1) und den Steueranschluss (G), den ersten Laststreckenan schluss (D) und den zweiten Laststreckenanschluss (S) des Messtransistors (T2) angeschlossen ist.

4. Schaltungsanordnung nach Anspruch 3, bei der die Ansteuer schaltung (20) den steuerbaren Widerstand abhängig von einer ersten Laststreckenspannung (UDS1) zwischen dem ersten und zweiten Laststreckenanschluss (D, S) des ersten Transistors (T1) und einer zweiten Laststreckenspannung (UDS2) zwischen dem ersten und zweiten Laststreckenanschluss (D, S) des zwei ten Transistors (T2) ansteuert.

5. Schaltungsanordnung nach Anspruch 4, bei der die Ansteuer schaltung (20) den steuerbaren Widerstand (T3) derart ansteu ert, dass der Betrag der zweiten Laststreckenspannung (UDS2) dem Betrag ersten Laststreckenspannung (UDS1) entspricht und dass sich die Vorzeichen der ersten und zweiten Laststrecken spannungen (UDS1, UDS2) unterscheiden.

6. Schaltungsanordnung nach Anspruch 4, bei der die Ansteuer schaltung (20) den steuerbaren Widerstand (T3) derart ansteu ert, dass der Betrag der zweiten Laststreckenspannung (UDS2) kleiner als der Betrag ersten Laststreckenspannung (UDS1) ist und dass sich die Vorzeichen der ersten und zweiten Laststre ckenspannungen (UDS1, UDS2) unterscheiden.

7. Schaltungsanordnung nach einem der Ansprüche 4 bis 6, bei der die Ansteuerschaltung (20) folgende Merkmale aufweist:

- eine Reihenschaltung eines ersten und zweiten Widerstandes (R2, R3) mit einem Abgriffsknoten (N),

- einen Regelverstärker (OP1) mit einem ersten und zweiten Eingang und einem Ausgang, wobei der Abgriffsknoten (N) an den ersten Eingang, die ersten Laststreckenanschlüsse (D) des Lasttransistors (T1) und des Messtransistors (T2) an den zweiten Eingang und der Steueranschluss (G) des steuerbaren Widerstandes (T3) an den Ausgang des Regelverstärkers (OP1) angeschlossen ist.

8. Schaltungsanordnung nach einem der vorangehenden Ansprü che, bei der der steuerbare Widerstand (T3) ein Transistor ist.

9. Schaltungsanordnung nach einem der vorangehenden Ansprü che, bei der der erste und zweite Widerstand (R2, R3) densel ben Widerstandswert aufweisen.

10. Schaltungsanordnung nach einem der vorangehenden Ansprü che, bei der der erste Widerstand (R2) größer als der zweite Widerstand (R3) ist.

11. Schaltungsanordnung nach einem der vorangehenden An schlüsse, bei der der Steueranschluss (G) des Lasttransistors an den Steueranschluss (G) des Messtransistors (T2) ange schlossen ist.

12. Schaltungsanordnung nach einem der Ansprüche 1 bis 9, bei der eine Regelanordnung (R4, R5, OP2, T4) zwischen den Steu eranschluss (G) des Lasttransistors (T1) und den Steueran schluss (G) des Messtransistors (T2) geschaltet ist.

13. Schaltungsanordnung nach Anspruch 12, bei der die Regelanordnung (R4, R5, OP2, T4) eine Spannung (UGS2) zwi schen dem Steueranschluss (G) und dem zweiten Laststreckenan schluss (S) des Messtransistors so einstellt, dass der Betrag dieser Spannung dem Betrag einer Spannung (UGD1) zwischen dem Steueranschluss (G) und dem ersten Laststreckenanschluss (D) des Lasttransistors (T1) entspricht.

14. Schaltungsanordnung nach Anspruch 12, bei der die Regelanordnung (R4, R5, OP2, T4) eine Spannung (UGS2) zwi schen dem Steueranschluss (G) und dem zweiten Laststreckenan schluss (S) des Messtransistors so einstellt, dass der Betrag dieser Spannung kleiner ist als der Betrag einer Spannung (UGD1) zwischen dem Steueranschluss (G) und dem ersten Last streckenanschluss (D) des Lasttransistors (T1).

15. Schaltungsanordnung nach einem der Ansprüche 12 bis 14 oder 10, bei der die Regelanordnung (R4, R5, OP2, T4) folgen de Merkmale aufweist:

- einen zwischen den Steueranschluss (G) des Lasttransistors (T1) und den Steueranschluss (G) des Messtransistors (T2) ge schalteten dritten Widerstand (R4),
- eine Reihenschaltung mit einem vierten Widerstand (R5) und einem steuerbaren Widerstand (T4), die zwischen den Steueran schluss (G) und den zweiten Laststreckenanschluss (S) des Messtransistors (T2) geschaltet ist,
- einen Regelverstärker (OP2) mit einem ersten Eingang, der an die ersten Laststreckenanschlüsse (D) des Lasttransistors (T1) und des Messtransistors (T2) angeschlossen ist, einem zweiten Eingang, der an einem dem steuerbaren Widerstand (T4) und dem vierten Widerstand (R5) gemeinsamen Knoten (M) ange schlossen ist, und einem Ausgang, der an den Steueranschluss (G) des steuerbaren Widerstandes (T4) angeschlossen ist.

16. Schaltungsanordnung nach Anspruch 15, bei der der dritte und vierte Widerstand (R4, R5) denselben Widerstandswert auf weisen.

17. Schaltungsanordnung nach Anspruch 15, bei der der vierte Widerstand (R5) kleiner als der dritte Widerstand (R4) ist.

18. Schaltungsanordnung nach einem der Ansprüche 15 bis 17, bei der der steuerbare Widerstand (T4) ein Transistor ist.