JP2629429B2 - Ｍｏｓトランジスタ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は負荷に対する電源電位点の高電圧側に接続さ
れレベルシフト回路を介してゲート操作されるMOSトラ
ンジスタに関する。

〔従来の技術〕

最近では、集積回路装置内にディジタル回路のほかに
外部負荷の駆動能力をもつ出力回路が組み込まれること
が多い。しかし、ディジタル回路が低圧の論理回路で構
成できるのに対して外部負荷は高圧下で動作することが
多いので、出力回路は高圧用トランジスタで構成する必
要があり、かつディジタル回路と同じプロセスで組み込
めるようMOSトランジスタで構成するのが有利になる。
また、この出力回路用の高圧MOSトランジスタには、負
荷用の１対の電源電位点中の高電圧側に接続されるもの
が当然あり、低圧の論理信号によりこれをゲート操作す
るためにレベルシフト回路が出力回路に組み込まれるの
が常である。第４図にかかる出力回路の代表例を示す。

図のように、１対の高圧MOSトランジスタ11と12を１
対の電源電位点V,E間に直列接続し、両者の相互接続点
から負荷30用の負荷駆動端子Toを導出して、入力端子Ti
に与える論理信号の状態に応じて両者を交互に開閉動作
させる。

通例のようにこれらのMOSトランジスタ11と12は図の
ように互いに逆チャネル形で、その内の接地電位点Ｅ側
に接続されたｎチャネル形MOSトランジスタ12の方は入
力端子Tiに与える低圧の論理信号により図の例ではイン
バータ13を介してゲート操作できるが、高圧側の電源電
位点Ｖ側に接続されたｐチャネル形MOSトランジスタ11
の方は低圧論理信号では直接にゲート操作できないの
で、図示のようにMOSトランジスタ21と２個の抵抗22,23
を両電源電位点V,E間に直列接続したレベルシフト回路2
0を設ける。

入力端子Tiの論理信号が「Ｌ」の状態の時、レベルシ
フト回路20のｎチャネルMOSトランジスタ21はオフし、M
OSトランジスタ11はそのゲートが抵抗23により電源電位
点Ｖの電位に引き上げられるのでオフ状態になる。この
時、MOSトランジスタ12の方はそのゲートにインバータ1
3を介し「Ｈ」の論理信号を受けてオン動作し、負荷駆
動端子Toと接地電位点Ｅとの間に接続された負荷30を短
絡して非駆動状態にする。

入力端子Tiの論理信号が「Ｈ」の状態に変わると、MO
Sトランジスタ12はオフ状態になり、MOSトランジスタ21
がオンしてレベルシフト回路20に電流が流れるので、そ
れによる抵抗23の両端電圧によりMOSトランジスタ11が
ゲート駆動されてオン動作し、負荷30を駆動状態にす
る。

なお、この第４図の出力回路のすべてのMOSトランジ
スタは、オフ状態でソース・ドレイン間に電圧Ｖを受け
るので高圧MOSトランジスタとされ、例えば負荷30がプ
ラズマ表示パネルの画素の場合100〜200Vの高耐圧のMOS
トランジスタが用いられる。なお、レベルシフト回路20
に用いるMOSトランジスタ21はごく小さな電流容量のも
のでよいが、負荷駆動用のMOSトランジスタ11と12には
負荷30に相応する電流容量が必要なので例えばDMOS形が
採用される。

本発明は第４図のMOSトランジスタ11のように負荷30
用の１対の電源電位点V,E中の高電圧側Ｖに接続される
高電圧用のMOSトランジスタに関するものである。

〔発明が解決しようとする課題〕

上述のように、高圧側のMOSトランジスタ11を開閉動
作させるためのゲート操作電圧は、従来からレベルシフ
ト回路20の抵抗23の両端に生じる電圧降下にもっぱら頼
っているが、この電圧降下が電源電圧Ｖの変動をそのま
ま反映して変動し、製作時に生じやすい抵抗23の抵抗値
のばらつきに応じてばらつく問題がある。

すなわち、電源電圧Ｖがノイズの混入等の不測の原因
で短時間内でも異常上昇すると、抵抗23の抵抗値が高い
場合はゲート操作電圧が過大になって、MOSトランジス
タ11のゲート酸化膜が絶縁破壊することがある。また、
逆に抵抗23の抵抗値が低い場合に電源電圧Ｖが異常低下
すると充分なゲート操作電圧が得られなくなり、MOSト
ランジスタ11が動作不能に陥ることになる。

なお、電源電圧Ｖは負荷への給電用でかつ負荷が容量
性や誘導性の場合が多いので、電源電圧Ｖは負荷状態の
切り換わりに応じて変動しやすく、ノイズ等の外部の影
響も拾いやすい。

本発明はかかる問題を解決して、上述のように負荷に
対する電源電位点の高電圧側に接続され、レベルシフト
回路を介してゲート操作される負荷駆動用のMOSトラン
ジスタに対する電源電圧の変動や製作条件のばらつきの
影響を減少させて、動作を安定化させることを目的とす
る。

〔課題を解決するための手段〕

上述の目的は本発明によれば、一方の導電形のサブス
トレート領域と、その表面にゲート酸化膜を介して対向
配置されたゲートと、ゲートの両端のサブストレート領
域の表面からいずれも他方の導電形で拡散されたソース
層およびドレイン層と、サブストレート領域の表面に他
方の導電形で拡散されたダイオード層とによりかかる外
部負荷駆動用のMOSトランジスタを構成して、ゲートと
ダイオード層とを共通に接続して置いた上で、ソース層
を電源電位点の高電圧側に，ドレイン層を負荷駆動端子
に，ゲートをレベルシフト回路にそれぞれ接続した状態
で動作させることによって達成される。

なお、上記中の他方の導電形のダイオード層はサブス
トレート領域の表面に一方の導電形で拡散された別のダ
イオード層に接して拡散するのがよく、さらにこれら両
ダイオード層を高不純物濃度でそれぞれ拡散して相互間
にツェナーダイオード接合を形成させるのが望ましい。
また、本発明のMOSトランジスタをDMOS形にしてソース
層をサブストレート領域に一方の導電形で拡散したチャ
ネル形成層中に拡散する場合、ダイオード層をチャネル
形成層に接して拡散するのが便利で、さらにはチャネル
形成層の一部とダイオード層を高不純物濃度で拡散し
て、両者間にツェナーダイオード接合を形成させるのが
望ましい。

〔作用〕

本発明は、MOSトランジスタ用のゲート操作電圧をダ
イオードの降伏電圧ないしツェナーダイオードのツェナ
ー電圧で作ることにより電源電圧の変動に関せずこれを
一定化し、かつこのためのダイオードないしはツェナー
ダイオードをMOSトランジスタ内に作り込むものであ
る。

このため、前項の構成にいうように、サブストレート
領域とゲート酸化膜とゲートとソース層とドレイン層を
備えるMOSトランジスタに対し、サブストレート領域に
ダイオード層をそれと逆の導電形で拡散して両者間に上
述のゲート操作電圧発生用のダイオードないしツェナー
ダイオードを形成し、かつダイオード層とゲートとを共
通接続することにより、ソース層とサブストレート領域
が同電位に置かれることを利用して、ダイオードないし
ツェナーダイオードをMOSトランジスタのゲートとソー
スの間に並列に接続する。

さらに本発明は、前項の構成にいうようソース層を電
源電位点の高電圧側に，ドレイン層を負荷駆動端子に，
ゲートをレベルシフト回路にそれぞれ接続することによ
り、レベルシフト回路が動作した時にダイオードないし
ツェナーダイオードに対して電圧が逆バイアス方向に掛
かり、その降伏電圧ないしツェナー電圧である一定電圧
がMOSトランジスタに対しゲート操作電圧として掛かる
ようにしたものである。

〔実施例〕

以下、図を参照しながら本発明の実施例を説明する。
第１図および第２図は本発明によるMOSトランジスタの
実施例をそれぞれ断面図で示すもので、第３図にそれを
組み込んだ集積回路装置内の出力回路を第４図に対応す
る形で示す。なお、以下の実施例ではMOSトランジスタ
はDMOS形であり、ツェナーダイオードによりそのゲート
操作電圧が発生されるものとする。

第１図のMOSトランジスタ10を作り込むべきサブスト
レート領域１は例えば半導体基板の上に成長されたｎ形
のエピタキシャル層であり、その中央部にｐ形のドレイ
ン層２が拡散され、これを取り囲むように環状のゲート
４がごく薄いゲート酸化膜３を介してサブストレート領
域１の表面に対向するよう配設される。この環状のゲー
ト４を外側から取り囲むようにｎ形のチャネル形成層５
が環状パターンで拡散され、さらにこのチャネル形成層
５の中に嵌め込むようにｐ形のソース層７が環状パター
ンで拡散される。

なお、上のドレイン層２とチャネル形成層５とソース
層７は、いずれもゲート４をマスクとする自己整合方式
のイオン注入により不純物を導入しかつ熱拡散させて作
り込むのがよく、これにより環状のゲート４の内端と外
端の下にそれぞれ僅かずつ潜り込むようにドレイン層２
とソース層７が拡散される。また、サブストレート領域
１と同じ導電形のチャネル形成層５は、図示のようにそ
れよりは高い不純物濃度で深めに拡散した内側部5aと、
それよりさらに高い不純物濃度で浅めに拡散した外側部
5bからなる二重構造とされる。

この実施例でのツェナーダイオードは、ｎ形のサブス
トレート領域１にｎ形のダイオード層６とＰ形のダイオ
ード層８をいずれも高不純物濃度で互いに接するよう拡
散して、両層間の半導体接合により形成する。ｎ形とｐ
形のダイオード層６と８は、ｎ形のチャネル形成層の外
側部5bとｐ形のソース層７がいずれも高不純物濃度であ
ることを利用して、それらとそれぞれ同時拡散させるの
が工程数を減少させる上で有利である。

MOSトランジスタ10のゲート酸化膜３の保護にはそれ
に掛かる電圧をふつう５〜20Vに制限する必要があり、
上のダイオード層６と８の不純物濃度をそれぞれ例えば
10²⁰〜10²¹原子/cm³程度と10¹⁹〜10²⁰原子/cm³程度に設
定することによって５〜7Vのツェナー電圧が得られる。
なお、この制限電圧が10〜20Vでよい場合はダイオード
層６の方を省略し、ダイオード層８とサブストレート領
域１の間の接合によりダイオードを形成して、その降伏
電圧を利用することでよい。

また、かかるダイオードやツェナーダイオードに賦与
すべき電流容量はふつうは数十μＡ以下でよいから、ダ
イオード層６と８の双方を設けても両者を合わせた拡散
パターンはチャネル形成層５の外円周に接する方形の一
隅に入る程度の小面積でよく、従ってそのために集積回
路装置の貴重なチップ面積をとくに割く必要はない。な
お、ダイオード層６と８の拡散深さは例えば２μｍと1.
5μｍ程度とし、それぞれチャネル形成層の外側部5bと
ソース層７と同時拡散するのがよい。

以上の半導体層の拡散終了後、全面を絶縁膜で覆い要
所に明けた窓内でアルミ電極膜を接続することによっ
て、通例のようにチャネル形成層５とソース層８を短絡
した上ソース端子Ｓを導出し、ドレイン層２からはドレ
イン端子Ｄを導出する。また、これと同時に電極膜によ
りゲート４とダイオード層８を図のように共通接続した
上でゲート端子Ｇを導出する。これにより、ダイオード
層８によるダイオードないしツェナーダイオードが図か
らわかるようダイオード層6,サブストレート領域１およ
びチャネル形成領域５を介しゲート４とソース層７の間
に並列接続される。

第３図に上述のように構成されたMOSトランジスタ10
を第４図の出力回路に組み込んだ状態を示す。本発明の
MOSトランジスタ10は第４図のトランジスタ11にツェナ
ーダイオード10aを組み込んだものに相当し、そのソー
ス端子Ｓが高電圧側の電源電位点Ｖに，ドレイン端子Ｄ
が負荷駆動端子Toに，ゲート端子Ｇがレベルシフト回路
20にそれぞれ接続される。

第３図の出力回路中の他の部分は第４図とほぼ同様で
ある。レベルシフト回路20はMOSトランジスタ21と抵抗2
2のみからなる点が第４図とやや異なるがその動作は同
じで、入力端子Tiに受ける論理信号が「Ｈ」でMOSトラ
ンジスタ21がオンの時にのみMOSトランジスタ10を操作
し、ツェナーダイオード10aに電流を流してそのツェナ
ー電圧によりMOSトランジスタ10をオン動作させる。入
力端子Tiからの論理信号の「Ｌ」，「Ｈ」に応じ１対の
MOSトランジスタ10と12が交互に開閉動作するのは第４
図の場合と全く同じである。

なお、MOSトランジスタ10のゲートの耐圧はふつう最
低でも40V程度はあるに対し、ツェナーダイオード10aに
より電源電圧Ｖの値のいかんに関せずゲートに掛かる電
圧が20V程度以下に制限されるので、ゲートは絶縁破壊
から安全に保護される。また、そのゲートの動作しきい
値は最大でも2V程度であるが、本発明では最低でも5Vの
ツェナー電圧によりゲートが操作されるので動作不能に
陥るおそれがない。

第２図の実施例におけるMOSトランジスタ10では、各
半導体層の導電形が第１図の場合と逆なｎチャネル形に
構成される。さらに、この実施例ではｐ形であるチャネ
ル形成層５の高不純物濃度の外側部5bがその外周の一部
に延在部5cを備えるパターンで拡散され、この延在部5c
に接するようこの実施例ではｎ形のダイオード層８が高
不純物濃度で拡散され、両者間の接合によってツェナー
ダイオードが形成される。上記の点以外の部分は電極膜
による接続の領域を含めて第１図の実施例と同じであ
る。

この実施例では、チャネル形成層５を利用してツェナ
ーダイオードを作り込むので、パターンの面積が一層縮
小され、かつツェナーダイオードのソース層７への接続
抵抗が減少する。

以上説明した実施例ではMOSトランジスタをDMOS形と
したが、通常のMOS形のものに対しても本発明はもちろ
ん適用できる。このように本発明は以上の実施例に限ら
ず種々の態様で実施をすることができる。

〔発明の効果〕

以上のとおり本発明では、一方の導電形のサブストレ
ート領域と、ゲート酸化膜と、ゲートと、他方の導電形
のソース層とドレイン層とを備え、負荷用の電源電位点
の高電圧側に接続されレベルシフト回路を介してゲート
操作されるMOSトランジスタに対して、サブストレート
領域の表面にダイオード層を他方の導電形で拡散してゲ
ートと共通接続した上で、ソース層を電源電位点の高電
圧側に，ドレイン層を負荷駆動端子に，ゲートをレベル
シフト回路にそれぞれ接続して使用することにより、次
の効果を得ることができる。

（ａ）ツェナーダイオードのツェナー電圧ないしダイオ
ードの降伏電圧でMOSトランジスタのゲートを操作する
ことにより、電源電圧の変動に関せずMOSトランジスタ
の動作を確実にし、電源電圧の異常上昇時にゲートに掛
かる電圧を一定値以下に制限してゲートの絶縁破壊を防
止し、電源電圧の異常下降時にゲート操作電圧を確保し
て不動作や誤動作を防止できる。

（ｂ）ゲート操作電圧を半導体接合のツェナー電圧や降
伏電圧により設定するので、従来の抵抗による設定に比
べて製作条件によるばらつきが少なく、歩留まりと品質
管理レベルが向上する。

（ｃ）MOSトランジスタ用半導体層の拡散パターン中の
スペースを利用して、チップ面積を増すことなくダイオ
ード層を拡散できるので、チップ面積を節約しかつ配線
を単純化できる。

本発明はプラズマ表示パネルの駆動用等の集積回路装
置の出力回路に組み込む高圧MOSトランジスタにとくに
適し、その動作性能と長期信頼性を向上させる著効を発
揮するものである。

【図面の簡単な説明】

第１図から第３図までが本発明に関し、第１図と第２図
は本発明のMOSトランジスタの異なる実施例の断面図、
第３図はそれを組み込んだ集積回路装置用の出力回路の
回路図である。第４図は従来のMOSトランジスタを組み
込んだ第３図に対応する出力回路の回路図である。これ
らの図において、 1:サブストレート領域、2:ドレイン層、3:ゲート酸化
膜、4:ゲート、5:チャネル形成層、5a:チャネル形成層
の内側部、5b:チャネル形成層の外側部、5c:チャネル形
成層の延在部、6:別のダイオード層、7:ソース層、8:ダ
イオード層、10:MOSトランジスタ、10a:ツェナーダイオ
ード、11,12:従来のMOSトランジスタ、20:レベルシフト
回路、21:ゲート操作用MOSトランジスタ、22,23:抵抗、
D:ドレイン端子、E:接地側の電源電位点、G:ゲート端
子、S:ソース端子、Ti:入力端子、To:負荷駆動端子、V:
高電圧側の電源電位点、である。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】負荷に対する電源電位点の高電圧側に接続
   されレベルシフト回路を介してゲート操作される負荷駆
   動用のMOSトランジスタであって、一方の導電形のサブ
   ストレート領域と、その表面にゲート酸化膜を介して対
   向配置されたゲートと、ゲートの両端のサブストレート
   領域の表面に他方の導電形でそれぞれ拡散されたソース
   層およびドレイン層と、サブストレート領域の表面に他
   方の導電形で拡散されたダイオード層とを備え、ダイオ
   ード層とゲートが共通接続され、ソース層が電源電位点
   の高電圧側に，ドレイン層が負荷駆動端子に，ゲートが
   レベルシフト回路にそれぞれ接続されたことを特徴とす
   るMOSトランジスタ。
2. 【請求項２】請求項１に記載のトランジスタにおいて、
   ダイオード層がサブストレート領域の表面に一方の導電
   形で拡散された別のダイオード層に接して拡散されるこ
   とを特徴とするMOSトランジスタ。
3. 【請求項３】請求項２に記載のトランジスタにおいて、
   ダイオード層と別のダイオード層がそれぞれ高不純物濃
   度で拡散され、両層間の接合によってツェナーダイオー
   ドが形成されることを特徴とするMOSトランジスタ。
4. 【請求項４】請求項１に記載のトランジスタにおいて、
   ソース層がサブストレート領域の表面から一方の導電形
   で拡散されたチャネル形成層の中に拡散され、ダイオー
   ド層がチャネル形成層に接して拡散されることを特徴と
   するMOSトランジスタ。
5. 【請求項５】請求項４に記載のトランジスタにおいて、
   チャネル形成層の一部およびダイオード層がそれぞれ高
   不純物濃度で拡散され、両者間の接合によってツェナー
   ダイオードが形成されることを特徴とするMOSトランジ
   スタ。