TWI424305B - 時脈產生器、時脈產生方法、與行動通訊裝置 - Google Patents

Description

時脈產生器、時脈產生方法、與行動通訊裝置

本發明係有關於一種時脈產生器；特別有關於行動裝置中，用於低耗能模式下的時脈產生器。

在行動通訊領域中所使用的時脈信號通常需要非常高的精確度，才能確保通訊正常。石英振盪器即為一種常見的時脈產生器。

行動通訊裝置內通常需要至少兩種頻率的振盪信號：一作通訊使用，一用來達成行動通訊裝置內的時鐘功能。以分碼多工(Code Division Multiple Access,CDMA)通訊為例，通訊所用的頻率為19.2MHz，相較之，時鐘功能所用的時脈信號通常僅需32.768KHz，遠低於CDMA通訊所需的時脈頻率。因此，行動通訊裝置內通常需要安裝至少兩個石英振盪器，一者用來提供通訊所用之高頻振盪信號，一者用來提供時鐘所用的低頻振盪信號。

然而，兩個石英振盪器的運作通常需要相當大的電能。尤其行動通訊裝置即使在節能的模式下，例如：深度睡眠模式(deep sleep mode)或即時時鐘模式(RTC mode)，提供低頻振盪信號的石英振盪器必然得運作，才能使行動通訊裝置恢復到運作模式後仍可顯示正確的時間。此必須一直運作的低頻石英振盪器會持續消耗電能，而使得行動通訊裝置的待機時間縮短。

此外，石英振盪器成本相當昂貴。因此，本技術領域需要一種同時能維持行動通訊裝置的時間準確，又能節能以及減少生產成本的時鐘裝置。

本發明提供了一種技術，使行動通訊裝置無須為時鐘功能設置專用的石英振盪器。本發明以成本較低的振盪信號產生電路(例如電流/電容振盪器、或電阻電容振盪器、或其他非石英振盪器的振盪裝置)，取代成本較高的石英振盪器以產生提供時鐘所用的振盪信號。

在一種實施方式中，揭露一種時脈產生器，其中包括一第一累加器、一振盪信號產生電路、以及一頻率校正電路。該第一累加器，包含一第一輸入端、一第二輸入端、一第一控制端、一第一總和輸出端以及一第一溢位輸出端，該第二輸入端耦接該第一總和輸出端。該振盪信號產生電路非石英振盪器，可採用電流/電容振盪器或電阻電容振盪器。該振盪信號產生電路產生一第一振盪信號，且根據該第一累加器之該第一溢位輸出端之一第一溢位輸出信號調整該第一振盪信號的頻率。該頻率校正電路，用以根據該第一振盪信號與一參考振盪信號產生一頻率控制數值。其中，該第一累加器之該第一輸入端接收該頻率控制數值，該第一控制端接收該第一振盪信號使該第一累加器據以累加該頻率控制數值，且產生該第一溢位輸出信號。

上述時脈產生器可安裝於行動裝置中。該行動通訊裝置可根據一高頻振盪信號作通訊傳輸，且使用該時脈產生器所提供的低頻振盪信號計數時間。

在一種實施方式中，該行動通訊裝置除了上述時脈產生器，可更包括一石英振盪器、以及一參考信號產生電路。該石英振盪器用於提供上述高頻振盪信號，該參考信號產生電路根據該石英振盪器所提供的該高頻振盪信號產生該參考振盪信號。

此外，關於本發明所揭露的時脈產生方法，其一種實施方式包括：藉由一振盪信號產生電路產生一第一振盪信號；根據該第一振盪信號與一參考振盪信號產生一頻率控制數值；根據該第一振盪信號累加該頻率控制數值，以產生一第一溢位標示；以及根據該第一溢位標示調整該第一振盪信號的頻率。

以下列舉本發明數種實施方式與相關圖式。

不同於傳統技術以石英振盪器產生振盪信號，本案所揭露之時脈產生器採用電流/電容振盪器(I/C oscillator)、或其他非石英振盪器(且甚至可製作為電路，以設計在晶片內部)的振盪裝置實現信號振盪的功能。本案在該些非石英振盪器上進行改良，使其輸出信號的振盪頻率為可調式，以下稱之為振盪信號產生電路。

第1圖為本案振盪信號產生電路的一種實施方式，其中採用電流/電容振盪器使輸出信號Vout振盪。振盪信號產生電路100具有電流源I1與I2、開關SW1與SW2、電容C、比較器Cmp1與Cmp2、以及邏輯運算單元102。輸出信號Vout會輸出至比較器Cmp1與Cmp2的輸入端，並分別與不等值的兩參考信號V1與V2比較。根據比較器Cmp1與Cmp2的輸出，邏輯運算單元102產生信號S1與S2分別控制開關SW1與SW2之導通狀態，使電容C可由電流源I1充電、或由電流源I2放電。因此，輸出信號Vout的電位會上下振盪。例如，參考電位V1與V2可分別為輸出信號Vout的振盪上限與下限，邏輯運算單元102可控制輸出信號Vout在振盪上限V1與振盪下限V2之間振盪。

由於環境溫度或製程變異等各種因素都有可能使輸出信號Vout無法以理想頻率振盪，本案振盪信號產生電路100更提供「頻率調整功能」以克服之。如圖所示，振盪信號產生電路100可根據一控制信號CS決定輸出信號Vout的振盪頻率。邏輯運算單元102可根據控制信號CS產生信號S3與S4分別調整電流源I1與I2所提供的電流大小，進而改變電容C的充放電速度，以控制輸出信號Vout的振盪頻率。例如，控制信號CS可代表一位元(one bit)的資訊。當控制信號CS為邏輯‘1’，邏輯運算電路102所提供的信號S3與S4會增大電流源I1與I2所提供的電流，提升輸出信號Vout的振盪頻率。當控制信號CS為邏輯‘0’，邏輯運算電路102所提供的信號S3與S4會降低電流源I1與I2所提供的電流，進而降低輸出信號Vout的振盪頻率(於其它實施例中亦可使用相反的邏輯規則)。於一實施例中，假設原始(無考慮控制信號CS值)振盪信號產生電路100的設計令輸出信號Vout的振盪頻率為fo，控制信號CS為邏輯‘1’時可令輸出信號Vout至多改以頻率1.5*fo振盪，且控制信號CS為邏輯‘0’時可令輸出信號Vout最低改以頻率0.5*fo振盪。

第2圖為本案所揭露時脈產生電路的一種實施方式。時脈產生電路200包括：一累加器202、一暫存器204、以及無石英振盪器的一振盪信號產生電路206(可為第1圖之振盪信號產生電路100)，可用來產生一低頻振盪信號fL供電子裝置實現時鐘功能。在第2圖所示實施方式中，振盪信號產生電路206所接收的信號A[N]以及所輸出的低頻振盪信號fL可分別對應第1圖之振盪信號產生電路100所接收之控制信號CS與所供應之輸出信號Vout。累加器202提供N位元運算，A[N-1:0]為累加結果，而A[N]為溢位輸出。暫存器204用以提供一頻率控制數值給累加器202進行累加操作。累加器202會以低頻振盪信號fL作為控制時脈，將該頻率控制數值反覆累加，且將產生的溢位輸出A[N]提供給振盪信號產生電路206以調整低頻振盪信號fL的頻率。

由圖2所示結構可知，暫存器204所暫存的頻率控制數值可用來決定低頻振盪信號fL的總體頻率(長時間long-term觀之的頻率)。

為設定前述頻率控制數值，本案亦揭露一頻率校正電路，用以根據上述低頻振盪信號fL與一參考振盪信號(稱fref)尋出最佳化的頻率控制數值交由第2圖之暫存器204儲存。第3圖圖解頻率校正電路的一種實施方式。頻率校正電路300包括兩個除頻器302與304、一頻率比較器306以及一累加器308。除頻器302與304乃用來確保頻率校正電路300的操作能夠收斂，除頻器302與304所提供的除頻倍數與時脈產生電路200的累加器202的位元數(N)有關。例如，除頻器302與304可以一倍數2^M (M為大於N的整數)分別對低頻振盪信號fL與參考振盪信號fref除頻而得到除頻後的低頻震盪信號fL’與除頻後的參考振盪信號fref’，使頻率校正電路300能確實將低頻振盪信號fL校正至參考振盪信號fref。

上述低頻振盪信號fL以及參考振盪信號fref分別經除頻器302與304耦接至頻率比較器306，交由頻率比較器306比較其頻率的大小。若低頻振盪信號fL的頻率大於參考振盪信號fref的頻率，頻率比較器306輸出頻率比較結果1；若低頻振盪信號fL的頻率等於參考振盪信號fref的頻率，頻率比較器306輸出頻率比較結果0；若低頻振盪信號fL的頻率小於參考振盪信號fref的頻率，頻率比較器306輸出頻率比較結果-1。頻率比較器306輸出的上述頻率比較結果會輸入累加器308，使累加器308可微調其總和輸出端310上的信號，作為上述頻率控制數值儲存至時脈產生電路200的暫存器204中。

第3圖更揭露累加器308的一種實施方式。如圖所示，累加器308的兩輸入端分別接收自身總和輸出端310的信號以及頻率比較器306傳來的頻率比較結果。參考振盪信號fref可經除頻器304耦接至累加器308的控制端，作為累加器308的控制時脈。

第4圖揭露第3圖之頻率比較器306的一種實施方式，其中包括相位頻率感測器402、互斥或閘404、以及兩個D型正反器406與408。除頻後的低頻振盪信號fL’與除頻後的參考振盪信號fref’分別源自於低頻振盪信號fL以及參考振盪信號fref；相位頻率感測器402接收之，並於低頻振盪信號fL的頻率大於參考振盪信號fref的頻率時致能一上數信號UP，且於低頻振盪信號fL的頻率小於參考振盪信號fref的頻率時致能一下數信號DN。互斥或閘404根據上述上數信號UP與下數信號DN產生一D型正反器控制信號410。第一D型正反器406接收上數信號UP，且根據該D型正反器控制信號410動作，以於低頻振盪信號fL的頻率大於參考振盪信號fref的頻率時提供頻率比較結果1。第二D型正反器408接收下數信號DN，且根據該D型正反器控制信號410動作，以於低頻振盪信號fL的頻率小於參考振盪信號fref的頻率時提供頻率比較結果-1。倘若低頻振盪信號fL的頻率等於參考振盪信號fref的頻率，D型正反器406與408皆會輸出頻率比較結果0；此時，第3圖的頻率校正電路300對頻率控制數值的微調收斂，校正程序已找到其最佳值。注意的是，本發明不限於使用D型正反器，在其它實施例中亦可使用其他正反器─如T型正反器─以達成同樣的效果。

關於第3圖頻率校正電路300所接收的參考振盪信號fref，本案亦揭露一參考振盪信號產生器提供之。第5圖顯示參考振盪信號產生器的一種實施方式。參考振盪信號產生器500包括：一非整數除頻器502以及一累加器504。非整數除頻器502接收一高頻振盪信號fH，並動態地根據累加器504的一溢位輸出B[P]以多種倍數除頻該高頻振盪信號fH，以形成上述參考振盪信號fref。如圖所示，累加器504為P位元累加器，用以對一除頻控制值506進行累加動作以產生累加結果B[P-1:0]與溢位輸出B[P]，其中累加器504以參考振盪信號fref作為控制時脈。當溢位輸出B[P]為邏輯‘0’時，非整數除頻器502會以一第一整數(如整數K)除頻該高頻振盪信號fH。當溢位輸出B[P]為邏輯‘1’時，非整數除頻器502會以一第二整數(如整數K+1)除頻該高頻振盪信號fH。長時間觀之(long-term)，參考振盪信號fref為高頻振盪信號fH的非整數除頻結果。

第6圖以波形圖舉例說明非整數除頻器502的動作，為方便說明，假設K值為1，上述第一整數與第二整數分別為‘1’與‘2’。圖中顯示高頻振盪信號fH的一次振盪耗時TH。若該溢位輸出B[P]在邏輯‘1’與‘0’之間反覆切換，當溢位輸出B[P]為邏輯‘1’時，將高頻振盪信號fH以‘2’除頻，得到參考振盪信號fref的週期為2TH；當溢位輸出B[P]為邏輯‘0’時，將高頻振盪信號fH以‘1’除頻，得到參考振盪信號fref的週期為1TH。如此反覆對高頻振盪信號fH以‘2’和‘1’除頻，則可得圖中參考振盪信號fref的波形。長時間觀之，參考振盪信號fref的週期TL為1.5TH(因(2TH+1TH)/2=1.5TH)。高頻振盪信號fH的頻率被一非整數─1.5─除頻，形成參考振盪信號fref。

參考振盪信號產生器500所接收的高頻振盪信號fH可由一石英振盪器508所提供。以CDMA通訊系統為例，石英振盪器508設計來提供19.2MHz的高頻振盪信號fH，於本發明一實施例中，累加器504可為4位元(P=4)的累加器，且除頻控制值506可設定為二進位數‘1111’。當溢位輸出B[P]為邏輯‘1’時，非整數除頻器502將高頻振盪信號fH以‘586’除頻；當溢位輸出B[P]為邏輯‘0’時，非整數除頻器502將高頻振盪信號fH以‘585’除頻。如此一來，長時間下參考振盪信號fref的頻率會為精確的32.768KHz，可輸入頻率校正電路300使用。

上述各圖的電路可結合於一行動通訊裝置中。第7圖以方塊圖顯示其於行動通訊裝置內的應用。在該實施方式中，行動通訊裝置700包括一控制單元702、第5圖所示之石英振盪器508與參考振盪信號產生器500、第3圖所示之頻率校正電路300、以及第2圖所示之時脈產生電路200。石英振盪器508、參考振盪信號產生器500與頻率校正電路300無需一直開啟，其致能狀態可由控制單元702控制。

行動通訊裝置700可操作在一通訊模式或一低耗能模式。在通訊模式下，控制單元702致能石英振盪器508，以提供通訊使用之高頻振盪信號fH。此外，在石英振盪器508致能期間，控制單元702可致能參考振盪信號產生器500與頻率校正電路300，以設定時脈產生電路200內暫存器204所儲存的頻率控制數值。在低耗能模式下，控制單元702將石英振盪器508、參考振盪信號產生器500與頻率校正電路300除能，以節省電能。然而。低耗能模式下時鐘功能所需的時脈信號可由時脈產生電路200基於其暫存器204內儲存的頻率控制數值持續地提供，其中，時脈產生電路200內的振盪信號產生電路206(可為第1圖的振盪信號產生電路100)會負起產生振盪信號的功能，而無需使用到任何石英振盪器。上述設計使行動通訊裝置700無須為時鐘功能配置專屬的石英振盪器，就能提供高準確度的低頻振盪信號(fL)以供時鐘功能使用。使用本發明之行動通訊裝置不僅可以達成省電的功效，更可降低生產成本。

必須聲明的是，前述振盪信號產生電路206並非限定採用第1圖所示之電流/電容振盪技術。凡是非石英振盪器的振盪裝置，無論是電流/電容振盪器(I/C oscillator)、或電阻電容振盪器(RC oscillator)、或其他已知的振盪電路，都可稍作變形用來實現振盪信號產生電路206，使其可根據單一位元的控制信號(對應第1圖實施例之控制信號CS)調整輸出信號的振盪頻率。在某些實施方式中，振盪信號產生電路206可製作於晶片內部，以落實低成本提供振盪信號的目的。

此外，上述技術不限定全以硬體方式實現，也可部分以韌體方式實現。

第8圖以流程圖敘述本案低頻振盪信號產生程序的一種實施方式。如步驟S802所揭露，其中以一石英振盪器508產生一高頻振盪信號fH，且根據該高頻振盪信號fH產生一參考振盪信號fref。步驟S804包括：以電流/電容振盪器或電阻電容振盪器產生一低頻振盪信號fL，且根據一頻率控制數值調整該低頻振盪信號fL的頻率，且比對上述參考振盪信號fref與低頻振盪信號fL以最佳化該頻率控制數值。步驟S806，判斷頻率控制數值是否已最佳化？若判斷頻率控制數值未最佳化，流程將回到步驟S804，持續以動態變化的頻率控制數值調整低頻振盪信號的頻率。反之，若步驟S806判斷頻率控制數值已最佳化，則進行後續步驟S808。步驟S808，將最佳化後的頻率控制數值暫存於一暫存器，且在低耗能模式時除能上述石英振盪器，避免該石英振盪器持續消耗電能。步驟S810，在低耗能模式時，根據暫存器所儲存的頻率控制數值調整該低頻振盪信號的頻率，使該低頻振盪信號的頻率為最佳值。

第8圖所述流程成功克服電流/電容振盪器或電阻電容振盪器內常見的振盪頻率偏移問題。所揭露之低頻振盪信號產生方式可應用於各種電子裝置中。

前述多種實施方式乃用來幫助了解本發明，並非用來限定本案權利範圍。本案權利範圍請見以下申請專利範圍。

100．．．振盪信號產生電路

102．．．邏輯運算單元

200．．．時脈產生電路

202．．．累加器

204．．．暫存器

206．．．振盪信號產生電路

300．．．頻率校正電路

302、304．．．除頻器

306．．．頻率比較器

308．．．累加器

310．．．累加器308之總和輸出端

402．．．相位頻率感測器

404．．．互斥或閘

406、408．．．D型正反器

410．．．D型正反器控制信號

500．．．參考振盪信號產生器

502．．．非整數除頻器

504．．．累加器

506．．．除頻控制值

508．．．石英振盪器

700．．．行動通訊裝置

702．．．控制單元

A[N-1:0]．．．累加器202之總和輸出端的數值

A[N]．．．累加器202的溢位輸出

B[P-1:0]．．．累加器504之總和輸出端的數值

B[P]．．．累加器504的溢位輸出

C．．．電容

Cmp1、Cmp2．．．比較器

CS．．．控制信號

DN．．．下數信號

fH．．．高頻振盪信號

fL．．．低頻振盪信號

fL’．．．除頻後的低頻振盪信號

fref．．．參考振盪信號

fref’．．．除頻後的參考振盪信號

I1、I2．．．電流源

K、K+1．．．非整數除頻器502提供的兩整數倍數，於其除頻時選用

S1…S4．．．邏輯運算單元102所產生的信號

SW1、SW2．．．開關

TH．．．高頻振盪信號fH的振盪週期

TL．．．低頻振盪信號fL的振盪週期

UP．．．上數信號

V1、V2．．．參考信號

Vout．．．輸出信號

第1圖振盪信號產生電路的一種實施方式；

第2圖為本案所揭露時脈產生電路的一種實施方式；

第3圖圖解本案頻率校正電路的一種實施方式；

第4圖圖解第3圖頻率比較器306的一種實施方式；

第5圖圖解本案參考振盪信號產生器的一種實施方式；

第6圖以波形圖舉例說明非整數除頻器502的動作；

第7圖以方塊圖圖解本案行動通訊裝置的一種實施方式；以及

第8圖以流程圖敘述本案低頻振盪信號產生程序的一種實施方式。

200．．．時脈產生電路

202．．．累加器

204．．．暫存器

206．．．振盪信號產生電路

A[N-1:0]．．．累加器202之總和輸出端的數值

A[N]．．．累加器202的溢位輸出端的數值

fL．．．低頻振盪信號

Claims (13)

1. 一種時脈產生器，包括：一第一累加器，包含一第一輸入端、一第二輸入端、一第一控制端、一第一總和輸出端以及一第一溢位輸出端，該第二輸入端耦接該第一總和輸出端；一振盪信號產生電路，產生一第一振盪信號，且根據該第一累加器之該第一溢位輸出端之一第一溢位輸出信號調整該第一振盪信號的頻率；以及一頻率校正電路，用以根據該第一振盪信號與一參考振盪信號產生一頻率控制數值，其中，該第一累加器之該第一輸入端接收該頻率控制數值，該第一控制端接收該第一振盪信號使該第一累加器據以累加該頻率控制數值，且產生該第一溢位輸出信號，並且，該頻率校正電路更包括：一頻率比較器，用於比較該第一振盪信號的頻率以及該參考振盪信號的頻率，且產生一頻率比較結果；以及一第二累加器，包含一第三輸入端、一第四輸入端、一第二控制端以及一第二總和輸出端，該第四輸入端耦接該第二總和輸出端，該第二累加器的該第三輸入端接收該頻率比較器所輸出之該頻率比較結果，該第二控制端耦接該參考振盪信號使該第二累加器據以累加該頻率比較結果，且該第二累加器的該第二總和輸出端提供該頻率控制數值。
2. 如申請專利範圍第1項所述之時脈產生器，其中：當該第一振盪信號的頻率大於該參考振盪信號的頻率 時，該頻率比較器產生之該頻率比較結果為1；當該第一振盪信號的頻率等於該參考振盪信號的頻率時，該頻率比較器產生之該頻率比較結果為0；以及當該第一振盪信號的頻率小於該參考振盪信號的頻率時，該頻率比較器產生之該頻率比較結果為-1。
3. 如申請專利範圍第1項所述之時脈產生器，其中該頻率校正電路更包括：一第一除頻器，耦接該振盪信號產生電路以及該頻率比較器，用於將該第一振盪信號以2^M 除頻後提供至該頻率比較器；以及一第二除頻器，將該參考振盪信號以2^M 除頻後提供至該頻率比較器與該第二累加器之該第二控制端，其中M為大於該第一累加器的位元數的整數。
4. 如申請專利範圍第1項所述之時脈產生器，更包括一參考振盪信號產生器，其中包括：一第三累加器，包含一第五輸入端、一第六輸入端、一第三控制端、一第三總和輸出端以及一第二溢位輸出端，其中，該第六輸入端耦接該第三總和輸出端，該第五輸入端接收一除頻控制值，該第三控制端接收該參考振盪信號使該第三累加器據以累加該除頻控制值，且產生一第二溢位輸出信號並由該第二溢位輸出端輸出；以及一非整數除頻器，接收一第二振盪信號，並根據該第三累加器的該第二溢位輸出信號以多種整數倍數除頻該第二振盪信號，以產生該參考振盪信號，其中，該第二振盪信號之頻率大於該第一振盪信號之頻率。
5. 如申請專利範圍第4項所述之時脈產生器，其中該第二振盪信號由一石英振盪器提供。
6. 如申請專利範圍第1項所述之時脈產生器，更包括一暫存器，用以暫存該頻率控制數值。
7. 如申請專利範圍第1項所述之時脈產生器，其中該振盪信號產生電路包括下列之一者：電流/電容振盪器以及電阻電容振盪器。
8. 一種行動通訊裝置，包括：一石英振盪器，提供一高頻振盪信號；一時脈產生器，提供一低頻振盪信號，該時脈產生器包括：一第一累加器，包含一第一輸入端、一第二輸入端、一第一控制端、一第一總和輸出端以及一第一溢位輸出端，該第二輸入端耦接該第一總和輸出端；一振盪信號產生電路，產生該低頻振盪信號，且根據該第一累加器之該第一溢位輸出端之一第一溢位輸出信號調整該低頻振盪信號的頻率；以及一頻率校正電路，用以根據該低頻振盪信號與一參考振盪信號產生一頻率控制數值，其中，該第一累加器之該第一輸入端接收該頻率控制數值，該第一控制端接收該低頻振盪信號使該第一累加器據以累加該頻率控制數值，且產生該第一溢位輸出信號；以及一參考振盪信號產生電路，根據該石英振盪器所提供 的該高頻振盪信號產生該參考振盪信號，其中，該頻率校正電路更包括：一頻率比較器，用於比較該第一振盪信號的頻率以及該參考振盪信號的頻率，且產生一頻率比較結果；以及一第二累加器，包含一第三輸入端、一第四輸入端、一第二控制端以及一第二總和輸出端，該第四輸入端耦接該第二總和輸出端，該第二累加器的該第三輸入端接收該頻率比較器所輸出之該頻率比較結果，該第二控制端耦接該參考振盪信號使該第二累加器據以累加該頻率比較結果，且該第二累加器的該第二總和輸出端提供該頻率控制數值。
9. 一種時脈產生方法，包括：藉由一振盪信號產生電路產生一第一振盪信號；根據該第一振盪信號與一參考振盪信號產生一頻率控制數值；根據該第一振盪信號累加該頻率控制數值，以產生一第一溢位標示；以及根據該第一溢位標示調整該第一振盪信號的頻率，其中，該頻率控制數值之產生步驟更包括：比較該第一振盪信號與該參考振盪信號的頻率，以產生一頻率比較結果；以及累加該第一振盪信號與該參考振盪信號的該頻率比較結果，以得到該頻率控制數值。
10. 如申請專利範圍第9項所述之時脈產生方法，其中： 當該第一振盪信號的頻率大於該參考振盪信號的頻率時，產生之該頻率比較結果為1；當該第一振盪信號的頻率等於該參考振盪信號的頻率時，產生之該頻率比較結果為0；以及當該第一振盪信號的頻率小於該參考振盪信號的頻率時，產生之該頻率比較結果為-1。
11. 如申請專利範圍第10項所述之時脈產生方法，更包括：在比較該第一振盪信號與該參考振盪信號的頻率之前，將該第一振盪信號與該參考振盪信號以2^M 除頻，其中M為大於一第一累加器的位元數的整數，該第一累加器用於執行累加上述頻率控制數值的步驟。
12. 如申請專利範圍第9項所述之時脈產生方法，更包括：根據該參考振盪信號累加一除頻控制值以產生一第二溢位標示；以及根據該第二溢位標示以多種整數倍數除頻一石英振盪器產生的一第二振盪信號，以產生該參考振盪信號，其中該第二振盪信號之頻率大於該第一振盪信號之頻率。
13. 如申請專利範圍第12項所述之時脈產生方法，更包括：提供一暫存器暫存該頻率控制數值，當該石英振盪器禁能時，累加暫存於該暫存器的該頻率控制數值以產生該第一溢位標示。