CN114285394A - 一种带比较器延时补偿的张弛振荡器 - Google Patents
一种带比较器延时补偿的张弛振荡器 Download PDFInfo
- Publication number
- CN114285394A CN114285394A CN202111654522.XA CN202111654522A CN114285394A CN 114285394 A CN114285394 A CN 114285394A CN 202111654522 A CN202111654522 A CN 202111654522A CN 114285394 A CN114285394 A CN 114285394A
- Authority
- CN
- China
- Prior art keywords
- port
- circuit
- capacitor
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明属于集成电路领域，公开了一种带比较器延时补偿的张弛振荡器，包括参考电流电路、参考电压电路、充电电路、第一阈值电压电路、第二阈值电压电路、比较器和时钟电路；所述参考电流电路产生偏置电压VP，偏置电压VP连接到参考电压电路和充电电路的PMOS管的栅极，产生参考电流；参考电压电路利用参考电流通过电阻，产生参考电压VREF；充电电路利用电流给电容充电；阈值电压电路接收参考电压和充电电压，产生比较器阈值电压；比较器比较充电电压和阈值电压产生比较结果；时钟电路接收比较器的比较结果，产生两相非交叠时钟Q1和Q2。本发明使时钟周期不再受比较器延时的影响，提高了时钟频率的稳定性。
Description
技术领域
本发明属于集成电路中的张弛振荡器，尤其涉及一种带比较器延时补偿的张弛振荡器。
背景技术
集成电路中通常包含时钟振荡器，用于为其他模块提供运行时钟。振荡器通常包含两种类型，一种是晶体振荡器，另一种是张弛振荡器。晶体振荡器使用芯片外部的石英晶体，与芯片内部的驱动电路配合，产生谐振，输出时钟；这种振荡器精度很高，得到了广泛的使用，但因使用了外部石英晶体，导致成本也较高。张弛振荡器不依赖于外部器件，可以完全集成于芯片内部，因此成本较低，但因其时钟频率精度较低，限制了它的使用。
传统的张弛振荡器利用电流给电容充电产生时钟周期，使用比较器比较充电电压和参考电压来实现时钟翻转。如图1所示，是一种已知的张弛振荡器，该张弛振荡器电路包括参考电流电路、参考电压电路、充电电路、比较器和时钟电路。参考电流电路输出偏置电压VP，这个偏置电压连接到参考电压电路和充电电路的PMOS管的栅极，用于产生参考电流；参考电压电路包括一个PMOS管MP1和电阻R1，PMOS管MP1产生的电流流过电阻产生参考电压VREF；充电电路包括PMOS管MP2和MP3，电容C1和C2，NMOS管MN1和MN2，PMOS管MP2产生的电流给电容C1充电，产生充电电压VC1，PMOS管MP3产生的电流给电容C2充电，产生充电电压VC2，NMOS管MN1用于给电容C1放电，NMOS管MN2用于给电容C2放电；比较器包括COMP1和COMP2，COMP1用于比较充电电压VC1和参考电压VREF，输出比较结果VCO1，COMP2用于比较充电电压VC2和参考电压VREF，输出比较结果VCO2；时钟电路接收比较结果VCO1和VCO2，以及启动信号START，输出时钟Q1和Q2。在这个振荡器中，时钟周期中为：
其中，R是参考电压电路里电阻R1的阻值，C是充电电路里电容C1和C2的容值，td是比较器的延时。时钟周期中包括了比较器的延时，当供电电压和温度变化时，比较器的延时也发生变化，导致时钟周期变化，影响了时钟的稳定性。
发明内容
为了解决现有技术中存在的上述技术问题，本发明提供了一种带比较器延时补偿的张弛振荡器，其具体技术方案如下：
一种带比较器延时补偿的张弛振荡器，包括参考电流电路、参考电压电路、充电电路、第一阈值电压电路、第二阈值电压电路、比较器和时钟电路；所述参考电流电路产生偏置电压VP，偏置电压VP连接到参考电压电路和充电电路的PMOS管的栅极，产生参考电流；参考电压电路利用参考电流通过电阻，产生参考电压VREF；充电电路利用电流给电容充电；阈值电压电路接收参考电压和充电电压，产生比较器阈值电压；比较器比较充电电压和阈值电压产生比较结果；时钟电路接收比较器的比较结果，产生两相非交叠时钟Q1和Q2。
进一步的，所述的参考电压电路由如下方式构成：PMOS管MP1的源极与供电电源连接，栅极与参考电流电路产生的偏置电压VP相连，漏极与电阻R1的第一端口相连，电阻R1的第二端口与地相连；PMOS管MP1产生的参考电流流过电阻R1，产生参考电压VREF，提供给第一阈值电压电路和第二阈值电压电路。
进一步的，所示充电电路由如下方式构成：第一PMOS管MP2的源极与供电电源相连，栅极与参考电流电路产生的偏置电压VP相连，漏极与第一电容C1的第一端口相连；第一电容C1的第二端口与地相连；第一NMOS管MN1的漏极与第一电容C1的第一端口相连，栅极与时钟电路的输出时钟Q1相连，源极与地相连；第一PMOS管MP2产生的电流给第一电容C1充电，输出第一充电电压VC1；第二PMOS管MP3的源极与供电电源相连，栅极与参考电流电路产生的偏置电压VP相连，漏极与第二电容C2的第一端口相连；第二电容C2的第二端口与地相连；第二NMOS管MN2的漏极与第二电容C2的第一端口相连，栅极与时钟电路的输出时钟Q2相连，源极与地相连；第二PMOS管MP3产生的电流给第二电容C2充电，输出第一充电电压VC2。
进一步的，所述第一阈值电压电路接收充电电路的第一充电电压VC1、时钟电路的输出时钟Q1和Q2、启动信号START、参考电压电路的输出参考电压VREF和参考电流电路的输出偏置电压VP，产生输出电压VR1，用于第一比较器的阈值电压；
所述第二阈值电压电路接收充电电路的第二充电电压VC2、时钟电路的输出时钟Q1和Q2、启动信号START、参考电压电路的输出参考电压VREF和参考电流电路的输出偏置电压VP，产生输出电压VR2，用于第二比较器的阈值电压。
所述的比较器由两个比较器构成。第一比较器COMP1的第一输入端与充电电路的第一充电电压VC1相连，第二输入端与第一阈值电压电路的输出VR1相连，输出结果VCO1给到时钟电路；第二比较器COMP2的第一输入端与充电电路的第二充电电压VC2相连，第二输入端与第二阈值电压电路的输出VR2相连，输出结果VCO2给到时钟电路。
进一步的，所述时钟电路接收第一比较器COMP1的输出VCO1、第二比较器COMP2的输出VCO2，启动信号START，输出时钟Q1和Q2。
进一步的，所述第一阈值电压电路由如下方式构成：第一开关S1的第一端口与充电电路的第一充电电压VC1相连，第二端口与第一电容C1的第一端口相连，第三端口与时钟电路的输出时钟Q2相连；第一电容C1的第二端口与地相连；第二开关S2的第一端口与第一电容C1的第一端口相连，第二端口与第二电容C2的第一端口相连，第三端口与时钟电路的输出时钟Q1相连；第二电容C2的第二端口与地相连；第三开关S3的第一端口与第二电容C2的第一端口相连，第二端口与第三电容C3的第一端口相连，第三端口与启动信号START相连；第三电容C3的第二端口与地相连；第一PMOS管MP1的源极与供电电源相连，栅极与参考电流电路的输出偏置电压VP相连，漏极与第二PMOS管MP2的源极相连；第二PMOS管MP2的栅极与第二电容C2的第一端口相连，漏极与第三电容C3的第一端口相连；第三PMOS管MP3的源极与第二PMOS管的源极相连，栅极与参考电压电路的输出参考电压VREF相连，漏极与第二NMOS管的漏极相连；第一NMOS管MN1的漏极与第三电容C3的第一端口相连，栅极与第二NMOS管MN2的栅极相连，源极与地相连；第二NMOS管的栅极与漏极相连，源极与地相连；所述的第一阈值电压电路比较充电电路的第一充电电压VC1的峰值与参考电压电路的输出参考电压VREF，将误差电压转换为误差电流，并积分到第三电容C3的第一端口，产生输出电压VR1。
进一步的，所述第二阈值电压电路由如下方式构成：第一开关S1的第一端口与充电电路的第一充电电压VC2相连，第二端口与第一电容C1的第一端口相连，第三端口与时钟电路的输出时钟Q1相连；第一电容C1的第二端口与地相连；第二开关S2的第一端口与第一电容C1的第一端口相连，第二端口与第二电容C2的第一端口相连，第三端口与时钟电路的输出时钟Q2相连；第二电容C2的第二端口与地相连；第三开关S3的第一端口与第二电容C2的第一端口相连，第二端口与第三电容C3的第一端口相连，第三端口与启动信号START相连；第三电容C3的第二端口与地相连；第一PMOS管MP1的源极与供电电源相连，栅极与参考电流电路的输出偏置电压VP相连，漏极与第二PMOS管MP2的源极相连；第二PMOS管MP2的栅极与第二电容C2的第一端口相连，漏极与第三电容C3的第一端口相连；第三PMOS管MP3的源极与第二PMOS管的源极相连，栅极与参考电压电路的输出参考电压VREF相连，漏极与第二NMOS管的漏极相连；第一NMOS管MN1的漏极与第三电容C3的第一端口相连，栅极与第二NMOS管MN2的栅极相连，源极与地相连；第二NMOS管的栅极与漏极相连，源极与地相连；所述的第一阈值电压电路比较充电电路的第一充电电压VC1的峰值与参考电压电路的输出参考电压VREF，将误差电压转换为误差电流，并积分到第三电容C3的第一端口，产生输出电压VR2。
本发明通过调节比较器的阈值电压，使充电电压的峰值等于参考电压，从而补偿了比较器的延时，使时钟周期不再受比较器延时的影响，提高了时钟频率的稳定性。
附图说明
图1是传统的张弛振荡器示意图。
图2是本发明的带比较器延时补偿的张弛振荡器电路图。
图3是本发明的第一阈值电压电路的电路图。
图4是本发明的第二阈值电压电路的电路图。
图5是时钟电路的一种实施例示意图。
图6是时序波形示意图。
具体实施方式
下面结合附图对本发明的结构及其工作原理作详细说明。
如图2所示，本发明的带比较器延时补偿的张弛振荡器，包括参考电流电路、参考电压电路、充电电路、第一阈值电压电路、第二阈值电压电路、比较器和时钟电路。
所述参考电流电路产生偏置电压VP，提供给参考电压电路和充电电路，用于产生参考电流。
所述参考电压电路由一个PMOS管和一个电阻构成。PMOS管MP1的源极与供电电源连接，栅极与参考电流电路产生的偏置电压VP相连，漏极与电阻R1的第一端口相连，电阻R1的第二端口与地相连。PMOS管MP1产生的参考电流流过电阻R1，产生参考电压VREF，提供给第一阈值电压电路和第二阈值电压电路。
所述的充电电路由两个PMOS管、两个电容和两个NMOS管构成。第一PMOS管MP2的源极与供电电源相连，栅极与参考电流电路产生的偏置电压VP相连，漏极与第一电容C1的第一端口相连；第一电容C1的第二端口与地相连；第一NMOS管MN1的漏极与第一电容C1的第一端口相连，栅极与时钟电路的输出时钟Q1相连，源极与地相连；第一PMOS管MP2产生的电流给第一电容C1充电，输出第一充电电压VC1；第二PMOS管MP3的源极与供电电源相连，栅极与参考电流电路产生的偏置电压VP相连，漏极与第二电容C2的第一端口相连；第二电容C2的第二端口与地相连；第二NMOS管MN2的漏极与第二电容C2的第一端口相连，栅极与时钟电路的输出时钟Q2相连，源极与地相连；第二PMOS管MP3产生的电流给第二电容C2充电，输出第一充电电压VC2。
所述第一阈值电压电路接收充电电路的第一充电电压VC1、时钟电路的输出时钟Q1和Q2、启动信号START、参考电压电路的输出参考电压VREF和参考电流电路的输出偏置电压VP，产生输出电压VR1，用于第一比较器的阈值电压。
所述的第二阈值电压电路接收充电电路的第二充电电压VC2、时钟电路的输出时钟Q1和Q2、启动信号START、参考电压电路的输出参考电压VREF和参考电流电路的输出偏置电压VP，产生输出电压VR2，用于第二比较器的阈值电压。
所述的比较器由两个比较器构成。第一比较器COMP1的第一输入端与充电电路的第一充电电压VC1相连，第二输入端与第一阈值电压电路的输出VR1相连，输出结果VCO1给到时钟电路；第二比较器COMP2的第一输入端与充电电路的第二充电电压VC2相连，第二输入端与第二阈值电压电路的输出VR2相连，输出结果VCO2给到时钟电路。
所述的时钟电路接收第一比较器COMP1的输出VCO1、第二比较器COMP2的输出VCO2、启动信号START，输出时钟Q1和Q2。
如图3所示，是本发明的第一阈值电压电路的电路图，包括三个开关、三个电容、三个PMOS管和两个NMOS管。第一开关S1的第一端口与充电电路的第一充电电压VC1相连，第二端口与第一电容C1的第一端口相连，第三端口与时钟电路的输出时钟Q2相连；第一电容C1的第二端口与地相连；第二开关S2的第一端口与第一电容C1的第一端口相连，第二端口与第二电容C2的第一端口相连，第三端口与时钟电路的输出时钟Q1相连；第二电容C2的第二端口与地相连；第三开关S3的第一端口与第二电容C2的第一端口相连，第二端口与第三电容C3的第一端口相连，第三端口与启动信号START相连；第三电容C3的第二端口与地相连；第一PMOS管MP1的源极与供电电源相连，栅极与参考电流电路的输出偏置电压VP相连，漏极与第二PMOS管MP2的源极相连；第二PMOS管MP2的栅极与第二电容C2的第一端口相连，漏极与第三电容C3的第一端口相连；第三PMOS管MP3的源极与第二PMOS管MP2的源极相连，栅极与参考电压电路的输出参考电压VREF相连，漏极与第二NMOS管的漏极相连；第一NMOS管MN1的漏极与第三电容C3的第一端口相连，栅极与第二NMOS管MN2的栅极相连，源极与地相连；第二NMOS管的栅极与漏极相连，源极与地相连；所述的第一阈值电压电路比较充电电路的第一充电电压VC1的峰值与参考电压电路的输出参考电压VREF，将误差电压转换为误差电流，并积分到第三电容C3的第一端口，产生输出电压VR1。
如图4所示，是本发明的第二阈值电压电路的电路图，包括三个开关、三个电容、三个PMOS管和两个NMOS管。第一开关S1的第一端口与充电电路的第一充电电压VC2相连，第二端口与第一电容C1的第一端口相连，第三端口与时钟电路的输出时钟Q1相连；第一电容C1的第二端口与地相连；第二开关S2的第一端口与第一电容C1的第一端口相连，第二端口与第二电容C2的第一端口相连，第三端口与时钟电路的输出时钟Q2相连；第二电容C2的第二端口与地相连；第三开关S3的第一端口与第二电容C2的第一端口相连，第二端口与第三电容C3的第一端口相连，第三端口与启动信号START相连；第三电容C3的第二端口与地相连；第一PMOS管MP1的源极与供电电源相连，栅极与参考电流电路的输出偏置电压VP相连，漏极与第二PMOS管MP2的源极相连；第二PMOS管MP2的栅极与第二电容C2的第一端口相连，漏极与第三电容C3的第一端口相连；第三PMOS管MP3的源极与第二PMOS管的源极相连，栅极与参考电压电路的输出参考电压VREF相连，漏极与第二NMOS管的漏极相连；第一NMOS管MN1的漏极与第三电容C3的第一端口相连，栅极与第二NMOS管MN2的栅极相连，源极与地相连；第二NMOS管的栅极与漏极相连，源极与地相连；所述的第一阈值电压电路比较充电电路的第一充电电压VC1的峰值与参考电压电路的输出参考电压VREF，将误差电压转换为误差电流，并积分到第三电容C3的第一端口，产生输出电压VR2。
如图5所，时钟电路的一个实施例，由两个或非门和两个延时单元构成。第一或非门NR1的第一输入端与第一比较器的输出VCO1相连，第二输入端口与第二延时单元DL2的输出相连，输出与第一延时单元DL1的输入相连；第二或非门NR2的第一输入端口与第一延时单元DL1的输出相连，第二输入端口与启动信号START相连，第三输入端口与第二比较器的输出VCO2相连，输出与第二延时单元DL2的输入相连；第一或非门NR1的输出与输出时钟Q2相连，第二或非门NR2的输出与输出时钟Q1相连。时钟Q1和Q2是反相时钟，利用延时单元DL1和DL2，时钟Q1和Q2的高电平不相交叠。
如图6所示，是时序波形示意图，包括启动信号START、参考电压电路的输出参考电压VREF、充电电路的第一充电电压VC1、第二充电电压VC2、时钟电路的输出时钟Q1和Q2。启动信号START初始有一个高电平脉冲，设置张弛振荡器在初始状态，比较器的阈值电压初始为参考电压VREF。当START变为低电平，第一充电电压VC1开始上升，当超过第一比较器的阈值电压，第一比较器的输出VCO1翻转，触发时钟电路拉低输出时钟Q2和拉高输出时钟Q1，第二充电电压VC2开始上升，当超过第二比较器的阈值电压，第二比较器的输出VCO2翻转，触发时钟电路拉低输出时钟Q1和拉高输出时钟Q2，第一充电电压VC1又开始上升，如此往复。
第一阈值电压电路比较第一充电电压VC1的峰值电压和参考电压VREF，将误差电压转变为误差电流，积分在电容上并输出VR1作为第一比较器的阈值电压；同样，第二阈值电压电路比较第二充电电压VC2的峰值电压和参考电压VREF，将误差电压转变为误差电流，积分在电容上并输出VR2作为第二比较器的阈值电压。通过负反馈，经过一些时钟周期以后，充电电压的峰值等于参考电压VREF，时钟周期为：
其中，R是参考电压电路里电阻R1的阻值，C是充电电路里电容C1和C2的容值。公式中已不包含比较器的延时，因此消除了比较器延时的影响，提高了时钟频率的稳定性。
Claims (7)
1.一种带比较器延时补偿的张弛振荡器，包括参考电流电路、参考电压电路、充电电路、第一阈值电压电路、第二阈值电压电路、比较器和时钟电路；其特征在于：所述参考电流电路产生偏置电压VP，偏置电压VP连接到参考电压电路和充电电路的PMOS管的栅极，产生参考电流；参考电压电路利用参考电流通过电阻，产生参考电压VREF；充电电路利用电流给电容充电；阈值电压电路接收参考电压和充电电压，产生比较器阈值电压；比较器比较充电电压和阈值电压产生比较结果；时钟电路接收比较器的比较结果，产生两相非交叠时钟Q1和Q2。
2.如权利要求1所述的带比较器延时补偿的张弛振荡器，其特征在于：所述的参考电压电路由如下方式构成：PMOS管MP1的源极与供电电源连接，栅极与参考电流电路产生的偏置电压VP相连，漏极与电阻R1的第一端口相连，电阻R1的第二端口与地相连；PMOS管MP1产生的参考电流流过电阻R1，产生参考电压VREF，提供给第一阈值电压电路和第二阈值电压电路。
3.如权利要求2所述的带比较器延时补偿的张弛振荡器，其特征在于：所示充电电路由如下方式构成：第一PMOS管MP2的源极与供电电源相连，栅极与参考电流电路产生的偏置电压VP相连，漏极与第一电容C1的第一端口相连；第一电容C1的第二端口与地相连；第一NMOS管MN1的漏极与第一电容C1的第一端口相连，栅极与时钟电路的输出时钟Q1相连，源极与地相连；第一PMOS管MP2产生的电流给第一电容C1充电，输出第一充电电压VC1；第二PMOS管MP3的源极与供电电源相连，栅极与参考电流电路产生的偏置电压VP相连，漏极与第二电容C2的第一端口相连；第二电容C2的第二端口与地相连；第二NMOS管MN2的漏极与第二电容C2的第一端口相连，栅极与时钟电路的输出时钟Q2相连，源极与地相连；第二PMOS管MP3产生的电流给第二电容C2充电，输出第一充电电压VC2。
4.如权利要求3所述的带比较器延时补偿的张弛振荡器，其特征在于：所述第一阈值电压电路接收充电电路的第一充电电压VC1、时钟电路的输出时钟Q1和Q2、启动信号START、参考电压电路的输出参考电压VREF和参考电流电路的输出偏置电压VP，产生输出电压VR1，用于第一比较器的阈值电压；
所述第二阈值电压电路接收充电电路的第二充电电压VC2、时钟电路的输出时钟Q1和Q2、启动信号START、参考电压电路的输出参考电压VREF和参考电流电路的输出偏置电压VP，产生输出电压VR2，用于第二比较器的阈值电压；所述的比较器由两个比较器构成；第一比较器COMP1的第一输入端与充电电路的第一充电电压VC1相连，第二输入端与第一阈值电压电路的输出VR1相连，输出结果VCO1给到时钟电路；第二比较器COMP2的第一输入端与充电电路的第二充电电压VC2相连，第二输入端与第二阈值电压电路的输出VR2相连，输出结果VCO2给到时钟电路。
5.如权利要求4所述的带比较器延时补偿的张弛振荡器，其特征在于：所述时钟电路接收第一比较器COMP1的输出VCO1、第二比较器COMP2的输出VCO2，启动信号START，输出时钟Q1和Q2。
6.如权利要求2所述的带比较器延时补偿的张弛振荡器，其特征在于：所述第一阈值电压电路由如下方式构成：第一开关S1的第一端口与充电电路的第一充电电压VC1相连，第二端口与第一电容C1的第一端口相连，第三端口与时钟电路的输出时钟Q2相连；第一电容C1的第二端口与地相连；第二开关S2的第一端口与第一电容C1的第一端口相连，第二端口与第二电容C2的第一端口相连，第三端口与时钟电路的输出时钟Q1相连；第二电容C2的第二端口与地相连；第三开关S3的第一端口与第二电容C2的第一端口相连，第二端口与第三电容C3的第一端口相连，第三端口与启动信号START相连；第三电容C3的第二端口与地相连；第一PMOS管MP1的源极与供电电源相连，栅极与参考电流电路的输出偏置电压VP相连，漏极与第二PMOS管MP2的源极相连；第二PMOS管MP2的栅极与第二电容C2的第一端口相连，漏极与第三电容C3的第一端口相连；第三PMOS管MP3的源极与第二PMOS管的源极相连，栅极与参考电压电路的输出参考电压VREF相连，漏极与第二NMOS管的漏极相连；第一NMOS管MN1的漏极与第三电容C3的第一端口相连，栅极与第二NMOS管MN2的栅极相连，源极与地相连；第二NMOS管的栅极与漏极相连，源极与地相连；所述的第一阈值电压电路比较充电电路的第一充电电压VC1的峰值与参考电压电路的输出参考电压VREF，将误差电压转换为误差电流，并积分到第三电容C3的第一端口，产生输出电压VR1。
7.如权利要求2所述的带比较器延时补偿的张弛振荡器，其特征在于：所述第二阈值电压电路由如下方式构成：第一开关S1的第一端口与充电电路的第一充电电压VC2相连，第二端口与第一电容C1的第一端口相连，第三端口与时钟电路的输出时钟Q1相连；第一电容C1的第二端口与地相连；第二开关S2的第一端口与第一电容C1的第一端口相连，第二端口与第二电容C2的第一端口相连，第三端口与时钟电路的输出时钟Q2相连；第二电容C2的第二端口与地相连；第三开关S3的第一端口与第二电容C2的第一端口相连，第二端口与第三电容C3的第一端口相连，第三端口与启动信号START相连；第三电容C3的第二端口与地相连；第一PMOS管MP1的源极与供电电源相连，栅极与参考电流电路的输出偏置电压VP相连，漏极与第二PMOS管MP2的源极相连；第二PMOS管MP2的栅极与第二电容C2的第一端口相连，漏极与第三电容C3的第一端口相连；第三PMOS管MP3的源极与第二PMOS管的源极相连，栅极与参考电压电路的输出参考电压VREF相连，漏极与第二NMOS管的漏极相连；第一NMOS管MN1的漏极与第三电容C3的第一端口相连，栅极与第二NMOS管MN2的栅极相连，源极与地相连；第二NMOS管的栅极与漏极相连，源极与地相连；所述的第一阈值电压电路比较充电电路的第一充电电压VC1的峰值与参考电压电路的输出参考电压VREF，将误差电压转换为误差电流，并积分到第三电容C3的第一端口，产生输出电压VR2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111654522.XA CN114285394A (zh) | 2021-12-30 | 2021-12-30 | 一种带比较器延时补偿的张弛振荡器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111654522.XA CN114285394A (zh) | 2021-12-30 | 2021-12-30 | 一种带比较器延时补偿的张弛振荡器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114285394A true CN114285394A (zh) | 2022-04-05 |
Family
ID=80879118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111654522.XA Pending CN114285394A (zh) | 2021-12-30 | 2021-12-30 | 一种带比较器延时补偿的张弛振荡器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114285394A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113839649A (zh) * | 2021-09-16 | 2021-12-24 | 英韧科技(上海)有限公司 | 张弛振荡器、集成电路和电子设备 |
-
2021
- 2021-12-30 CN CN202111654522.XA patent/CN114285394A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113839649A (zh) * | 2021-09-16 | 2021-12-24 | 英韧科技(上海)有限公司 | 张弛振荡器、集成电路和电子设备 |
| CN113839649B (zh) * | 2021-09-16 | 2023-11-21 | 英韧科技(上海)有限公司 | 张弛振荡器、集成电路和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106059538B (zh) | 一种自带工艺偏差校准功能的张弛振荡器 | |
| US8212599B2 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
| CN112234957B (zh) | 一种具有负反馈调节功能的模拟振荡器电路 | |
| US9166569B2 (en) | Relaxation oscillator | |
| CN107040210B (zh) | 一种rc振荡器及dc-dc电源芯片 | |
| US11245360B2 (en) | Oscillator circuit, chip and electronic device | |
| CN110518896B (zh) | 一种提供任意频率及占空比的时钟发生电路与芯片 | |
| CN108880507A (zh) | 张弛振荡器 | |
| CN114285394A (zh) | 一种带比较器延时补偿的张弛振荡器 | |
| CN113949344B (zh) | 一种频率稳定的rc振荡器 | |
| CN112583355B (zh) | 高精度张弛振荡器 | |
| WO2006117236A2 (en) | Apparatus and method for reducing power comsumption within an oscillator | |
| CN112910446A (zh) | 一种振荡器 | |
| CN210490799U (zh) | 一种SoC内置振荡电路 | |
| CN103312267A (zh) | 一种高精度振荡器及频率产生方法 | |
| CN108667439B (zh) | 一种新型低功耗高精度低温漂rc振荡器 | |
| CN211531068U (zh) | 一种自激多谐振荡器电路 | |
| CN111884591A (zh) | 一种高精度低温漂的振荡器 | |
| CN108599745B (zh) | 单电容占空比可控振荡器 | |
| CN110266290B (zh) | 一种振荡器 | |
| CN112311360A (zh) | 一种无需参考时钟的高精度振荡器 | |
| CN108075773B (zh) | 用于锁相环的启动电路及锁相环 | |
| TWI803346B (zh) | 比較器模組與使用其的震盪器 | |
| CN219643888U (zh) | 一种rc振荡器 | |
| CN218734240U (zh) | 一种张弛振荡器及应用设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |