CN211531068U - 一种自激多谐振荡器电路 - Google Patents
一种自激多谐振荡器电路 Download PDFInfo
- Publication number
- CN211531068U CN211531068U CN201922294940.7U CN201922294940U CN211531068U CN 211531068 U CN211531068 U CN 211531068U CN 201922294940 U CN201922294940 U CN 201922294940U CN 211531068 U CN211531068 U CN 211531068U
- Authority
- CN
- China
- Prior art keywords
- transistor
- type mos
- mos transistor
- triode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 23
- 238000007493 shaping process Methods 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 33
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 claims description 3
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 abstract description 7
- 230000001052 transient effect Effects 0.000 abstract 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 9
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 6
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 6
- 238000007599 discharging Methods 0.000 description 6
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种自激多谐振荡器电路,该电路能够在上电瞬间连续的周期性的产生矩形脉冲信号而不用外加触发信号,该电路由偏置电路,温度系数可调的偏置电流电路,输出整形电路以及核心部分振荡信号产生电路构成,其中温度系数可调的偏置电路由两路不同温度系数的电流源叠加而成,设计中可通过灵活的调节两路电流的比例,达到相对精确的频率控制的目的,周期性振荡信号的产生通过电容的充放电来控制三极管的导通与截止,从而使得电路在两个暂稳态之间自行振荡,该振荡器电路的输出时钟频率更加稳定和精准。
Description
技术领域
本实用新型属于半导体集成电路技术领域,尤其涉及一种自激多谐振荡器电路。
背景技术
在集成电路设计中,经常涉及到开关电路,这时就需要时钟信号控制开关的导通与关闭,随着集成度、性能要求越来越高,就需要一种不用外加激励就能自行产生交流信号输出的电路,且有较为精确的振荡频率。振荡器的性能指标直接关系到电路功能的准确性和功耗,已知,振荡器的输出时钟频率会受到工艺、温度的影响振荡频率会有大幅的变化。对于工艺的影响除了在电路设计上优化外,还可以通过修调来精确控制电路中一些器件的参数,振荡器频率随工作温度影响的变化就需要在电路设计中进行优化。
因此,提供一种新的自激多谐振荡器电路是本领域技术人员亟需解决的技术问题。
实用新型内容
为了解决上述问题,本实用新型提供了一种自激多谐振荡器电路。
本实用新型提供一种自激多谐振荡器电路,其特征在于,包括偏置电路、温度系数可调的偏置电流电路、核心部分振荡信号产生电路和输出整形电路;
所述偏置电路包括第17P型MOS管M17,第18P型MOS管M18,第19P型MOS管M19,第20N型MOS管M20,第21N型MOS管M21;
所述温度系数可调的偏置电流电路包括第8N型MOS管M8,第9N 型MOS管M9,第10N型MOS管M10,第11N型MOS管M11;
所述核心振荡信号产生电路包括第12N型MOS管M12,第13N型 MOS管M13,第14N型MOS管M14,第15N型MOS管M15,第16N型 MOS管M16,第3NPN型三极晶体管Q3,第4NPN型三极晶体管Q4,第 5NPN型三极晶体管Q5,第6NPN型三极晶体管Q6,第7NPN型三极晶体管Q7,第8NPN型三极晶体管Q8,第9NPN型三极晶体管Q9,第10NPN 型三极晶体管Q10,第11NPN型三极晶体管Q11,第3电阻R3,第4 电阻R4,第1电容C1;
所述N型MOS管M8的栅极接N型MOS管M8的源级、接N型MOS 管M9的栅极、接电流源IBIAS1,漏极接地;N型MOS管M9的源极接 N型MOS管M10的源级、接电阻R3的一端、接三极晶体管Q6、Q7的基极,漏极接地;N型MOS管M11的栅极接N型MOS管M11的源级、接N型MOS管M10的栅极、接电流源IBIAS2,漏极接地;N型MOS管 M10的漏极接地;电阻R3的另一端接电阻R4、接三极晶体管Q3的发射极;三极晶体管Q3的基极接三极晶体管Q3的集电极接电源;电阻 R4的另一端接三极晶体管Q4的基极;三极晶体管Q4的集电极接电源、发射极接三极晶体管Q5的基极和集电极;三极晶体管Q5的发射极接三极晶体管Q12、Q13的发射极、接N型MOS管M16的源极;三极晶体管Q6的集电极接电源VDD,发射极接三极晶体管Q10的基极、接Q8的集电极、接Q12的集电极与Q12的基极、接P型MOS管M18 的漏极;三极晶体管Q7的集电极接电源VDD,发射极接三极晶体管 Q11的基极、接Q9的集电极、接Q13的集电极与Q13的基极、接P 型MOS管M19的漏极;三极晶体管Q8的基极接三极晶体管Q11的发射极、接N型MOS管M13的源极,发射极接N型MOS管M12的源极;三极晶体管Q9的基极接三极晶体管Q10的发射极、接N型MOS管M14 的源极,发射极接N型MOS管M15的源极;电容C1的一端接N型MOS 管M13的源级另一端接N型MOS管M14的源级;N型MOS管M12、M13、 M14、M15、M16、M20、M21的漏极全部接地,栅极全部接N型MOS管 M20的源极并接至电流源IBIAS3;P型MOS管17的漏极接P型MOS 管M17的栅极、M18的栅极、M19的栅极,接N型MOS管M21的源级,源级接电源VDD;P型MOS管M18、M19的源极都接电源VDD。
所述输出整形电路包括第1NPN型晶体管Q1、第2NPN型晶体管 Q2,第1N型MOS管M1、第2N型MOS管M2、第3N型MOS管M3、第 4P型MOS管M4、第5P型MOS管M5、第6P型MOS管M6、第7P型MOS 管M7,第1电阻R1,第2电阻R2;
所述N型MOS管M1的栅极接偏置电压,所述N型MOS管M1的漏极接地,所述N型MOS管M1的源级接NPN型晶体管Q1和NPN型晶体管Q2的发射极,所述N型MOS管M2的栅极同时连接N型MOS管M2 的源极、P型MOS管M4的漏极和N型MOS管M3的栅极,N型MOS管 M2的漏极接地,所述N型MOS管M3的漏极接地,所述N型MOS管M3 的源极接N型MOS管M5的漏极以及反向器INV的输入端,P型MOS 管M4的栅极接P型MOS管M6的漏极、NPN型晶体管Q1的集电极,源级接电源VDD;P型MOS管M5的栅极接P型MOS管M7的漏极、NPN 型晶体管Q2的集电极,源级接电源VDD;电阻R1的一端接P型MOS 管M4的栅极另一端接P型MOS管M6的栅极、P型MOS管M7的栅极、电阻R2的一端;电阻R2的一端接P型MOS管M5的栅极;P型MOS 管M6的源极接电源VDD;P型MOS管M7的源极接电源VDD;NPN型晶体管Q1的基极接信号CLK1;NPN型晶体管Q2的基极接信号CLK2
本实用新型的有益效果为:
(1)偏置电路为整个电路提供合理的偏置电压和电流保证电路的正常工作;
(2)温度系数可调的偏置电流电路由两路不同温度系数的偏置电流叠加而成,通过调节这两路电流的大小可以得到所需的温度系数的电流,由于振荡信号的产生就是通过电容的充放电形成的,因此可以得到在一定温度范围内相对稳定的振荡频率;
(3)整形电路可将核心振荡信号产生电路产生的振荡信号CLK1 和CLK2不转化为方波信号CLK。
附图说明
图1:自激多谐振荡器电路系统框图;
图2:振荡信号产生电路;
图3:输出整形电路;
图4:时钟信号波形。
具体实施方式
下面将结合附图和实施方式对本实用新型作进一步说明。
实施例1
如图1所示,本实用新型提供一种自激多谐振荡器电路,包括偏置电路、温度系数可调的偏置电流电路、核心部分振荡信号产生电路和输出整形电路;如图2所示,偏置电路、温度系数可调的偏置电流电路、核心部分振荡信号产生电路构成的振荡信号产生电路,其中,偏置电路包括第17P型MOS管M17,第18P型MOS管M18,第19P型 MOS管M19,第20N型MOS管M20,第21N型MOS管M21。温度系数可调的偏置电流电路包括第8N型MOS管M8,第9N型MOS管M9,第10N 型MOS管M10,第11N型MOS管M11。核心振荡信号产生电路包括第 12N型MOS管M12,第13N型MOS管M13,第14N型MOS管M14,第 15N型MOS管M15,第16N型MOS管M16,第3NPN型三极晶体管Q3,第4NPN型三极晶体管Q4,第5NPN型三极晶体管Q5,第6NPN型三极晶体管Q6,第7NPN型三极晶体管Q7,第8NPN型三极晶体管Q8,第 9NPN型三极晶体管Q9,第10NPN型三极晶体管Q10,第11NPN型三极晶体管Q11。第3电阻R3,第4电阻R4,第1电容C1。
它们的连接方式为:N型MOS管M8的栅极接N型MOS管M8的源级、接N型MOS管M9的栅极、接电流源IBIAS1,漏极接地;N型MOS 管M9的源极接N型MOS管M10的源级、接电阻R3的一端、接三极晶体管Q6、Q7的基极,漏极接地;N型MOS管M11的栅极接N型MOS 管M11的源级、接N型MOS管M10的栅极、接电流源IBIAS2,漏极接地;N型MOS管M10的漏极接地;电阻R3的另一端接电阻R4、接三极晶体管Q3的发射极;三极晶体管Q3的基极接三极晶体管Q3的集电极接电源;电阻R4的另一端接三极晶体管Q4的基极;三极晶体管Q4的集电极接电源、发射极接三极晶体管Q5的基极和集电极;三极晶体管Q5的发射极接三极晶体管Q12、Q13的发射极、接N型MOS 管M16的源极;三极晶体管Q6的集电极接电源VDD,发射极接三极晶体管Q10的基极、接Q8的集电极、接Q12的集电极与Q12的基极、接P型MOS管M18的漏极;三极晶体管Q7的集电极接电源VDD,发射极接三极晶体管Q11的基极、接Q9的集电极、接Q13的集电极与 Q13的基极、接P型MOS管M19的漏极;三极晶体管Q8的基极接三极晶体管Q11的发射极、接N型MOS管M13的源极,发射极接N型 MOS管M12的源极;三极晶体管Q9的基极接三极晶体管Q10的发射极、接N型MOS管M14的源极,发射极接N型MOS管M15的源极;电容C1的一端接N型MOS管M13的源级另一端接N型MOS管M14的源级;N型MOS管M12、M13、M14、M15、M16、M20、M21的漏极全部接地,栅极全部接N型MOS管M20的源极并接至电流源IBIAS3;P型 MOS管17的漏极接P型MOS管M17的栅极、M18的栅极、M19的栅极,接N型MOS管M21的源级,源级接电源VDD;P型MOS管M18、M19的源极都接电源VDD。
输出整形电路如图3所示,包括第1NPN型晶体管Q1、第2NPN 型晶体管Q2,第1N型MOS管M1、第2N型MOS管M2、第3N型MOS 管M3、第4P型MOS管M4、第5P型MOS管M5、第6P型MOS管M6、第7P型MOS管M7,第1电阻R1,第2电阻R2。他们的连接方式为N 型MOS管M1的栅极接偏置电压,漏极接地,源级接NPN型晶体管Q1 和NPN型晶体管Q2的发射极,所述N型MOS管M2的栅极接N型MOS 管M2的源极、P型MOS管M4的漏极和N型MOS管M3的栅极,漏极接地,所述N型MOS管M3的漏极接地,源极接N型MOS管M5的漏极以及反向器INV的输入端,反向器的输出端为振荡器的输出频率信号 CLK,P型MOS管M4的栅极接P型MOS管M6的漏极、NPN型晶体管 Q1的集电极,源级接电源VDD;P型MOS管M5的栅极接P型MOS管 M7的漏极、NPN型晶体管Q2的集电极,源级接电源VDD;电阻R1的一端接P型MOS管M4的栅极另一端接P型MOS管M6的栅极、P型MOS管M7的栅极、电阻R2的一端;电阻R2的一端接P型MOS管M5的栅极;P型MOS管M6的源极接电源VDD;P型MOS管M7的源极接电源 VDD;NPN型晶体管Q1的基极接信号CLK1;NPN型晶体管Q2的基极接信号CLK2。
偏置电路为整个电路提供合理的偏置电压和电流保证电路的正常工作;温度系数可调的偏置电流电路由两路不同温度系数的偏置电流叠加而成,通过调节这两路电流的大小可以得到所需的温度系数的电流,由于振荡信号的产生就是通过电容的充放电形成的,因此可以得到在一定温度范围内相对稳定的振荡频率;核心振荡信号产生电路产生的振荡信号CLK1和CLK2不是标准的方波,后一级整形电路可将其转化为方波信号CLK。
实施例2
如图2所示,振荡信号产生部分包括偏置电路、温度系数可调的偏置电流电路与核心振荡信号产生电路。这部分电路由MOS管M12~ M21,三极晶体管Q4~Q12以及电容C1构成,其中M12~M21为电流镜,为电路提供合适偏置电压或者偏置电流。为便于描述,把电容的两端分别标记为电容的正端和负端,实际电路中电容C1不区别正负极。三极晶体管Q8~Q11构成正反馈回路,三极晶体管Q6、Q12交替导通和截止为电容C1的负端提供充放电最终的稳态电压,三极晶体管Q7、Q13交替导通和截止为电容C1的正端提供充放电最终的稳态电压。电容C1正负端的充放电过程,产生周期性的信号。
具体的周期性频率信号产生过程为:不同的晶体管导电量不同,假定在电路上电的瞬间,三极晶体管Q8的集电极电压高于三极晶体管Q9的集电极电压,三极晶体管Q9的基极电压升高,三极晶体管 Q9的集电极电压减小,三极晶体管Q8的基极电压减小,这样三极晶体管Q8的集电极电压继续增大,增大到一定程度三极晶体管Q6会截止,三极晶体管Q12会导通,由于Q9开始导通,它的集电极电压就开始下降Q8传导的电流因此而减小,并引起Q8集电极电压升高。Q9 的基极电压升高,于是Q9传导的电流就更大。就象前半周的工作一样,这是起着正反馈作用的,并持续到Q8截止,Q9在饱和状态下导通为止。Q9保留在截止状态,直至C1已充分放电,Q8开始脱离截止状态为止。此时,完整的周期再次开始。
其中,当三极晶体管Q9截止后,三极晶体管Q8导通,电容C1 正端电压开始充电,电压升高,最终达到稳态电压,这个电压大小由 Q12的集电极电压决定。电容C1负端通过MOS管M14放电,电容C1 负端电压逐渐减小,最终达到稳态电压,这个电压大小由Q6的发射极电压决定。电容C1继续放电,当电容放电完全,导致电容C1正端电压也进一步减小,即三极晶体管Q8基极电压减小,直到Q8截止为止。
当三极晶体管Q8截止后,三极晶体管Q9导通,它的集电极电压就开始下降,电容C1负端开始充电,电压逐渐升高最终达到稳态电压,这个电压大小由Q12的集电极电压决定。而电容C1正端通过MOS 管M13继续放电,电容C1正端电压逐渐减小,最终达到稳态电压,这个电压大小由Q7的发射极电压决定。电容C1继续放电,当电容放电完全,导致电容C1负端电压也进一步减小,直到三极晶体管Q9截止完成整个振荡周期。
在温度系数可调的偏置电流电路中,M8的源级接电流源IBIAS1, M9镜像M8支路的电流,M11的源极接电流源IBIAS2,M10镜像M11 支路的电流,流过电阻R3的电流就是M9的电流与M10的电流的叠加,电阻R3两端的压差提供压控振荡器的电压差值,其大小由电阻R3的大小和流经R3的电流的大小决定。振荡器频率F=I/(ΔV×C),其中I 为电容C1两端充放电电流,ΔV为电容充电电压的最大值与放电电压最小值的差值,C为电容C1的电容大小。该电路中电容正负两端的三极管交替地导通和截止,每次只有一级是导通的。一边导通时间的长短,取决于另一边截止的时间。也就是取决于时间常数R3×C1,这里可以通过将电阻R3或者电容C1设置成可修调的方式来精确控制电路的频率。时间常数越小转换作用也就越快,因此振荡器的输出频率就越高。就上述的电路来说,两个RC网络的时间常数相同,两个晶体管的导通和截止周期是相等的,故振荡器正负周期是对称的,在电容正负两端产生的周期性振荡信号CLK1和CLK2的波形如图3所示。
输出整形电路由三极晶体管Q1、Q2,MOS管M1~M7电阻R1、R2 构成。如附图3所示,信号CLK1与CLK2是相位相反的两个周期性信号,信号的幅度,上升沿和下降沿都需要进一步处理。MOS管M1提供所在支路的偏置电流,信号CLK1与CLK2经过三极晶体管Q1、Q2 的一级放大,再经过MOS管M4、M5的二级放大及双端转单端输出由 MOS管M5的漏极输出,经过一级反向器INV得到最终的满幅度周期信号CLK,信号波形如图4所示。
以上所述仅为本实用新型的实施例,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其它相关的技术领域,均同理包括在本实用新型的专利保护范围内。
Claims (2)
1.一种自激多谐振荡器电路,其特征在于,包括偏置电路、温度系数可调的偏置电流电路、核心部分振荡信号产生电路和输出整形电路;
所述偏置电路包括第17P型MOS管M17,第18P型MOS管M18,第19P型MOS管M19,第20N型MOS管M20,第21N型MOS管M21;
所述温度系数可调的偏置电流电路包括第8N型MOS管M8,第9N型MOS管M9,第10N型MOS管M10,第11N型MOS管M11;
所述核心部分振荡信号产生电路包括第12N型MOS管M12,第13N型MOS管M13,第14N型MOS管M14,第15N型MOS管M15,第16N型MOS管M16,第3NPN型三极晶体管Q3,第4NPN型三极晶体管Q4,第5NPN型三极晶体管Q5,第6NPN型三极晶体管Q6,第7NPN型三极晶体管Q7,第8NPN型三极晶体管Q8,第9NPN型三极晶体管Q9,第10NPN型三极晶体管Q10,第11NPN型三极晶体管Q11,第3电阻R3,第4电阻R4,第1电容C1;
所述N型MOS管M8的栅极接N型MOS管M8的源级、接N型MOS管M9的栅极、接电流源IBIAS1,漏极接地;N型MOS管M9的源极接N型MOS管M10的源级、接电阻R3的一端、接三极晶体管Q6、Q7的基极,漏极接地;N型MOS管M11的栅极接N型MOS管M11的源级、接N型MOS管M10的栅极、接电流源IBIAS2,漏极接地;N型MOS管M10的漏极接地;电阻R3的另一端接电阻R4、接三极晶体管Q3的发射极;三极晶体管Q3的基极接三极晶体管Q3的集电极接电源;电阻R4的另一端接三极晶体管Q4的基极;三极晶体管Q4的集电极接电源、发射极接三极晶体管Q5的基极和集电极;三极晶体管Q5的发射极接三极晶体管Q12、Q13的发射极、接N型MOS管M16的源极;三极晶体管Q6的集电极接电源VDD,发射极接三极晶体管Q10的基极、接Q8的集电极、接Q12的集电极与Q12的基极、接P型MOS管M18的漏极;三极晶体管Q7的集电极接电源VDD,发射极接三极晶体管Q11的基极、接Q9的集电极、接Q13的集电极与Q13的基极、接P型MOS管M19的漏极;三极晶体管Q8的基极接三极晶体管Q11的发射极、接N型MOS管M13的源极,发射极接N型MOS管M12的源极;三极晶体管Q9的基极接三极晶体管Q10的发射极、接N型MOS管M14的源极,发射极接N型MOS管M15的源极;电容C1的一端接N型MOS管M13的源级另一端接N型MOS管M14的源级;N型MOS管M12、M13、M14、M15、M16、M20、M21的漏极全部接地,栅极全部接N型MOS管M20的源极并接至电流源IBIAS3;P型MOS管17的漏极接P型MOS管M17的栅极、M18的栅极、M19的栅极,接N型MOS管M21的源级,源级接电源VDD;P型MOS管M18、M19的源极都接电源VDD;
所述输出整形电路包括第1NPN型晶体管Q1、第2NPN型晶体管Q2,第1N型MOS管M1、第2N型MOS管M2、第3N型MOS管M3、第4P型MOS管M4、第5P型MOS管M5、第6P型MOS管M6、第7P型MOS管M7,第1电阻R1,第2电阻R2;
所述N型MOS管M1的栅极接偏置电压,所述N型MOS管M1的漏极接地,所述N型MOS管M1的源级接NPN型晶体管Q1和NPN型晶体管Q2的发射极,所述N型MOS管M2的栅极同时连接N型MOS管M2的源极、P型MOS管M4的漏极和N型MOS管M3的栅极,N型MOS管M2的漏极接地,所述N型MOS管M3的漏极接地,所述N型MOS管M3的源极接N型MOS管M5的漏极以及反向器INV的输入端,P型MOS管M4的栅极接P型MOS管M6的漏极、NPN型晶体管Q1的集电极,源级接电源VDD;P型MOS管M5的栅极接P型MOS管M7的漏极、NPN型晶体管Q2的集电极,源级接电源VDD;电阻R1的一端接P型MOS管M4的栅极另一端接P型MOS管M6的栅极、P型MOS管M7的栅极、电阻R2的一端;电阻R2的一端接P型MOS管M5的栅极;P型MOS管M6的源极接电源VDD;P型MOS管M7的源极接电源VDD;NPN型晶体管Q1的基极接信号CLK1;NPN型晶体管Q2的基极接信号CLK2。
2.根据权利要求1所述的一种自激多谐振荡器电路,其特征在于,所述反向器INV的输出端为振荡器的输出频率信号CLK。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922294940.7U CN211531068U (zh) | 2019-12-19 | 2019-12-19 | 一种自激多谐振荡器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922294940.7U CN211531068U (zh) | 2019-12-19 | 2019-12-19 | 一种自激多谐振荡器电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211531068U true CN211531068U (zh) | 2020-09-18 |
Family
ID=72465978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922294940.7U Withdrawn - After Issue CN211531068U (zh) | 2019-12-19 | 2019-12-19 | 一种自激多谐振荡器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211531068U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110890865A (zh) * | 2019-12-19 | 2020-03-17 | 西安航天民芯科技有限公司 | 一种自激多谐振荡器电路 |
CN110890865B (zh) * | 2019-12-19 | 2024-07-02 | 西安航天民芯科技有限公司 | 一种自激多谐振荡器电路 |
-
2019
- 2019-12-19 CN CN201922294940.7U patent/CN211531068U/zh not_active Withdrawn - After Issue
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110890865A (zh) * | 2019-12-19 | 2020-03-17 | 西安航天民芯科技有限公司 | 一种自激多谐振荡器电路 |
CN110890865B (zh) * | 2019-12-19 | 2024-07-02 | 西安航天民芯科技有限公司 | 一种自激多谐振荡器电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107040210B (zh) | 一种rc振荡器及dc-dc电源芯片 | |
CN102377412A (zh) | 低耗电的弛张型振荡器 | |
WO2007142301A1 (ja) | 発振回路 | |
CN1835398B (zh) | 振荡电路及振荡控制方法 | |
CN111555615B (zh) | 一种适用于升降压变换器的频率调节电路 | |
CN108494384B (zh) | 一种用于振荡器的修调电路 | |
JP2003219638A (ja) | Dc/dcスイッチングコンバータ | |
CN112953526A (zh) | 一种环形振荡电路、方法以及集成芯片 | |
CN211531068U (zh) | 一种自激多谐振荡器电路 | |
CN107437931B (zh) | Rc张弛振荡器 | |
CN110445467B (zh) | 一种振荡器电路 | |
CN111277249A (zh) | 一种低功耗张驰振荡器电路 | |
CN110890865B (zh) | 一种自激多谐振荡器电路 | |
CN110890865A (zh) | 一种自激多谐振荡器电路 | |
CN215072364U (zh) | 一种环形振荡电路以及集成芯片 | |
CN210297639U (zh) | 一种压控可调多谐振荡器 | |
CN111193475B (zh) | 一种高精度低功耗的振荡器 | |
KR20010062155A (ko) | 제어 발진 시스템 및 방법 | |
CN210041779U (zh) | 一种支持多频率输出的精准振荡器电路 | |
US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
KR20100111343A (ko) | 반도체 파형 발생기 | |
JPS60263507A (ja) | 発振回路 | |
CN110943713A (zh) | 一种脉宽频率可调节cmos环形振荡器 | |
TW200524254A (en) | Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same | |
CN117254775B (zh) | 一种自偏置振荡电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20200918 Effective date of abandoning: 20240702 |
|
AV01 | Patent right actively abandoned |
Granted publication date: 20200918 Effective date of abandoning: 20240702 |