CN204967796U - 应用于高速模数转换器的高线性度输入信号缓冲器 - Google Patents

Abstract

本实用新型公开一种应用于高速模数转换器的高线性度输入信号缓冲器，由输入驱动电路构成；其特征是：所述的输入驱动电路为源极跟随结构，通过线性化增强技术，降低NMOS源极跟随器的非线性。本实用新型的一种应用于高速模数转换器的高线性度输入信号缓冲器，通过多个辅助的源极跟随电路，降低主源极跟随器的输入管的各个端口之间的相对电压随输入信号变化而变化的幅度，相对静止的电压差，提高了主源极跟随器在大信号输入条件下线性度。

Description

应用于高速模数转换器的高线性度输入信号缓冲器

技术领域

本实用新型涉及半导体集成电路技术领域，特别涉及数据转换器电路的输入驱动电路。

背景技术

模数转换器作为模拟信号转换到数字信号的桥梁被广泛应用于现代电子系统中。随着无线通讯、雷达等系统的发展，电路系统要求模数转换器具有更高的转换速率、更高的精度、高大的输入带宽、更低的功耗、更高的集成度和更低的成本。

流水线模数转换器可以在转换速率和转换精度之间得到一个较为合适的折中。为了尽可能地降低电路的功耗，电路设计者将传统的采样保持电路和流水线模数转换器的第一级流水线合并，并省去了片内的输入驱动器。对于当前常用的采样速率模数转换器来说，这些改动可以有效的降低电路功耗。但是，当前系统对模数转换器的采样速率要求越来越高，采样开关的开关脉冲对被采样信号的干扰变得越来越大。依靠片外的滤波器无法保证转换器的线性度。所以，必须增加片内输入驱动电路。

如果采用传统的单位增益负反馈电路作为输入驱动器，那么在既定功耗要求和大带宽输入范围条件下，单位增益负反馈电路基本上是不可能实现的。如果采用双极性晶体管作为输入驱动器的主要组成器件，增加了版图的掩膜层，降低了芯片的集成度和提高了成本。

但是，如果采用传统的单位增益负反馈电路作为输入驱动器，那么在既定功耗要求和大带宽输入范围条件下，单位增益负反馈电路基本上是不可能实现的。如果采用双极性晶体管作为输入驱动器的主要组成器件，增加了版图的掩膜层，降低了芯片的集成度和提高了成本。

实用新型内容

为解决上述现有的缺点，本实用新型所要解决的技术问题是提供一种源极跟随结构的输入信号缓冲器，可以集成在CMOS工艺下并消耗比传统输入驱动电路更低的功耗。

为达成以上所述的目的，本实用新型的应用于高速模数转换器的高线性度输入信号缓冲器采取如下技术方案：

一种应用于高速模数转换器的高线性度输入信号缓冲器，由输入驱动电路构成，其特征在于：所述的输入驱动电路为源极跟随结构，通过线性化增强，降低NMOS源极跟随器的非线性。

NMOS管M1的栅极连接到输入信号VIN，NMOS管M1的漏端连接到电源电压VDD，NMOS管M1的源端连接到偏置电流源IB1；NMOS管M1的源端通过电容C1连接到NMOS管M2的栅极，通过开关S5连接到电容C3的负极板；电容C3的负极板通过开关S6连接到信号VCM；电容C3的正极板连接到NMOS管M4的源端；NMOS管M4源端的节点为V2，并连接到偏置电流源IB2；NMOS管M4的栅极连接到偏置电压VB，漏极连接到节点V3和NMOS管M3的源极；节点V3是输入驱动电路的输出节点；NMOS管M3的栅极连接到输入信号VIN，其漏端连接到NMOS管M2的源极，该节点为V4；NMOS管M2的漏端连接到电源电压VDD，其栅极通过电容C1连接到节点V1；电容C2的正极板通过开关S3连接到电容C1的正极板，通过开关S1连接到偏置电压Vb1；电容C2的负极板通过开关S4连接到电容C1的负极板，通过开关S2连接到偏置电压Vb2。

NMOS管M3是所述的输入驱动电路的主要源极跟随管；NMOS管M3的源极为所述输入驱动电路的输出端，输出节点为V3；所述输入驱动电路通过多个辅助电路，减小NMOS管M3的输出信号的非线性；所述的辅助电路包括，由NMOS管M1和偏置电流源IB1组成的源极跟随电路，由电容C3、开关S5、开关S6和NMOS管M4组成的电流缓冲器，由NMOS管M2和NMOS管M3、NMOS管M4、偏置电流源IB2组成的源极跟随电路。

NMOS管M1、NMOS管M3的栅极连接到输入端VIN；NMOS管的源极为节点V1，并连接到偏置电流源IB1；NMOS管M1的漏端连接到电源电压VDD；节点V1和节点V3都是输入信号的跟随电压，和输入信号相差一个NMOS管的阈值电压。

由NMOS管M2和NMOS管M3、NMOS管M4、偏置电流源IB2组成的源极跟随电路，保证节点V4和输入信号VIN之间的电压差恒定；开关S1、开关S2、开关S3、开关S4和电容C1、电容C2组成的开关电容网络，保证了NMOS管M2的栅极电压和输入信号VIN之间的恒定压差。

NMOS管M3是所述的输入驱动电路的主要源极跟随管；NMOS管M3的栅极、漏极、源极三者之间的电压差不会因为输入VIN的大摆幅波动而有明显的变化；在输入跟随相位对采样电容C4的充放电电流由NMOS管M1、电容C3、NMOS管M4提供。

采用如上技术方案的本实用新型，具有如下有益效果：

本实用新型通过多个辅助的源极跟随电路，降低主源极跟随器的输入管的各个端口之间的相对电压随输入信号变化而变化的幅度。相对静止的电压差，提高了主源极跟随器在大信号输入条件下线性度。

附图说明

图1(a)为传统负反馈型单位增益输入信号缓冲器。

图1(b)为传统射极跟随型输入信号缓冲器。

图2(a)为本实用新型提出的高线性度输入信号缓冲器。

图2(b)为本实用新型提出的高线性度输入信号缓冲器的工作时序。

图3为本实用新型输入缓冲器电路在输入跟随状态下的简化电路。

具体实施方式

下面结合附图对本实用新型作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。

图1(a)是传统负反馈型单位增益输入信号缓冲器。该电路中的运算放大器具有非常高的直流增益，可以保证输入输出之间足够小的误差电压。运算放大器的高增益特性降低了NMOS管的非线性。该电路可以作为高线性度的输入信号缓冲器。但是，运算放大器的负反馈连接方式很难同时实现高增益、高速度和低功耗。

图1(b)是传统的射极跟随型输入信号缓冲器。该电路是一个开环结构，可以在低功耗下实现高速度单位增益。虽然双极型晶体管的射极跟随电路的线性度优于CMOS源极跟随电路。但是，依然无法满足高速高精度模数转换器要求的线性度。

图2(a)是本实用新型提出的高线性度输入信号缓冲器提出的高线性度输入信号缓冲器。图2(a)电路为源极跟随电路，通过线性化增强技术，降低源极跟随电路的非线性。图中的NMOS管M3是本实用新型输入驱动电路的主要源极跟随驱动管。NMOS管M3的源端通过开关S7连接到采样电容C4。NMOS管M1的源极跟随器和电容C3、NMOS管M4组成的子电路，为采样电容C4提供充放电电流。而NMOS管M2被用作源极跟随器，用于减小NMOS管M3三个端口之间的电压波动。这些改进都是为了增加NMOS管M3源极跟随时的线性度。

图2(b)是本实用新型输入驱动电路的主要开关的开关时序。该时序用于控制输入驱动电路在复位采样电容、输入跟随和余量放大三个相位之间按顺序循环切换。

当输入驱动电路处于复位采样电容相位，图2(a)中的开关S8、开关S10处于闭合状态，其它开关处于断开状态。采样电容C4的两个端口都被直流电压信号控制。虽然电容C3此时的负极板处于悬空状态，但是在上一个相位，电容C3已经被复位。在复位采样电容相位结束前，电容C3、电容C4的负极板电压都是VCM。

当本实用新型电路工作在输入跟随阶段，图2(a)中的开关S1、开关S2、开关S5、开关S7、开关S10处于闭合状态，其它开关处于断开状态。图3是图2(a)电路在输入跟随相位的简化电路。电容C1为大容值电容，通过开关S1、开关S2、开关S3、开关S4和电容C2的周期性电荷转移，电容C1上的电压差恒定为Vb1-Vb2。节点V4通过NMOS管M1、M2组成的两级源极跟随电路跟随输入信号VIN。节点V3通过NMOS管M3的源极跟随输入信号VIN。NMOS管M3的三个端口电压在输入变化的过程中都能保持恒定。

节点V2和NMOS管M4的源极相连，节点V2为低阻抗节点。节点V2的电压波动量远小于输入信号VIN的电压波动，节点V2可以看作为虚地点。而节点V1由NMOS管M1的源极驱动，节点V1跟随输入VIN。由于电容C3连接在节点V1和V2之间，电容C3的电流只能通过NMOS管M4流入节点V3。采样电容C4的电容值等于电容C3，流入电容C4负极板的电流大小、方向和流入电容C3的负极板的电流大小、方向都一样。

NMOS管M1、电容C3、NMOS管M4形成的电流通路，减小了NMOS管M3的沟道电流的变化量。电容C1、NMOS管M2形成的电压信号通路，减小了NMOS管M3三个端口之间的电压波动。本实用新型主要通过这两个线性度增强技术，降低NMOS管M3源极输出的非线性。

NMOS管M1、NMOS管M3和偏置电流源IB1、偏置电流源IB2具有相同的比例。节点V1和节点V3的直流电平相等，而交流电压信号近似相等。输入驱动电路从复位采样电容切换到输入跟随相位，电容C3、电容C4的负极板电压都要从电压值VCM跳变到电压值VIN-VGS1。电容C4从复位状态跳变到跟随状态所需的电荷由NMOS管M1、电容C3、NMOS管M4形成的电流通路提供。这就增加了采样电容C4的建立速度，提高输入驱动电路可允许的最高采样速率。

在余量放大相位，开关S5、开关S7处于断开状态。输入驱动电路处于空载状态。开关S6处于闭合状态，电容C3被复位。输入驱动电路等待进入复位采样电容相位。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (6)

1.一种应用于高速模数转换器的高线性度输入信号缓冲器，由输入驱动电路构成，其特征在于：所述的输入驱动电路为源极跟随结构，通过线性化增强，降低NMOS源极跟随器的非线性。

2.根据权利要求1所述的应用于高速模数转换器的高线性度输入信号缓冲器，其特征在于：NMOS管M1的栅极连接到输入信号VIN，NMOS管M1的漏端连接到电源电压VDD，NMOS管M1的源端连接到偏置电流源IB1；NMOS管M1的源端通过电容C1连接到NMOS管M2的栅极，通过开关S5连接到电容C3的负极板；电容C3的负极板通过开关S6连接到信号VCM；电容C3的正极板连接到NMOS管M4的源端；NMOS管M4源端的节点为V2，并连接到偏置电流源IB2；NMOS管M4的栅极连接到偏置电压VB，漏极连接到节点V3和NMOS管M3的源极；节点V3是输入驱动电路的输出节点；NMOS管M3的栅极连接到输入信号VIN，其漏端连接到NMOS管M2的源极，该节点为V4；NMOS管M2的漏端连接到电源电压VDD，其栅极通过电容C1连接到节点V1；电容C2的正极板通过开关S3连接到电容C1的正极板，通过开关S1连接到偏置电压Vb1；电容C2的负极板通过开关S4连接到电容C1的负极板，通过开关S2连接到偏置电压Vb2。

3.根据权利要求2所述的应用于高速模数转换器的高线性度输入信号缓冲器，其特征在于：NMOS管M3是所述的输入驱动电路的主要源极跟随管；NMOS管M3的源极为所述输入驱动电路的输出端，输出节点为V3；所述输入驱动电路通过多个辅助电路，减小NMOS管M3的输出信号的非线性；所述的辅助电路包括，由NMOS管M1和偏置电流源IB1组成的源极跟随电路，由电容C3、开关S5、开关S6和NMOS管M4组成的电流缓冲器，由NMOS管M2和NMOS管M3、NMOS管M4、偏置电流源IB2组成的源极跟随电路。

4.根据权利要求2所述的应用于高速模数转换器的高线性度输入信号缓冲器，其特征在于：NMOS管M1、NMOS管M3的栅极连接到输入端VIN；NMOS管的源极为节点V1，并连接到偏置电流源IB1；NMOS管M1的漏端连接到电源电压VDD；节点V1和节点V3都是输入信号的跟随电压，和输入信号相差一个NMOS管的阈值电压。

5.根据权利要求2所述的应用于高速模数转换器的高线性度输入信号缓冲器，其特征在于：由NMOS管M2和NMOS管M3、NMOS管M4、偏置电流源IB2组成的源极跟随电路，保证节点V4和输入信号VIN之间的电压差恒定；开关S1、开关S2、开关S3、开关S4和电容C1、电容C2组成的开关电容网络，保证了NMOS管M2的栅极电压和输入信号VIN之间的恒定压差。

6.根据权利要求2所述的应用于高速模数转换器的高线性度输入信号缓冲器，其特征在于：NMOS管M3是所述的输入驱动电路的主要源极跟随管；NMOS管M3的栅极、漏极、源极三者之间的电压差不会因为输入VIN的大摆幅波动而有明显的变化；在输入跟随相位对采样电容C4的充放电电流由NMOS管M1、电容C3、NMOS管M4提供。