CN109327211B - 负载开关及其开关方法 - Google Patents

负载开关及其开关方法 Download PDF

Info

Publication number
CN109327211B
CN109327211B CN201710644371.7A CN201710644371A CN109327211B CN 109327211 B CN109327211 B CN 109327211B CN 201710644371 A CN201710644371 A CN 201710644371A CN 109327211 B CN109327211 B CN 109327211B
Authority
CN
China
Prior art keywords
transistor
switching element
switching
terminal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710644371.7A
Other languages
English (en)
Other versions
CN109327211A (zh
Inventor
万明亮
恽廷华
卿健
彼得·克里斯蒂亚安斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Priority to CN201710644371.7A priority Critical patent/CN109327211B/zh
Priority to US15/706,763 priority patent/US10284074B2/en
Publication of CN109327211A publication Critical patent/CN109327211A/zh
Application granted granted Critical
Publication of CN109327211B publication Critical patent/CN109327211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/18—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of direct current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/122—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters
    • H02H7/1225—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters responsive to internal faults, e.g. shoot-through
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Abstract

一种负载开关包括：开关元件与第一、第二控制电路。开关元件具有接收输入电压的输入端、提供输出电压的输出端、以及接收开关信号的控制端。开关信号将所述开关元件导通或关断。第一控制电路具有接收第一控制信号的输入端、耦接到所述开关元件的控制端的输出端。第一控制电路响应于第一控制信号处于关断电平而向开关元件的控制端提供开关信号以关断开关元件。第二控制电路具有接收第二控制信号的输入端、耦接到开关元件的控制端的输出端。第二控制电路响应于第二控制信号处于保持关断电平而向开关元件的控制端提供开关信号，以在第一控制电路提供开关信号而关断开关元件之后保持开关元件关断。

Description

负载开关及其开关方法
技术领域
本发明通常涉及一种负载开关及其开关方法。具体地，涉及一种具有快速关断能力的负载开关。
背景技术
通常地，负载开关被用来在开关信号的控制下将电源电压连接到负载或者从负载处断接。负载开关通常包括高压晶体管，其被打开和/或关闭，以执行前述连接/断接。为开关高压晶体管，其栅极端被耦合到栅控制信号(即开关信号)。电位移位器通常用来提供该栅控制信号。快速的、并且具有低静态电流以降低功率需求的负载开关将是有利的。
发明内容
本发明内容被提供以介绍以下具体实施方式部分详述的概念中经选择的简化部分。本发明内容并不意欲确定权利要求中内容的关键或必要特征，亦不意欲使其限制权利要求的范围。
在一种实施方式中，本发明提供一种负载开关，其包括：
开关元件，所述开关元件具有接收输入电压的输入端、提供输出电压的输出端、以及接收开关信号的控制端，其中所述开关信号将所述开关元件导通或关断；
第一控制电路，所述第一控制电路具有接收第一控制信号的输入端、和耦接到所述开关元件的控制端的输出端，其中所述第一控制电路响应于所述第一控制信号处于关断电平而向所述开关元件的控制端提供所述开关信号以关断所述开关元件；
第二控制电路，所述第二控制电路具有接收第二控制信号的输入端、和耦接到所述开关元件的控制端的输出端，其中所述第二控制电路响应于所述第二控制信号处于保持关断电平而向所述开关元件的控制端提供所述开关信号，以在所述第一控制电路提供所述开关信号而关断所述开关元件之后保持所述开关元件关断。
在一些实施方式中，所述第一控制电路包括：
第一晶体管，所述第一晶体管具有栅极端、耦接到所述开关元件的控制端以向其提供所述开关信号的源极端、以及耦接到所述开关元件的输出端的漏极端；
第二晶体管，所述第二晶体管具有接收第一控制信号的栅极端、耦接到所述第一晶体管的栅极端的漏极端、以及源极端。
在一些实施方式中，所述第一控制电路进一步包括第一箝位电路，所述第一箝位电路耦接在所述第一晶体管的源极端与栅极端之间。
在一些实施方式中，所述第一箝位电路进一步包括多个串列连接的二极管，其中第一个二极管的阳极耦接到所述第一晶体管的源极端，以及最后一个二极管的阴极耦接到所述第一晶体管的栅极端。
在一些实施方式中，所述第一晶体管是高压PMOS晶体管，以及所述第二晶体管是NMOS晶体管。
在一些实施方式中，所述第一控制电路包括：
第一晶体管，所述第一晶体管具有栅极端、耦接到所述开关元件的控制端以向其提供所述开关信号的漏极端、以及耦接到所述开关元件的输出端的源极端；
开关电路，所述开关电路耦接在所述第一晶体管的栅极端与源极端之间，其中所述开关电路接收所述第一控制信号，并配置为：
响应于第一控制信号为第一电平而关断所述第一晶体管，以向所述开关元件提供所述开关信号来导通所述开关元件；以及
响应于第一控制信号为第二电平而导通所述第一晶体管，以向所述开关元件提供所述开关信号来关断所述开关元件。
在一些实施方式中，所述第一晶体管为高压NMOS晶体管，所述开关电路为电平移位器电路。
在一些实施方式中，所述开关电路包括：
第二晶体管，所述第二晶体管具有栅极端；
第三晶体管，所述第三晶体管具有栅极端与漏极端；以及
第四晶体管，所述第四晶体管具有耦接到所述第三晶体管的漏极端的栅极端，以及耦接到所述第一晶体管的栅极端的漏极端；
其中所述第二晶体管与所述第三晶体管的栅极端接收所述第一控制信号的相反版本。
在一些实施方式中，
响应于所述第一控制信号为所述第一电平，所述开关电路关断所述第四晶体管，其关断所述第一晶体管；以及
响应于所述第一控制信号为所述第二电平，所述开关电路导通所述第四晶体管，其导通所述第一晶体管。
在一些实施方式中，所述开关电路进一步包括耦接在所述第二晶体管的漏极端与所述第四晶体管的漏极端之间的多个晶体管，其中所述多个晶体管响应于所述第一控制信号为所述第一电平而导通。
在一些实施方式中，所述第一控制电路进一步包括电荷泵电路，所述电荷泵电路耦接于所述第一晶体管的栅极端与源极端之间，其中所述电荷泵电路抬升所述开关电路的电压。
在一些实施方式中，所述负载开关进一步包括电荷泵电路，所述电荷泵电路耦接于所述开关元件的控制端与输出端之间。
在一些实施方式中，所述第二控制电路包括：
第一晶体管，所述第一晶体管具有接收第二控制信号的栅极端、耦接到所述开关元件的控制端的漏极端、以及耦接到所述开关元件的输出端的源极端；以及
二极管，所述二极管耦接在所述开关元件的控制端与输出端之间。
在一些实施方式中，
所述开关元件为NMOS晶体管，其中所述NMOS晶体管的栅极端配置为所述开关元件的控制端、所述NMOS晶体管的漏极端配置为所述所述开关元件的输入端、所述NMOS晶体管的源极端配置为所述开关元件的输出端；以及
所述二极管的阳极耦接到所述NMOS晶体管的源极端，所述二极管的阴极耦接到所述NMOS晶体管的栅极端。
在一些实施方式中，所述第一晶体管响应于所述第二控制信号为保持关断电平而导通，以及在其漏极端上提供所述开关信号，所述开关信号保持所述开关元件关断。
在一些实施方式中，所述第一晶体管和所述开关元件为高压NMOS晶体管。
在一种实施方式中，本发明提供一种开关负载开关的方法，所述负载开关包括具有控制端的开关元件，所述方法包括：
将第一控制信号提供给第一控制电路，其中所述第一控制电路耦接到所述开关元件的控制端；
从所述第一控制电路而将开关信号提供所述开关元件；
将第二控制信号提供给第二控制电路，其中所述第二控制电路耦接到所述开关元件的控制端；
从所述第二控制电路而将所述开关信号提供给所述开关元件；
其中由所述第一控制电路提供的所述开关信号在所述第一控制信号为关断电平时将所述开关元件关断；以及由所述第二控制电路提供的所述开关信号在所述开关元件被来自所述第一控制电路的所述开关信号关断之后保持所述开关元件关断。
在一些实施方式中，所述从所述第一控制电路提供开关信号包括：
响应于所述第一控制信号为第一电平而导通所述第一控制电路的第一导通路径中的至少一个晶体管，以将所述开关元件导通；以及
响应于所述第一控制信号为第二电平而导通所述第一控制电路的第二导通路径中的至少一个另外的晶体管，以将所述开关元件关断。
在一些实施方式中，在所述第一导通路径中的晶体管的数目大于在所述第二导通路径中的另外的晶体管的数目。
在一些实施方式中，所述从所述第二控制电路提供开关信号包括：
导通所述第二控制电路的晶体管，其中所述开关信号响应于所述第二控制信号为保持关断电平而在所述晶体管的漏极端上提供；以及
响应于从所述第二控制电路提供的所述开关信号，保持所述开关元件关断。
附图说明
以下将结合附图对于本发明的实施方式进行进一步描述，其中：
图1是根据本发明一种示例的实施方式的负载开关的框架示意图；
图2是图1中负载开关的多个节点上的信号的波形图；
图3是本发明一种实施方式的图1中第一控制电路与开关元件的电路示意图；
图4是本发明另一种实施方式的第一控制电路与开关元件的电路示意图；以及
图5是本发明一种实施方式的图1中第二控制电路与开关元件的电路示意图。
具体实施方式
图1是根据本发明一种实施方式的负载开关100的框图。在该实施方式中，负载开关100耦接在供电电压VUSB与输出电压VBUS之间。供电电压VUSB提供自USB端口，然而本领域的技术人员可以理解该供电电压亦可自其他来源提供，输出电压VBUS被提供给总线。在一种实施方式中，供电电压VUSB大于12V，输出电压VBUS在3V至5V的范围内。
负载开关100包括耦接在供电电压VUSB与输出电压VBUS之间的开关元件M1，其用于将供电电压VUSB转换为输出电压VBUS。在本实施方式中，开关元件M1显示为、并示例地描述为开关晶体管M1。该开关晶体管M1的漏极端耦合到供电电压VUSB，开关晶体管M1的源极端耦合以提供输出电压VBUS，以及开关晶体管M1的栅极端被耦合以接收开关信号。开关晶体管M1由开关信号控制，以导通或关断，从而将供电电压VUSB与输出电压VBUS连接或断开。当开关晶体管M1导通时，连接在开关晶体管M1的源极端和地之间的电阻R1上的电压被提供为输出电压VBUS。
负载开关100进一步包括快速关断电路，或称第一控制电路102，以及保持关断电路，或称第二控制电路104。第一控制电路102具有接收第一控制信号的输入端，和耦接到开关元件M1的控制端的输出端。开关元件M1的控制端在本实施方式中为开关晶体管M1的栅极端。第一控制电路102运行为，当第一控制信号为关断电平时，通过在晶体管M1的栅极提供开关信号而快速关断开关元件M1。
第二控制电路104具有接收第二控制信号的输入端，以及与第一控制电路102的输出端相类似的耦接到开关元件M1的控制端的输出端。第二控制电路104配置为在第二控制信号为保持关断电平时，通过向晶体管M1的栅极提供开关信号而将开关元件M1保持在关断状态。在本实施方式中，第一控制电路102、第二控制电路104、以及相对应的第一控制信号、第二控制信号配置为，当开关信号由第一控制电路102提供时快速关断开关元件M1，随后当开关信号由第二控制电路104提供时将开关元件保持在关断状态。
负载开关100进一步包括控制器106，其将第一、第二控制信号分别提供给第一控制电路102、第二控制电路104，并将第三控制信号提供给电荷泵108。使能信号被提供给负载开关100，并输入到控制器106。控制器106包括两个模块：使能EN模块和逻辑模块。EN模块和逻辑模块用于由使能信号而生成第一、第二、第三控制信号。第一、第二、第三控制信号的生成和使用将如下地参照图2进一步详述。在所示的实施方式中，所述EN模块为输入缓冲，所述逻辑模块包括多个逻辑门，以生成所述第一、第二、第三控制信号。尽管图1示出该控制器106包括了多于一个模块，在可选的实施方式中，控制器106可以包括更多或更少的模块。在一些实施方式中，控制器106可以位于负载开关之外。在所示的实施方式中，可选的电荷泵108耦接在开关元件M1的控制端与输出端之间。电荷泵108抬升开关元件M1的控制端上的电压，以使其开关稳定。
负载开关100进一步包括连接在控制器106和开关元件M1的漏极端与供电电压VUSB之间的节点的JFET 110。JFET 110将供电电压VUSB转换以为控制器106的模块和第二控制电路104供电。
参考图2，其为负载开关100中多个节点上的信号的波形图，包括使能信号、第一、第二、第三控制信号、开关信号(开关元件M1的栅极上的电压Vgate)、以及输出电压VBUS。当开关元件M1将被打开时，使能信号为高。因此，当使能信号为高时，第一控制信号与第二控制信号为低，从而快速关断电路102生成、保持关断电路104保持在开关元件M1的栅极上的电压Vgate(即开关信号)，以使开关元件M1不关断，如图2中的202所示。当Vgate为高时，VBUS亦为高。当使能信号变低时，标志着将关断开关元件M1，因此第一控制信号变高，从而第一控制电路102使得开关元件M1的栅极上的电压Vgate(即开关信号)下降。从而可以看到，当使能信号下降时第一控制信号上升。当使能信号下降时，第二控制信号与第一控制信号类似地也上升。事实上，第二控制信号是使能信号的反相版本。因此，当使能信号为高时，第二控制信号为低；而当使能信号为低时，第二控制信号为高。当第二控制信号为高时，开关信号(Vgate)保持开关元件M1为关断，亦即Vgate为低，如图2中204所示的。
从而地，当使能信号为低时，存在一个“快速关断”的阶段，在其中控制器106提供高电平的第一控制信号、第二控制信号给第一控制电路102和第二控制电路104。响应于第一控制信号处于该“关断”水平，提供给开关元件M1的栅极端的开关信号下降到低于源极端的输出电压VBUS，从而将开关元件M1关断。在预定的时间之后，控制器106将第一控制信号降为低电平，并保持第二控制信号为高。由于失去该第一控制信号，栅极电压Vgate下降，进而Vgate小于输出电压VBUS，如图2中204所示的。由于第二控制信号被保持为高(“保持关断”电平)，开关信号(Vgate)保持开关晶体管M1为关断。提供给电荷泵108的第三控制信号随着使能信号的走高而走高，以使开关元件M1的导通稳定。在开关元件M1由第一控制信号控制而关断后，无需再抬升开关元件M1的控制端的电压而使其导通稳定，因此提供给电荷泵108的第三控制信号变为低。
现在参考图3，其示出了根据本发明第一实施方式的图1中第一控制电路102和开关元件M1的电路图。第一控制电路102包括第一晶体管P1。第一晶体管P1具有栅极端、耦接到开关元件M1的控制端的源极端、以及耦接到开关元件M1的输出端的漏极端。在本实施方式中，第一晶体管P1为高压PMOS晶体管。第一晶体管P1的源极端向开关元件M1提供开关信号。
第一控制电路102包括第二晶体管M6。第二晶体管M6具有耦接到控制器106以接收第一控制信号的栅极端、耦接到第一晶体管P1的栅极端的漏极端、以及耦接到地的源极端。在本实施方式中，第二晶体管M6为NMOS晶体管。
第一控制电路102包括耦接在第一晶体管P1的源极端与栅极端之间的第一箝位电路302，用以箝位第一晶体管P的栅极端、源极端之间的栅-源电压。在本实施方式中，由于第一晶体管P1为PMOS晶体管，栅极电压低于源极电压，从而PMOS晶体管P1在其中导通电流。优选地，第一箝位电路302包括多个串列连接的二极管，其中该串列中的第一个二极管D1的阳极耦接到第一晶体管P1的源极端，该串列中的最后一个二极管D4的阴极耦接到第一晶体管P1的栅极端。本领域的技术人员应当理解，尽管箝位电路302被示出了包括四个二极管，在可选的实施方式中，箝位电路302可以包括更多或更少二极管。
第一控制电路102还包括电压控制电路304。基本上，电压控制电路304控制由输入电压VUSB到输出电压VBUS的电压降。如图3所示的，电压控制电路304包括串联连接在开关元件M1与第二晶体管M6之间的电阻器R5、R6。进一步地，第一晶体管P1的栅极端耦接到电阻器R5、R6之间的节点。本领域的技术人员应当理解，在第一控制信号为高(以关断开关元件M1)之后，第二晶体管M6打开(变成导通)，随后第一晶体管P1和开关晶体管M1变成导通，供电电压VUSB被电压控制电路304划分，电阻器R5与R6之间的节点生成经划分的电压，其被提供为输出电压VBUS。
现在参看图4，其为根据本发明另一实施方式的第一控制电路102和开关元件M1的电路图。在本实施方式中，第一控制电路102包括第一晶体管Mn。第一晶体管Mn具有栅极端、耦合到开关元件M1的控制端的漏极端、以及耦合到开关元件M1的输出端的源极端。相应地，第一晶体管Mn的漏极端为开关元件M1提供开关信号。在本实施方式中，第一晶体管Mn为高压NMOS晶体管。在可选的实施方式中，与图1中所示的电荷泵108耦接在开关元件M1的栅极端与源极端之间类似地，在第一晶体管Mn的栅极端和源极端之间可以耦接电荷泵电路(图未示)，以抬升第一晶体管Mn的栅极电压并使其稳定地开关。
第一控制电路102进一步包括开关电路402，其耦接在第一晶体管Mn的栅极端与源极端之间。开关电路402接收第一控制信号，并基于第一控制信号的值而将第一晶体管Mn开启/关断。在本实施方式中，开关电路402包括电平移位器电路。
当第一控制信号在第一电平时，开关电路402关断第一晶体管Mn。随后，第一晶体管Mn将开关信号提供给开关元件M1，以将开关元件M1开启。另外，当第一控制信号在第二电平时，开关电路402开启第一晶体管Mn，从而第一晶体管Mn向开关元件M1提供开关信号，以关断开关元件M1。
如图4所示的，开关电路402进一步包括第二晶体管N1、第三晶体管N2、以及第四晶体管P4。第二晶体管N1、第三晶体管N2的每一个都具有分别接收第一控制信号的相反版本的栅极端。亦即，第二晶体管N1的栅极端耦接在反相器404的输出端，反相器404的输入被耦接以接收第一控制信号，而第三晶体管N2的栅极端被耦接以接收第一控制信号。在可选的实施方式中，反相器404的位置可以被互换，从而第三晶体管N2的栅极端连接到反相器404的输出端。第二晶体管N1、第三晶体管N2的源极端经由相应的电阻器R1、R2连接到地。第四晶体管P4的栅极耦接到第三晶体管N2的漏极端，第四晶体管P4的漏极耦接到第一晶体管Mn的栅极端。存储电容器C1耦接在第四晶体管P4的源极端与漏极端之间。
在本实施方式中，第二晶体管N1和第三晶体管N2为NMOS晶体管，而第四晶体管P4为PMOS晶体管。顺接以上所述的，当第一控制信号在第一电平时，如在本实施方式中为低电平时，第三晶体管N2被关断，从而第四晶体管P4被关断，在第四晶体管P4的漏极端上提供低电平的开关信号以关断第一晶体管Mn。另一方面，当第一控制信号为第二电平时，如在本实施方式中为高电平时，第三晶体管N2被导通，随后第四晶体管P4导通。当导通时，第四晶体管P4使得存储电容器C1将其所存储的电荷释放到第一晶体管Mn的栅极端上，从而第四晶体管P4在其漏极端上向第一晶体管Mn的栅极端提供高电平的开关信号，以导通第一晶体管Mn。
开关电路402进一步包括多个晶体管P1、P2、P3、N3和N4。晶体管P1的栅极端和漏极端连接到第二晶体管N1的漏极端，而晶体管P1的源极端连接到第四晶体管P4的源极端。晶体管P2的栅极端连接到晶体管P1的栅极端，晶体管P2的源极端连接到晶体管P1的源极端，晶体管P2的漏极端连接到第三晶体管N2的漏极端。此外，第四晶体管P4的栅极端连接到晶体管P2与第三晶体管N3的漏极端之间的节点。晶体管N4的漏极端连接到其栅极端，晶体管N4的源极端连接到开关元件M1的输出端。晶体管N3的源极端连接到晶体管N4的源极端以及开关元件M1的输出端，晶体管N3的栅极端连接到晶体管N4的栅极端，晶体管N3的漏极端连接到第四晶体管P4的漏极端。二极管D5的阳极连接到开关元件M1的输出端，而其阴极连接到第四晶体管P4与晶体管N3的漏极之间的节点。另一二极管D6具有连接到第四晶体管P4的漏极端与第一晶体管Mn的栅极端之间的节点的阳极、以及具有连接到第四晶体管P4的源极端的阴极。
在第一控制电路102中，当第一控制信号为低时，第二晶体管N1和多个晶体管P1、P2、P3、N4、N3可以被切换为在第一导通路径中导通，如图中406所示的，从而将第一晶体管Mn关断，并导通开关元件M1。参考图1所示的，当第一导通路径406导通时，只需要来自电荷泵108的有限电流即可将第一晶体管Mn的栅极端的开关信号保持为低，其使得负载开关100具有相对较低的静态电流。
如果第一控制信号为高，则第三晶体管N2、第四晶体管P4形成第二导通路径，由图中408所示，从而第一晶体管Mn导通，进而关断开关元件M1。第二导通路径408使得第一控制信号可以快速地传送到开关元件M1以相比于第一通导路径406而言快速地关断开关晶体管M1。优选地，关断开关元件M1的时间小于100ns。类似于图3中所示的第一控制电路102，该开关电路402也包括耦接于第四晶体管P4的栅极端与源极端之间的箝位电路。该箝位电路保护第四晶体管P4的栅-源电压变得过大，以免其击穿PMOS晶体管的薄氧化层。
图5所示的是根据本发明一种示例的实施方式的第二控制电路104的电路图。第二控制电路104包括第一晶体管M4和二极管D1。第一晶体管M4具有耦接到控制器106以接收第二控制信号的栅极端、通过第一电阻器R1而耦接到开关元件M1的输出端的源极端、以及经由第二电阻器R2而耦接到开关元件M1的控制端的漏极端。二极管D1具有耦接到开关元件M1的输出端的阳极、以及耦接到开关元件M1的控制端的阴极。其中还包括了耦接在开关元件M1的输出端和第一晶体管M4的源极端之间的电容器C1。
在本实施方式中，参考图2中所示的，在控制器106向第一控制电路102提供了第一控制信号、关断开关元件M1之后，第二控制信号被提供到第二控制电路104的第一晶体管M4以导通第一晶体管M4。当第一晶体管M4导通时，其导致开关晶体管M1的栅极端上的电压走低，从而保持开关晶体管M1为关断状态。二极管D1保证开关晶体管M1的栅极端电压低于源极端电压。典型地，由二极管D1所导致的开关晶体管M1的源极端到栅极端之间的压降为约0.7V。优选地，第二控制电路104的第一晶体管M4为高压NMOS晶体管。
由此可以看到，各实施方式使用相对较短的导通路径来关断负载开关的开关元件，从而使得即便供电电压经受较大的波动，负载开关的关断亦能足够快速。另外，当开关元件导通时，用以开关所述开关元件的不对称的电平移位器电路仅需要从电荷泵拉取较小的电流。以图4中所示的第一控制电路102为例，当第一控制信号为低电平时，第二晶体管N1导通，耦接到第二晶体管N1的源极端的电阻器R1固定了流经第二晶体管的电流。另一方面，由于第一晶体管Mn关断，在开关晶体管M1的栅极端上没有放电。整体消耗的电流为2*(Vin-Vgs_N1)/R1，其中Vin是在第一控制电路102的输入端上的电压，Vgs_N1是第二晶体管N1的栅源压降，R1是电阻器R1的阻值。从而，电阻R1可以配置为具有相对较大的阻值，以降低整体电流消耗。在开关元件M1被控制为关断之后，第二控制电路104将开关元件M1保持在关断状态。因此，在关断状态下，没有功率消耗。
在此参考了特定的所示的例子对于各种示例的实施方式进行了描述。所述示例的例子被选择为辅助本领域的技术人员来形成对于各实施方式的清晰理解并得实施。然而，可以构建为包括一个或多个实施方式的系统、结构和器件的范围，以及根据一个或多个实施方式实施的方法的范围，并不为所展示的示例性例子所限制。相反地，所属技术领域的技术人员基于本说明书可以理解：可以根据各实施方式来实施出很多其他的配置、结构和方法。
应当理解的是，就于本发明在前描述中所使用的各种位置指示来说，例如顶、底、上、下，彼等指示仅是参考了相应的附图而给出，并且当器件的朝向在制造或工作中发生变化时，可以代替地具有其他位置关系。如上所述，那些位置关系只是为清楚起见而描述，并非限制。
本说明的前述描述是参考特定的实施方式和特定的附图，但本发明不应当限制于此，而应当由权利要求书所给出。所描述的各附图都是示例性的而非限制性的。在附图中，为示例的目的，各元件的尺寸可能被放大，且可能没有绘制为特定的比例尺。本说明也应当包括各元件、工作方式在容限和属性上的不连续的变换。还应当包括本发明的各种弱化实施。
本说明及权利要求书中所使用的词汇“包括”并不排除其他元件或步骤。除非特别指出，在使用单数形式如“一”、“一个”指代确定或不确定的元件时，应当包括该元件的复数。从而，词汇“包括”不应当被理解为限于在其后所列出的条目，不应当理解为不包括其他元件或步骤；描述“器件包括项目A和B”的范围不应当限制为只包括元件A和B的器件。该描述表示，就于本说明而言，只有器件的元件A和B是相关的。
对于所属领域的技术人员而言，在不背离本发明的权利要求的范畴内可以作出多种具体变化。

Claims (10)

1.一种负载开关，其特征在于，包括：
开关元件，所述开关元件具有接收输入电压的漏极端、提供输出电压的源极端、以及接收开关信号的栅极端，其中所述开关信号将所述开关元件导通或关断；
第一控制电路，所述第一控制电路具有接收第一控制信号的输入端、和耦接到所述开关元件的栅极端的输出端，其中所述第一控制电路响应于所述第一控制信号处于关断电平而将开关元件的栅极端与开关元件的源极端短路以关断所述开关元件；
第二控制电路，所述第二控制电路具有接收第二控制信号的输入端、和耦接到所述开关元件的栅极端的输出端，其中所述第二控制电路响应于所述第二控制信号处于保持关断电平而向所述开关元件的栅极端提供所述开关信号，以在所述第一控制电路提供所述开关信号而关断所述开关元件之后保持所述开关元件关断。
2.如权利要求1所述的负载开关，其特征在于，所述第一控制电路包括：
第一晶体管，所述第一晶体管具有栅极端、耦接到所述开关元件的栅极端以向其提供所述开关信号的源极端、以及耦接到所述开关元件的源极端的漏极端；
第二晶体管，所述第二晶体管具有接收第一控制信号的栅极端、耦接到所述第一晶体管的栅极端的漏极端、以及源极端。
3.如权利要求1所述的负载开关，其特征在于，所述第一控制电路包括：
第一晶体管，所述第一晶体管具有栅极端、耦接到所述开关元件的栅极端以向其提供所述开关信号的漏极端、以及耦接到所述开关元件的源极端的源极端；
开关电路，所述开关电路耦接在所述第一晶体管的栅极端与源极端之间，其中所述开关电路接收所述第一控制信号，并配置为：
响应于第一控制信号为第一电平而关断所述第一晶体管，以向所述开关元件提供所述开关信号来导通所述开关元件；以及
响应于第一控制信号为第二电平而导通所述第一晶体管，以向所述开关元件提供所述开关信号来关断所述开关元件。
4.如权利要求3所述的负载开关，其特征在于，所述开关电路包括：
第二晶体管，所述第二晶体管具有栅极端；
第三晶体管，所述第三晶体管具有栅极端与漏极端；以及
第四晶体管，所述第四晶体管具有耦接到所述第三晶体管的漏极端的栅极端，以及耦接到所述第一晶体管的栅极端的漏极端；
其中所述第二晶体管与所述第三晶体管的栅极端接收所述第一控制信号的相反版本。
5.如权利要求4所述的负载开关，其特征在于：
响应于所述第一控制信号为所述第一电平，所述开关电路关断所述第四晶体管，其关断所述第一晶体管；以及
响应于所述第一控制信号为所述第二电平，所述开关电路导通所述第四晶体管，其导通所述第一晶体管。
6.如权利要求4所述的负载开关，其特征在于：所述开关电路进一步包括耦接在所述第二晶体管的漏极端与所述第四晶体管的漏极端之间的多个晶体管，其中所述多个晶体管响应于所述第一控制信号为所述第一电平而导通。
7.如权利要求1所述的负载开关，其特征在于，所述第二控制电路包括：
第一晶体管，所述第一晶体管具有接收第二控制信号的栅极端、耦接到所述开关元件的栅极端的漏极端、以及耦接到所述开关元件的源极的源极端；以及
二极管，所述二极管耦接在所述开关元件的栅极端与源极端之间。
8.一种开关负载开关的方法，其特征在于，所述负载开关包括具有栅极端的开关元件，所述方法包括：
将第一控制信号提供给第一控制电路，其中所述第一控制电路耦接到所述开关元件的栅极端；
从所述第一控制电路而将开关信号提供所述开关元件；
将第二控制信号提供给第二控制电路，其中所述第二控制电路耦接到所述开关元件的栅极端；
从所述第二控制电路而将所述开关信号提供给所述开关元件；
其中由所述第一控制电路提供的所述开关信号在所述第一控制信号为关断电平时将开关元件的栅极端与开关元件的源极端短路以关断所述开关元件；以及由所述第二控制电路提供的所述开关信号在所述开关元件被来自所述第一控制电路的所述开关信号关断之后保持所述开关元件关断。
9.如权利要求8所述的方法，其特征在于，所述从所述第一控制电路提供开关信号包括：
响应于所述第一控制信号为第一电平而导通所述第一控制电路的第一导通路径中的至少一个晶体管，以将所述开关元件导通；以及
响应于所述第一控制信号为第二电平而导通所述第一控制电路的第二导通路径中的至少一个另外的晶体管，以将所述开关元件关断。
10.如权利要求8所述的方法，其特征在于，所述从所述第二控制电路提供开关信号包括：
导通所述第二控制电路的晶体管，其中所述开关信号响应于所述第二控制信号为保持关断电平而在所述晶体管的漏极端上提供；以及
响应于从所述第二控制电路提供的所述开关信号，保持所述开关元件关断。
CN201710644371.7A 2017-07-31 2017-07-31 负载开关及其开关方法 Active CN109327211B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710644371.7A CN109327211B (zh) 2017-07-31 2017-07-31 负载开关及其开关方法
US15/706,763 US10284074B2 (en) 2017-07-31 2017-09-18 Load switch and method of switching same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710644371.7A CN109327211B (zh) 2017-07-31 2017-07-31 负载开关及其开关方法

Publications (2)

Publication Number Publication Date
CN109327211A CN109327211A (zh) 2019-02-12
CN109327211B true CN109327211B (zh) 2023-12-12

Family

ID=65137932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710644371.7A Active CN109327211B (zh) 2017-07-31 2017-07-31 负载开关及其开关方法

Country Status (2)

Country Link
US (1) US10284074B2 (zh)
CN (1) CN109327211B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10503185B1 (en) 2018-07-12 2019-12-10 Texas Instruments Incorporated Supply voltage regulator
CN113783563B (zh) * 2021-11-01 2022-06-28 成都市安比科技有限公司 一种负电压低漏电流开关电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481615A (zh) * 2000-12-13 2004-03-10 西门子公司 电子开关装置
JP2006094206A (ja) * 2004-09-24 2006-04-06 Toshiba Corp 高周波スイッチ回路及び半導体装置
JP2009194514A (ja) * 2008-02-13 2009-08-27 Toyota Motor Corp パワー半導体のゲート駆動回路
CN105553265A (zh) * 2015-12-31 2016-05-04 成都芯源系统有限公司 用于开关型dcdc转换器的控制电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635975B2 (ja) 1999-03-02 2005-04-06 富士電機デバイステクノロジー株式会社 レベルシフト回路
US6734704B1 (en) 2001-12-28 2004-05-11 Micrel, Incorporated Voltage level-shifting control circuit for electronic switch
US7224204B2 (en) * 2005-03-08 2007-05-29 Linear Technology Corporation Method and circuit for driving a gate of a MOS transistor negative
JP4833652B2 (ja) * 2005-12-08 2011-12-07 ローム株式会社 レギュレータ回路およびそれを搭載した自動車
TWI311859B (en) 2006-06-16 2009-07-01 Richtek Technology Corporatio Level shift circuit and method for the same
US7463071B2 (en) 2006-07-24 2008-12-09 International Rectifier Corporation Level-shift circuit utilizing a single level-shift switch
JP4528321B2 (ja) * 2007-09-26 2010-08-18 シャープ株式会社 スイッチング回路、回路、並びにスイッチング回路及び駆動パルス生成回路を含む回路
JP5266029B2 (ja) * 2007-12-14 2013-08-21 ルネサスエレクトロニクス株式会社 負荷駆動装置
CN202094794U (zh) * 2011-05-18 2011-12-28 南京博兰得电子科技有限公司 一种自举型门极驱动控制电路
US9112494B2 (en) 2011-07-28 2015-08-18 Infineon Technologies Ag Charge pump driven electronic switch with rapid turn off
US20130235669A1 (en) * 2012-03-08 2013-09-12 Elpida Memory, Inc. High voltage switch circuit
WO2013155670A1 (en) * 2012-04-16 2013-10-24 Abb Technology Ltd. Standby power supply circuit for 2-wire bus intercom system and apparatus thereof
US9268350B2 (en) * 2013-08-08 2016-02-23 Texas Instruments Incorporated Power management apparatus with rapid short response and full load recovery
KR20170076497A (ko) * 2015-12-24 2017-07-04 삼성전기주식회사 드라이브 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481615A (zh) * 2000-12-13 2004-03-10 西门子公司 电子开关装置
JP2006094206A (ja) * 2004-09-24 2006-04-06 Toshiba Corp 高周波スイッチ回路及び半導体装置
JP2009194514A (ja) * 2008-02-13 2009-08-27 Toyota Motor Corp パワー半導体のゲート駆動回路
CN105553265A (zh) * 2015-12-31 2016-05-04 成都芯源系统有限公司 用于开关型dcdc转换器的控制电路

Also Published As

Publication number Publication date
US10284074B2 (en) 2019-05-07
CN109327211A (zh) 2019-02-12
US20190036444A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
WO2019120295A1 (en) Power supply circuit, series power supply method and computing system thereof
WO2008013724A2 (en) Improved controller for oring field effect transistor
KR102569931B1 (ko) 스테이지 및 이를 이용한 표시장치
US20070040597A1 (en) Circuit for transforming signals varying between different voltages
CN109327211B (zh) 负载开关及其开关方法
US10877501B1 (en) Power supply powering-on structure
US10291230B2 (en) Level shifter and level shifting method
CN111342541A (zh) 电源切换电路
US20150214837A1 (en) Charge pump circuit
CN215678636U (zh) 芯片测试电路和芯片测试系统
CN114679055A (zh) 开关电源电路及终端设备
US8775829B2 (en) Single phase line switch
US9742388B2 (en) Driver circuit
CN103944554A (zh) 一种电平转换电路及数模转换器
CN106356018B (zh) 移位寄存单元、移位寄存器和显示装置
CN110855130B (zh) 一种供电输入箝位电路及芯片
CN109698688A (zh) 反相器
CN106341118B (zh) 电平变换器电路
CN107306129B (zh) 集成电路的输出级电路
US11841721B2 (en) Voltage regulator and in-vehicle backup power supply
RU2653179C2 (ru) Схема и способ для оптимизации диапазона входного напряжения интегральной микросхемы
CN210578494U (zh) 双电平转换电路
CN107317578B (zh) 电压准位移位电路
CN111367341B (zh) 一种参考电压产生电路和nand芯片
KR101594508B1 (ko) 전원 공급 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant